DE10050044B4 - Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht - Google Patents

Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht Download PDF

Info

Publication number
DE10050044B4
DE10050044B4 DE2000150044 DE10050044A DE10050044B4 DE 10050044 B4 DE10050044 B4 DE 10050044B4 DE 2000150044 DE2000150044 DE 2000150044 DE 10050044 A DE10050044 A DE 10050044A DE 10050044 B4 DE10050044 B4 DE 10050044B4
Authority
DE
Germany
Prior art keywords
layer
gate
tungsten
nitride barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2000150044
Other languages
English (en)
Other versions
DE10050044A1 (de
Inventor
Kun-Yu Sung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE2000150044 priority Critical patent/DE10050044B4/de
Publication of DE10050044A1 publication Critical patent/DE10050044A1/de
Application granted granted Critical
Publication of DE10050044B4 publication Critical patent/DE10050044B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement

Abstract

Verfahren zur Ausbildung eines Gates auf einem Halbleitersubstrat (40), mit folgenden Schritten:
Ausbildung einer Gateoxidschicht (44) auf dem Substrat (40);
Ausbildung einer Polysiliziumschicht (46) oben auf der Gateoxidschicht (44);
Ausbildung einer Wolframsilizidschicht (52) über der Polysiliziumschicht (46);
Ausbildung einer Wolframnitridsperrschicht (56) oben auf der Wolframsilizidschicht (52) unter Verwendung eines schnellen thermischen Prozesses unter Verwendung eines stickstoffhaltigen Gases und unter einem Druck von einer Atmosphäre; und
Musterbildung und Ätzung der Wolframnitridsperrschicht (56), der Wolframsilizidschicht (52), der Polysiliziumschicht (46) und der Gateoxidschicht (44), um das Gate auszubilden.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Ausbildung des Gates eines Metalloxidhalbleitertransistors (MOS-Transistors), und insbesondere ein Verfahren zur Ausbildung einer Polycid-Gatestruktur.
  • Metalloxidhalbleitergeräte (MOS-Geräte) gehören zu den populärsten Geräten in der modernen Halbleiterindustrie. Ein MOS-Feldeffekttransistor (MOSFET) weist im allgemeinen drei Kontakte auf: eine Gateelektrode, einen Sourcebereich und einen Drainbereich. Das Gate steuert den durch den Transistor fließenden Strom. Genauer gesagt wird in einem MOS-Transistor Strom mit einer bestimmten Polarität (positiver Strom für einen p-Kanal-MOSFET) und negativer Strom für einen n-Kanal-MOSFET) vom Sourcebereich zum Drainbereich durch einen Kanal unter Steuerung durch das Gate geleitet. 1 zeigt einen Querschnitt durch ein Beispiel für einen Metall-Gate-MOS-Transistor, der ein Metallgate 10 oben auf einem Oxid 11 aufweist, das sich oben auf einem Substrat 12 befindet (wodurch die "MOS-Struktur" ausgebildet wird). Der MOS-Transistor weist einen Sourcebereich 14 und einen Drainbereich 16 auf, die in dem Substrat 12 vorgesehen sind, und eine zur Leitfähigkeit des Substrats entgegengesetzte Leitfähigkeit aufweisen. Der Sourcebereich 14 und der Drainbereich 16 befinden sich an gegenüberliegenden Enden des Gates 10. Ein Kanalbereich 18 trennt dem Sourcebereich 14 von dem Drainbereich 16, und ist im wesentlichen unterhalb des Gates 10 zu diesem ausgerichtet angeordnet.
  • Wenn im Betrieb eine Spannung an das Metallgate 10 angelegt wird, führt das erzeugte elektrische Feld zu einer Umverteilung der Ladung in dem Kanalbereich 18. Beispielsweise zieht eine positive Spannung negative Ladungen an den Kanalbereich 18 an. Weist der Kanalbereich 18 normalerweise den p-Typ auf, dann kann die angezogene negative Ladung die Leitfähigkeit des Kanalbereichs in den n-Typ umwandeln. Die Oberfläche des Halbleitersubstrats 12 zwischen dem Sourcebereich 14 und dem Drainbereich 16 wird so invertiert, und bildet dort einen leitfähigen Kanal aus.
  • Bei der in 1 dargestellten Metallgatestruktur wird das Metallgate 10 üblicherweise aus einem Metall wie beispielsweise Aluminium hergestellt. Bei einem typischen Prozeß muß infolge des niedrigen Schmelzpunktes von Aluminium dieses abgelagert werden, nachdem der Sourcebereich 14 und der Drainbereich 16 mit einem Hochtemperaturbehandlungsprozeß behandelt wurden. Darüber hinaus erfordert die Musterbildung bei dem Metallgate 10 bestimmte Positionierungstoleranzen, wodurch die Packungsdichte der integrierten Schaltung negativ beeinflußt wird.
  • Um diese Nachteile der Metallgatestruktur zu überwinden, wurde eine Polysiliziumgatestruktur entwickelt. 2 zeigt einen Querschnitt durch eine Polysiliziumgatestruktur. Infolge des hohen Schmelzpunktes von Polysilizium kann das Polysilizium-Gate 20 vor der Ausbildung des Sourcebereichs 22 und des Drainbereichs 24 abgelagert werden. Darüber hinaus weist das dotierte Polysilizium 20 eine niedrige Austrittsarbeit auf (häufig auch als Schwellenspannung bezeichnet), im Vergleich zu Aluminium, so daß weniger Leistung benötigt wird, und der Transistor schneller arbeiten kann.
  • Der Nachteil der Polysilizium-Gatestruktur besteht darin, daß Polysilizium im allgemeinen einen höheren spezifischen Widerstand aufweist als Aluminium, und nur einen schlechten Kontakt mit einer Aluminiumverbindungseinrichtung ausbildet. Daher ist die Zeitverzögerung beim Aufladen des Gates bei Polysilizium-Gates erheblich größer. Aus diesem Grund wurde die Ausbildung von Metallsilizidschichten oben auf Polysiliziumschichten entwickelt, wodurch eine Gatestruktur erhalten wird, die als Polycidgate bezeichnet wird, und in 3 dargestellt ist. Das Polycid weist einen erheblich niedrigeren spezifischen Widerstand auf, und bildet einen besseren Kontakt mit Aluminium als Polysilizium. Zur Ausbildung des Polycids wird eine Polysiliziumplatte 32 auf einem dünnen Gateoxid 30 ausgebildet. Dann wird Silizid 34 ausgebildet, durch Reaktion eines Metalls wie beispielsweise Wolfram mit dem oberen Abschnitt der Polysiliziumplatte 32.
  • Eine Abdeck-Siliziumnitridschicht 36 wird dann mittels chemischer Dampfablagerung unter niedrigem Druck bei einer Temperatur von etwa 780 °C abgelagert, um das darunterliegende Silizid 34 zu passivieren. Wenn der voranstehend geschilderte Prozeß nicht sorgfältig gesteuert wird, werden buckelförmige Defekte oder ein Trübungsdefekt ausgebildet. Diese Defekte, von denen man annimmt, daß sie infolge der Ausbildung von Oxiden auftreten, die reich an Metallen sind, und in einer Sauerstoffumgebung bei niedrigen oder mittleren Temperaturen erzeugt werden, können die Ausbeute verringern, infolge einer Fehlausrichtung bei der Photolithographie oder von Kurzschlüssen.
  • Die DE 198 38 106 A1 offenbart ein Verfahren zur Ausbildung einer Wolframsilizidschicht auf einem Halbleitersubstrat, welche eine gute Wärmebeständigkeit aufweist. Genauer werden nebeneinander eine Wolframsilizidschicht und eine Polysiliziumschicht aufgebracht und einem Stickstoffplasma ausgesetzt, so dass eine dünne Wolframnitridschicht entsteht, worauf sodann eine Siliziumnitridschicht ausgebildet wird.
  • Die EP 0 362 081 B1 offenbart das Ausbilden von Wolframsilizid auf einer Seite einer auf einem Siliziumplättchen ausgebildeten Wolframschicht und von Wolframnitrid auf der dem Siliziumplättchen entgegengesetzten Seite der Wolframschicht, wobei das Wolframnitrid durch einen thermischen Prozess mithilfe von NH3 ausgebildet wird.
  • Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
  • 1 eine Querschnittsansicht eines Beispiels für eine Metallgate-FET-Struktur;
  • 2 eine Querschnittsansicht eines Beispiels für eine Polysiliziumgate-FET-Struktur;
  • 3 eine Querschnittsansicht eines Beispiels für eine Polycidgate-FET-Struktur; und
  • 4 bis 8 Querschnittsansichten zur Erläuterung verschiedener Stufen bei der Herstellung eines Wolframpolycidgates gemäß einer Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung der bevorzugten Ausführungsform
  • 4 zeigt einen schematischen Querschnitt durch ein Siliziumsubstrat 40 mit Isolierbereichen 42. Das Siliziumsubstrat 40 kann ein herkömmliches Siliziumsubstrat des p-Typs sein, eine Epitaxieschicht oder eine Schicht mit Silizium auf einem Isolator. Die Isolationsbereiche 42 werden typischerweise als Feldoxide bezeichnet, die eine Dicke von etwa 300 bis 1000 nm aufweisen. Oben auf dem Siliziumsubstrat 40 befindet sich eine dünne Schicht aus Siliziumoxid 44. Bei der vorliegenden Ausführungsform weist das Siliziumoxid 44 eine Dicke von etwa 10 nm auf, und wird als Gateoxid verwendet, um den Gateleiter und das Substrat 40 zu isolieren.
  • Wie aus 5 hervorgeht, wird eine Polysiliziumschicht 46 mit einer Dicke von etwa 10 nm abgelagert, unter Verwendung eines geeigneten Prozesses der chemischen Dampfablagerung unter niedrigem Druck (LPCVD). Bei der vorliegenden Ausführungsform bildet der LPCVD-Prozeß die Polysiliziumschicht 46 durch die Zerlegung von Silan (SiH4) bei etwa 500 bis 650 °C und einem Druck von etwa 27 bis 133 Pa aus, entsprechend der Reaktion SiH4 → Si + 2H2. Weiterhin wird vorzugsweise die Polysiliziumschicht 46 in-situ während der Ausbildung der Schicht mit Dotierstoffen des n-Typs oder des p-Typs dotiert.
  • Weiterhin wird eine Schicht 52 aus Wolframsilizid (Wsix) mit einer Dicke von etwa 80 nm abgelagert. Der Parameter "x" bei Wsix gibt die Anzahl an Siliziumatomen an, und kann zur Bestimmung eines Parameters verwendet werden, der als "spezifischer Atomwert" bekannt ist. Die Wolframsilizidschicht 52 wird durch chemische Dampfablagerung ausgebildet. Die Ablagerungstemperatur beträgt vorzugsweise 550 °C.
  • Wie nunmehr aus 6 hervorgeht, wird eine dünne Nitridsperrschicht 56 über der Wolframsilizidschicht 52 unter Verwendung eines schnellen thermischen Prozesses (RTP) abgelagert. Bei einer spezifischen Ausführungsform wird die Nitridschicht 56 in einer Einrichtung des Typs Centura 5200 ausgebildet, die von Applied Materials hergestellt wird. Im einzelnen läßt man NH3-Gas in die Prozeßkammer bei einer Temperatur von mehr als 750 °C fließen, bei einer Flußrate von etwa 3 Liter pro Minute, einem Druck von etwa einer Atmosphäre, und etwa 60 Sekunden lang. Unter diesen Bedingungen wird die Nitridsperrschicht 56 mehr als 5 nm dick, und besteht aus Wolframnitrid (WNx). Bevorzugt beträgt die minimale Dicke der Nitridsperrschicht 56 5 nm.
  • Die Nitridsperrschicht 56 dient zur Verringerung mechanischer Spannungen, und dazu, ein anomales Wachstum der Wolframsilizidschicht 52 zu verhindern. Durch Ausbildung der Nitridschicht mittels RTP ist darüber hinaus die sich ergebende Nitridschicht 56 dicht und gleichmäßig. Darüber hinaus wird ein Kontakt von Sauerstoff mit der Wolframsilizidschicht 52 wirksamer verhindert. Dies führt zu einer verringerten Wahrscheinlichkeit für das Auftreten buckelförmiger oder trübungsartiger Defekte. Da die Nitridschicht 56 mittels RTP ausgebildet wird, anstatt ein N2-Plasma einzusetzen, kann die Bearbeitung in derselben Kammer erfolgen, ohne den Wafer in eine andere Kammer befördern zu müssen, die für ein N2-Plasma ausgelegt ist. Hierdurch wird das Risiko eines Kontakts mit Sauerstoff weiter verringert. Schließlich ist die Durchsatzrate unter Verwendung von RTP erheblich größer als bei dem N2-Plasmaverfahren.
  • Als nächstes wird, wie aus 7 hervorgeht, eine Siliziumnitridschicht 57 über der Nitridsperrschicht 56 ausgebildet. Die Siliziumnitridschicht 57 wird bei einer Prozeßtemperatur von 800 °C hergestellt, mit SiH2Cl2 und NH3 als Reaktanden. Die Dicke der Siliziumnitridschicht 57 beträgt vorzugsweise 200 nm.
  • Schließlich werden, wie in 8 gezeigt ist, die Materialschichten mit einem Muster versehen, und geätzt, unter Verwendung einer Photolackschicht, um eine Gatestruktur 80 auszubilden. Dieses Muster wird unter Einsatz üblicher Photolackbeschichtungs-, Belichtungs- und Entwicklungsprozessen hergestellt.
  • Der Prozeß gemäß der vorliegenden Erfindung weist Vorteile im Vergleich zum Stand der Technik auf. Der RTP-Prozeß, der zur Ausbildung der Nitridsperrschicht 56 eingesetzt wird, stellt Wärmeenergie zur Verfügung, welche interne, thermische Spannungen in der Wolframsilizidschicht 52 verringert. Der RTP-Prozeß stellt auch Wärmeenergie dazu zur Verfügung, eine Phasentransformation des Wolframsilizids von der hexagonalen Phase mit hohem Widerstand auf die tetragonale Phase mit niedrigem Widerstand zu fördern.
  • Zwar wurde die bevorzugte Ausführungsform der Erfindung dargestellt und beschrieben, jedoch wird darauf hingewiesen, daß sich hierbei verschiedene Änderungen vornehmen lassen, ohne vom Wesen und Umfang der Erfindung abzuweichen, die aus der Gesamtheit der vorliegenden Anmeldeunterlagen hervorgeht und von den beigefügten Patentansprüchen umfaßt sein sollen.

Claims (4)

  1. Verfahren zur Ausbildung eines Gates auf einem Halbleitersubstrat (40), mit folgenden Schritten: Ausbildung einer Gateoxidschicht (44) auf dem Substrat (40); Ausbildung einer Polysiliziumschicht (46) oben auf der Gateoxidschicht (44); Ausbildung einer Wolframsilizidschicht (52) über der Polysiliziumschicht (46); Ausbildung einer Wolframnitridsperrschicht (56) oben auf der Wolframsilizidschicht (52) unter Verwendung eines schnellen thermischen Prozesses unter Verwendung eines stickstoffhaltigen Gases und unter einem Druck von einer Atmosphäre; und Musterbildung und Ätzung der Wolframnitridsperrschicht (56), der Wolframsilizidschicht (52), der Polysiliziumschicht (46) und der Gateoxidschicht (44), um das Gate auszubilden.
  2. Verfahren nach Anspruch 1, worin eine Siliziumnitridschicht (57) über der Wolframnitridsperrschicht (56) vor dem Mustererzeugungs- und Ätzschritt ausgebildet wird.
  3. Verfahren nach Anspruch 1, worin die minimale Dicke der Wolframnitridsperrschicht (56) 5 nm beträgt.
  4. Verfahren nach Anspruch 1, worin der schnelle thermische Prozess bei mehr als 750 °C über einen Zeitraum von mehr als 60 Sekunden bei einem Fluss von NH3 von etwa 3 Liter pro Minute durchgeführt wird.
DE2000150044 2000-10-10 2000-10-10 Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht Expired - Fee Related DE10050044B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000150044 DE10050044B4 (de) 2000-10-10 2000-10-10 Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000150044 DE10050044B4 (de) 2000-10-10 2000-10-10 Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht

Publications (2)

Publication Number Publication Date
DE10050044A1 DE10050044A1 (de) 2002-04-25
DE10050044B4 true DE10050044B4 (de) 2007-03-15

Family

ID=7659210

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000150044 Expired - Fee Related DE10050044B4 (de) 2000-10-10 2000-10-10 Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht

Country Status (1)

Country Link
DE (1) DE10050044B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362081B1 (de) * 1988-09-09 1994-11-30 France Telecom Verfahren zum Herstellen von selbstjustierendem Wolframlsilizid
DE19728140A1 (de) * 1996-07-02 1998-01-08 Nat Semiconductor Corp Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE19838106A1 (de) * 1998-06-19 1999-12-23 Promos Technologies Inc Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0362081B1 (de) * 1988-09-09 1994-11-30 France Telecom Verfahren zum Herstellen von selbstjustierendem Wolframlsilizid
DE19728140A1 (de) * 1996-07-02 1998-01-08 Nat Semiconductor Corp Verfahren zur Herstellung einer Metall-Silicid-Schicht über einer Halbleiterstruktur
DE19838106A1 (de) * 1998-06-19 1999-12-23 Promos Technologies Inc Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid

Also Published As

Publication number Publication date
DE10050044A1 (de) 2002-04-25

Similar Documents

Publication Publication Date Title
DE602004009740T2 (de) Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE112018006487B4 (de) Bildung eines selbstausgerichteten unteren abstandshalters für vertikale transistoren
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102006046381B4 (de) Verfahren zur Verringerung der "Lackvergiftung" während der Strukturierung verspannter stickstoffenthaltender Schichten in einem Halbleiterbauelement
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE10031626A1 (de) Mit hochleitendem Material gefüllte Graben-Struktur
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2920255A1 (de) Verfahren zur herstellung einer mos- halbleiteranordnung
DE102019109861A1 (de) Gatestapel-Behandlung
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102014019341A1 (de) Verbesserte herstellung von silicid-kontakten in halbleiter-bauelementen
DE3334153A1 (de) Verfahren zur herstellung einer halbleitereinrichtung
DE102019216082A1 (de) Skalierter gate-kontakt und source/drain-kappe
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE19535629C1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE19521006C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19524027A1 (de) Halbleitervorrichtung und zugeordnetes Herstellungsverfahren
DE4006299C2 (de) Stufenförmig geschnittener statischer Influenztransistor (SIT) mit isoliertem Gate und Verfahren zu seiner Herstellung
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE60037337T2 (de) Herstellung einer wolfram-gateelektrode
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE102004027065B4 (de) Verfahren zur Herstellung einer übereinander geschichteten Gate-Struktur sowie eines damit ausgestatteten Feldeffekttransistors
DE10050044B4 (de) Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee