DE10050044A1 - Wolframpolycidgate mit einer durch einen schnellen thermischen Prozeß erzeugten Nitridsperrschicht - Google Patents
Wolframpolycidgate mit einer durch einen schnellen thermischen Prozeß erzeugten NitridsperrschichtInfo
- Publication number
- DE10050044A1 DE10050044A1 DE2000150044 DE10050044A DE10050044A1 DE 10050044 A1 DE10050044 A1 DE 10050044A1 DE 2000150044 DE2000150044 DE 2000150044 DE 10050044 A DE10050044 A DE 10050044A DE 10050044 A1 DE10050044 A1 DE 10050044A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- forming
- gate
- polysilicon
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 title claims abstract description 15
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 title claims abstract description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 230000000903 blocking effect Effects 0.000 title abstract 4
- 238000004519 manufacturing process Methods 0.000 title description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract 4
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Abstract
Es wird eine Gatestruktur vorgeschlagen. Die Gatestruktur weist eine Gateoxidschicht auf, eine Polysiliziumschicht oben auf der Gateoxidschicht, eine Wolframsilizidschicht oben auf der Polysiliziumschicht, und eine Nitridsperrschicht, die durch einen schnellen thermischen Prozeß ausgebildet wird, und über der Wolframsilizidschicht ausgebildet wird.
Description
Die vorliegende Erfindung betrifft ein Verfahren zur
Ausbildung des Gates eines Metalloxidhalbleitertransistors
(MOS-Transistors), und insbesondere ein Verfahren zur
Ausbildung einer Polycid-Gatestruktur.
Metalloxidhalbleitergeräte (MOS-Geräte) gehören zu den
populärsten Geräten in der modernen Halbleiterindustrie. Ein
MOS-Feldeffekttransistor (MOSFET) weist im allgemeinen drei
Kontakte auf: eine Gateelektrode, einen Sourcebereich und
einen Drainbereich. Das Gate steuert den durch den Transistor
fließenden Strom. Genauer gesagt wird in einem MOS-Transistor
Strom mit einer bestimmten Polarität (positiver Strom für
einen p-Kanal-MOSFET) und negativer Strom für einen
n-Kanal-MOSFET) vom Sourcebereich zum Drainbereich durch
einen Kanal unter Steuerung durch das Gate geleitet. Fig. 1
zeigt einen Querschnitt durch ein Beispiel für einen
Metall-Gate-MOS-Transistor, der ein Metallgate 10 oben auf
einem Oxid 11 aufweist, das sich oben auf einem Substrat 12
befindet (wodurch die "MOS-Struktur" ausgebildet wird). Der
MOS-Transistor weist eine Source 14 und einen Drain 16 auf,
die in dem Substrat 12 vorgesehen sind, und eine zur
Leitfähigkeit des Substrats entgegengesetzte Leitfähigkeit
aufweisen. Die Source 14 und der Drain 16 befinden sich an
gegenüberliegenden Enden des Gates 10. Ein Kanalbereich 18
trennt die Source 14 von dem Drain 16, und ist im
wesentlichen unterhalb des Gates 10 zu diesem ausgerichtet
angeordnet.
Wenn im Betrieb eine Spannung an das Metallgate 10 angelegt
wird, führt das erzeugte elektrische Feld zu einer
Umverteilung der Ladung in dem Kanalbereich 18.
Beispielsweise zieht eine positive Spannung negative Ladungen
an den Kanalbereich 18 an. Weist der Kanalbereich 18
normalerweise den p-Typ auf, dann kann die angezogene
negative Ladung die Leitfähigkeit des Kanalbereichs in den
n-Typ umwandeln. Die Oberfläche des Halbleitersubstrats 12
zwischen der Source 14 und dem Drain 16 wird so invertiert,
und bildet dort einen leitfähigen Kanal aus.
Bei der in Fig. 1 dargestellten Metallgatestruktur wird das
Metallgate 10 üblicherweise aus einem Metall wie
beispielsweise Aluminium hergestellt. Bei einem typischen
Prozeß muß infolge des niedrigen Schmelzpunktes von Aluminium
dieses abgelagert werden, nachdem der Sourcebereich 14 und
der Drainbereich 16 mit einem Hochtemperaturbehandlungsprozeß
behandelt wurden. Darüber hinaus erfordert die Musterbildung
bei dem Metallgate 10 bestimmte Positionierungstoleranzen,
wodurch die Packungsdichte der integrierten Schaltung negativ
beeinflußt wird.
Um diese Nachteile der Metallgatestruktur zu überwinden,
wurde eine Polysiliziumgatestruktur entwickelt. Fig. 2 zeigt
einen Querschnitt durch eine Polysiliziumgatestruktur.
Infolge des hohen Schmelzpunktes von Polysilizium kann das
Polysilizium-Gate 20 vor der Ausbildung des Sourcebereichs 22
und des Drainbereichs 24 abgelagert werden. Darüber hinaus
weist das dotierte Polysilizium 20 eine niedrige
Austrittsarbeit auf (häufig auch als Schwellenspannung
bezeichnet), im Vergleich zu Aluminium, so daß weniger
Leistung benötigt wird, und der Transistor schneller arbeiten
kann.
Der Nachteil der Polysilizium-Gatestruktur besteht darin, daß
Polysilizium im allgemeinen einen höheren spezifischen.
Widerstand aufweist als Aluminium, und nur einen schlechten
Kontakt mit einer Aluminiumverbindungseinrichtung ausbildet.
Daher ist die Zeitverzögerung beim Aufladen des Gates bei
Polysilizium-Gates erheblich größer. Aus diesem Grund wurde
die Ausbildung von Metallsilizidschichten oben auf
Polysiliziumschichten entwickelt, wodurch eine Gatestruktur
erhalten wird, die als Polycidgate bezeichnet wird, und in
Fig. 3 dargestellt ist. Das Polycid weist einen erheblich
niedrigeren spezifischen Widerstand auf, und bildet einen
besseren Kontakt mit Aluminium als Polysilizium. Zur
Ausbildung des Polycids wird eine Polysiliziumplatte 32 auf
einem dünnen Gateoxid 30 ausgebildet. Dann wird Silizid 34
ausgebildet, durch Reaktion eines Metalls wie beispielsweise
Wolfram mit dem oberen Abschnitt der Polysiliziumplatte 32.
Eine Abdeck-Siliziumnitridschicht 36 wird dann mittels
chemischer Dampfablagerung unter niedrigem Druck bei einer
Temperatur von etwa 780°C abgelagert, um das
darunterliegende Silizid 34 zu passivieren. Wenn der
voranstehend geschilderte Prozeß nicht sorgfältig gesteuert
wird, werden buckelförmige Defekte oder ein Trübungsdefekt
ausgebildet. Diese Defekte, von denen man annimmt, daß sie
infolge der Ausbildung von Oxiden auftreten, die reich an
Metallen sind, und in einer Sauerstoffumgebung bei niedrigen
oder mittleren Temperaturen erzeugt werden, können die
Ausbeute verringern, infolge einer Fehlausrichtung bei der
Photolithographie oder von Kurzschlüssen.
Die Erfindung wird nachstehend anhand zeichnerisch
dargestellter Ausführungsbeispiele näher erläutert, aus
welchen weitere Vorteile und Merkmale hervorgehen. Es zeigt:
Fig. 1 eine Querschnittsansicht eines Beispiels für eine
Metallgate-FET-Struktur;
Fig. 2 eine Querschnittsansicht eines Beispiels für eine
Polysiliziumgate-FET-Struktur;
Fig. 3 eine Querschnittsansicht eines Beispiels für eine
Polycidgate-FET-Struktur; und
Fig. 4 bis 8 Querschnittsansichten zur Erläuterung
verschiedener Stufen bei der Herstellung eines
Wolframpolycidgates gemäß einer Ausführungsform der
vorliegenden Erfindung.
Fig. 4 zeigt einen schematischen Querschnitt durch ein
Siliziumsubstrat 40 mit Isolierbereichen 42. Das
Siliziumsubstrat 40 kann ein herkömmliches Siliziumsubstrat
des p-Typs sein, eine Epitaxieschicht oder eine Schicht mit
Silizium auf einem Isolator. Die Isolationsbereiche 42 werden
typischerweise als Feldoxide bezeichnet, die eine Dicke von
etwa 3000 bis 10000 Angström aufweisen. Oben auf dem
Siliziumsubstrat 40 befindet sich eine dünne Schicht aus
Siliziumoxid 44. Bei der vorliegenden Ausführungsform weist
das Siliziumoxid 44 eine Dicke von etwa 100 Angström auf, und
wird als Gateoxid verwendet, um den Gateleiter und das
Substrat 40 zu isolieren.
Wie aus Fig. 5 hervorgeht, wird ein Polysiliziumschicht 46
mit einer Dicke von etwa 100 Angström abgelagert, unter
Verwendung eines geeigneten Prozesses der chemischen
Dampfablagerung unter niedrigem Druck (LPCVD). Bei der
vorliegenden Ausführungsform bildet der LPCVD-Prozeß die
Polysiliziumschicht 46 durch die Zerlegung von Silan (SiH4)
bei etwa 500 bis 650°C und einem Druck von etwa 0,2 bis
1,0 Torr aus, entsprechend der Reaktion SiH4 → Si + 2H2.
Weiterhin wird vorzugsweise die Polysiliziumschicht 46
in-situ während der Ausbildung der Schicht mit Dotierstoffen
des n-Typs oder des p-Typs dotiert.
Weiterhin wird eine Schicht 52 aus Wolframsilizid (Wsix) mit
einer Dicke von etwa 800 Angström abgelagert. Der Parameter
"x" bei Wsix gibt die Anzahl an Siliziumatomen an, und kann
zur Bestimmung eines Parameters verwendet werden, der als
"spezifischer Atomwert" bekannt ist. Die
Wolframsilizidschicht 52 wird durch chemische Dampfablagerung
ausgebildet. Die Ablagerungstemperatur beträgt vorzugsweise
550°C.
Wie nunmehr aus Fig. 6 hervorgeht, wird eine dünne
Nitridsperrschicht 56 über der Wolframsilizidschicht 52 unter
Verwendung eines schnellen thermischen Prozesses (RTP)
abgelagert. Bei einer spezifischen Ausführungsform wird die
Nitridschicht 56 in einer Einrichtung des Typs Centura 5200
ausgebildet, die von Applied Materials hergestellt wird. Im
einzelnen läßt man NH3-Gas in die Prozeßkammer bei einer
Temperatur von mehr als 750°C fließen, bei einer Flußrate
von etwa 3 Liter pro Minute, einem Druck von etwa einer
Atmosphäre, und etwa 60 Sekundenlang. Unter diesen
Bedingungen wird die Nitridsperrschicht 56 mehr als
50 Angström dick, und besteht aus Wolframnitrid (WNx).
Bevorzugt beträgt die minimale Dicke der Nitridsperrschicht
56 50 Angström.
Die Nitridsperrschicht 56 dient zur Verringerung mechanischer
Spannungen, und dazu, ein anomales Wachstum der
Wolframsilizidschicht 52 zu verhindern. Durch Ausbildung der
Nitridschicht mittels RTP ist darüber hinaus die sich
ergebende Nitridschicht 56 dicht und gleichmäßig. Darüber
hinaus wird ein Kontakt von Sauerstoff mit der
Wolframsilizidschicht 52 wirksamer verhindert. Dies führt zu
einer verringerten Wahrscheinlichkeit für das Auftreten
buckelförmiger oder trübungsartiger Defekte. Da die
Nitridschicht 56 mittels RTP ausgebildet wird, anstatt ein
N2-Plasma einzusetzen, kann die Bearbeitung in derselben
Kammer erfolgen, ohne den Wafer in eine andere Kammer
befördern zu müssen, die für ein N2-Plasma ausgelegt ist.
Hierdurch wird das Risiko eines Kontakts mit Sauerstoff
weiter verringert. Schließlich ist die Durchsatzrate unter
Verwendung von RTP erheblich größer als bei dem
N2-Plasmaverfahren.
Als nächstes wird, wie aus Fig. 7 hervorgeht, eine
Siliziumnitridschicht 57 über der Nitridsperrschicht 56
ausgebildet. Die Siliziumnitridschicht 57 wird bei einer
Prozeßtemperatur von 800°C hergestellt, mit SiH2Cl2 und NH3
als Reaktanden. Die Dicke der Siliziumnitridschicht 57
beträgt vorzugsweise 2000 Angström.
Schließlich werden, wie in Fig. 8 gezeigt ist, die
Materialschichten mit einem Muster versehen, und geätzt,
unter Verwendung einer Photolackschicht, um eine Gatestruktur
80 auszubilden. Dieses Muster wird unter Einsatz üblicher
Photolackbeschichtungs-, Belichtungs- und
Entwicklungsprozessen hergestellt.
Der Prozeß gemäß der vorliegenden Erfindung weist Vorteile im
Vergleich zum Stand der Technik auf. Der RTP-Prozeß, der zur
Ausbildung der Nitridsperrschicht 56 eingesetzt wird, stellt
Wärmeenergie zur Verfügung, welche interne, thermische
Spannungen in der Wolframsilizidschicht 52 verringert. Der
RTP-Prozeß stellt auch Wärmeenergie dazu zur Verfügung, eine
Phasentransformation des Wolframsilizids von der hexagonalen
Phase mit hohem Widerstand auf die tetragonale Phase mit
niedrigem Widerstand zu fördern.
Zwar wurde die bevorzugte Ausführungsform der Erfindung
dargestellt und beschrieben, jedoch wird darauf hingewiesen,
daß sich hierbei verschiedene Äderungen vornehmen lassen,
ohne vom Wesen und Umfang der Erfindung abzuweichen, die aus
der Gesamtheit der vorliegenden Anmeldeunterlagen hervorgeht
und von den beigefügten Patentansprüchen umfaßt sein sollen.
Claims (7)
1. Verfahren zur Ausbildung eines Gates auf einem
Halbleitersubstrat mit folgenden Schritten:
Ausbildung einer Gateoxidschicht auf dem Substrat;
Ausbildung einer Polysiliziumschicht oben auf der Gateoxidschicht;
Ausbildung einer Wolframsilizidschicht über der Polysiliziumschicht;
Ausbildung einer Nitridsperrschicht oben auf der Silizidschicht unter Verwendung eines schnellen thermischen Prozesses; und
Musterbildung und Ätzung der Nitridsperrschicht, der Wolframsilizidschicht, der Polysiliziumschicht und der Gateoxidschicht, um das Gate auszubilden.
Ausbildung einer Gateoxidschicht auf dem Substrat;
Ausbildung einer Polysiliziumschicht oben auf der Gateoxidschicht;
Ausbildung einer Wolframsilizidschicht über der Polysiliziumschicht;
Ausbildung einer Nitridsperrschicht oben auf der Silizidschicht unter Verwendung eines schnellen thermischen Prozesses; und
Musterbildung und Ätzung der Nitridsperrschicht, der Wolframsilizidschicht, der Polysiliziumschicht und der Gateoxidschicht, um das Gate auszubilden.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß eine
Siliziumnitridschicht über der Nitridsperrschicht vor
dem Mustererzeugungs- und Ätzschritt ausgebildet wird.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die minimale
Dicke der Nitridsperrschicht 50 Angström beträgt.
4. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß der schnelle
thermische Prozeß bei mehr als 750°C über einen
Zeitraum von mehr als 60 Sekunden bei einem Fluß von NH3
von etwa 3 Liter pro Minute durchgeführt wird.
5. Gatestruktur, welche aufweist:
eine Gateoxidschicht;
eine Polysiliziumschicht oben auf der Gateoxidschicht;
eine Wolframsilizidschicht oben auf der Polysiliziumschicht; und
eine Nitridsperrschicht, die durch einen schnellen thermischen Prozeß ausgebildet wird, und über der Wolframsilizidschicht ausgebildet wird.
eine Gateoxidschicht;
eine Polysiliziumschicht oben auf der Gateoxidschicht;
eine Wolframsilizidschicht oben auf der Polysiliziumschicht; und
eine Nitridsperrschicht, die durch einen schnellen thermischen Prozeß ausgebildet wird, und über der Wolframsilizidschicht ausgebildet wird.
6. Gatestruktur nach Anspruch 5,
dadurch gekennzeichnet, daß eine
Siliziumnitridschicht über der Nitridsperrschicht
vorhanden ist.
7. Gatestruktur nach Anspruch 5,
dadurch gekennzeichnet, daß die minimale
Dicke der Nitridsperrschicht 50 Angström beträgt.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000150044 DE10050044B4 (de) | 2000-10-10 | 2000-10-10 | Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2000150044 DE10050044B4 (de) | 2000-10-10 | 2000-10-10 | Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10050044A1 true DE10050044A1 (de) | 2002-04-25 |
| DE10050044B4 DE10050044B4 (de) | 2007-03-15 |
Family
ID=7659210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2000150044 Expired - Fee Related DE10050044B4 (de) | 2000-10-10 | 2000-10-10 | Verfahren zur Herstellung eines Wolframpolycidgates mit einer durch einen schnellen thermischen Prozess erzeugten Nitridsperrschicht |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10050044B4 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0362081B1 (de) * | 1988-09-09 | 1994-11-30 | France Telecom | Verfahren zum Herstellen von selbstjustierendem Wolframlsilizid |
| DE19838106A1 (de) * | 1998-06-19 | 1999-12-23 | Promos Technologies Inc | Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5683941A (en) * | 1996-07-02 | 1997-11-04 | National Semiconductor Corporation | Self-aligned polycide process that utilizes a planarized layer of material to expose polysilicon structures to a subsequently deposited metal layer that is reacted to form the metal silicide |
-
2000
- 2000-10-10 DE DE2000150044 patent/DE10050044B4/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0362081B1 (de) * | 1988-09-09 | 1994-11-30 | France Telecom | Verfahren zum Herstellen von selbstjustierendem Wolframlsilizid |
| DE19838106A1 (de) * | 1998-06-19 | 1999-12-23 | Promos Technologies Inc | Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10050044B4 (de) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112018006487B4 (de) | Bildung eines selbstausgerichteten unteren abstandshalters für vertikale transistoren | |
| DE602004009740T2 (de) | Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu | |
| DE112005001593B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung mit einer High-K-Gate-Dielektrikumschicht und einer Metall-Gateelektrode | |
| DE102007041207B4 (de) | CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung | |
| EP0118709B1 (de) | Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene | |
| DE60223419T2 (de) | Verspannte cmos finfet bauelementestrukturen | |
| DE112005002350B4 (de) | Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode | |
| DE102006046381B4 (de) | Verfahren zur Verringerung der "Lackvergiftung" während der Strukturierung verspannter stickstoffenthaltender Schichten in einem Halbleiterbauelement | |
| DE102009010847B4 (de) | Integration von Halbleiterlegierungen in PMOS- und NMOS-Transistoren unter Anwendung eines gemeinsamen Ätzprozesses für Aussparungen | |
| DE102020101301A1 (de) | Gatestrukturen für halbleiter-bauelemente | |
| DE112015000701T5 (de) | Verfahren zum Herstellen eines Ladungseinfang-Gate-Stapels unter Verwendung eines CMOS-Prozessflusses | |
| DE10031626A1 (de) | Mit hochleitendem Material gefüllte Graben-Struktur | |
| DE102014019341B4 (de) | Verbesserte herstellung von silicid-kontakten in halbleiter-bauelementen | |
| DE4127967A1 (de) | Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung | |
| DE2920255A1 (de) | Verfahren zur herstellung einer mos- halbleiteranordnung | |
| DE102019109861A1 (de) | Gatestapel-Behandlung | |
| DE112018000689T5 (de) | Dual-kanal-cmos mit gemeinsamen gate-stapeln | |
| DE102007004862B4 (de) | Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust | |
| DE102020111602A1 (de) | Gate-strukturierungsprozess für mehr-gate-vorrichtungen | |
| DE102019216082A1 (de) | Skalierter gate-kontakt und source/drain-kappe | |
| DE19535629C1 (de) | Verfahren zur Herstellung einer integrierten CMOS-Schaltung | |
| DE102007015504B4 (de) | SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung | |
| DE10056866C2 (de) | Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils | |
| DE102011080438B3 (de) | Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor | |
| DE112010004205T5 (de) | MOSFET mit hohem Betriebsstrom |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |