-
Gebiet der vorliegenden Erfindung
-
Im
Allgemeinen betrifft die die vorliegende Erfindung das Gebiet integrierter
Schaltungen und betrifft daher die Herstellung von Feldeffekttransistoren
auf der Grundlage stickstoffenthaltender dielektrischer Schichten,
etwa verspannter Kontaktätzstoppschichten,
die zum Erzeugen einer Verformung in Kanalgebieten der Transistoren
verwendet werden.
-
Beschreibung des Stands der
Technik
-
Integrierte
Schaltungen enthalten typischerweise eine große Anzahl an Schaltungselementen, die
auf einer vorgegebenen Chipfläche
gemäß einer spezifizierten
Schaltungsanordnung angeordnet sind, wobei in komplexen Schaltungen
der Feldeffekttransistor ein wesentliches Schaltungselement repräsentiert.
Im Allgemeinen werden mehrere Prozesstechnologien aktuell eingesetzt,
wobei für
komplexe Schaltungen auf der Grundlage von Feldeffekttransistoren,
etwa Mikroprozessoren, Speicherchips, und dergleichen, die CMOS-Technologie eine
der vielversprechendsten Lösungen
auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit
und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der
Herstellung komplexer integrierter Schaltungen unter Anwendung der CMOS-Technologie
werden Millionen komplementärer
Transistoren, d. h. n-Kanaltransistoren
und p-Kanaltransistoren auf einem Substrat hergestellt, das eine
kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor
enthält,
unabhängig
davon, ob ein n-Kanaltransistor
ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die
durch eine Grenzfläche
stark dotierter Drain- und Sourcegebiete mit einem invers oder schwach
dotierten Kanalgebiet gebildet werden, das zwischen dem Draingebiet
und dem Sourcegebiet angeordnet ist. Die Leitfähigkeit des Kanalgebiets, d.
h. das Durchlassstromvermögen
des leitenden Kanals, wird durch eine Gateelektrode gesteuert, die über dem
Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt
ist. Die Leitfähigkeit
des Kanalgebiets beim Ausbilden eines leitenden Kanals auf Grund
des Anlegens einer geeigneten Steuerspannung an die Gateelektrode
hängt von
der Dotierstoffkonzentration, der Beweglichkeit der Majoritätsladungsträger und – für eine gegebene
Abmessung des Kanalgebiets in der Transistorbreitenrichtung – von dem
Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch
als Kanallänge
bezeichnet wird. Somit bestimmt in Verbindung mit der Fähigkeit,
rasch einen leitenden Kanal unter der isolierenden Schicht beim Anliegen
der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit
des Kanalgebiets im Wesentlichen das Leistungsverhalten der MOS-Transistoren.
Damit wird die Verringerung der Kanallänge und damit verknüpft die
Verringerung des Kanalwiderstands zu einem wesentlichen Entwurfskriterium, um
einen Anstieg der Arbeitsgeschwindigkeit integrierter Schaltungen
zu erreichen.
-
Die
Reduzierung der Transistorabmessungen beinhaltet jedoch eine Reihe
damit verknüpfter Probleme,
die es zu lösen
gilt, um nicht durch das stetige Verringern der Kanallänge von
MOS-Transistoren gewonnene Vorteile aufzuheben. Ein Problem in dieser
Hinsicht ist die Entwicklung verbesserter Photolithographie- und Ätzverfahren,
um zuverlässig und
reproduzierbar Schaltungselemente mit kritischen Abmessungen, etwa
die Gatelänge
der Transistoren für
eine neue Bauteilgeneration zu schaffen. Ferner sind äußerst anspruchsvolle
Dotierstoffprofile in vertikaler Richtung sowie in lateraler Richtung
in den Drain- und Sourcegebieten erforderlich, um damit den geringen
Schichtwiderstand und den geringen Kontaktwiderstand in Verbindung
mit einer gewünschten
Kanalsteuerbarkeit bereitzustellen. Ein weiteres mit reduzierten
Gatelängen
verknüpftes Problem
ist das Auftreten sogenannter Kurzkanaleffekte, die zu einer reduzierten
Steuerbarkeit der Kanalleitfähigkeit
führen.
Kurzkanaleffekten kann entgegengewirkt werden, indem in geeigneter
Weise die kapazitive Kopplung der Gateelektrode an das Kanalgebiet
angepasst wird, indem beispielsweise die Dicke der Gateisolationsschicht
verringert wird, indem verbesserte Dotierstoffprofile in dem Kanalgebiet
und in den benachbarten Drain- und Sourcebereichen erzeugt werden,
und dergleichen. Jedoch können
einige dieser Maßnahmen,
etwa das Erhöhen
der Dotierstoffkonzentration in dem Kanalgebiet oder das Vorsehen
von Dielektrika mit großem ε in der Gateisolationsschicht,
von einer Verringerung der Kanalleitfähigkeit begleitet sein, wodurch
teilweise die Vorteile aufgehoben werden, die durch die Verringerung
der kritischen Abmessungen erreicht werden.
-
Angesichts
dieser Situation wurde vorgeschlagen, das Bauteilverhalten der Transistorelemente
nicht nur durch Reduzieren der Transistorabmessungen, sondern auch
durch Erhöhen
der Ladungsträgerbeweglichkeit
in dem Kanalgebiet für eine
vorgegebene Kanallänge
zu verbessern, wodurch das Durchlassstromvermögen und damit das Transistorleistungs verhalten
verbessert werden. Im Prinzip können
mindestens zwei Mechanismen in Kombination oder separat eingesetzt
werden, um die Beweglichkeit der Ladungsträger in dem Kanalgebiet zu erhöhen. Erstens,
die Dotierstoffkonzentration in dem Kanalgebiet kann reduziert werden,
wodurch Streuereignisse für
die Ladungsträger
verringert werden und damit die Leitfähigkeit erhöht wird. Jedoch beeinflusst
das Verringern der Dotierstoffkonzentration im Kanalgebiet die Schwellwertspannung
des Transistorbauelements deutlich, während die reduzierte Kanallänge sogar
erhöhte
Dotierstoffkonzentrationen erfordern kann, um damit Kurzkanaleffekte zu
beherrschen, wodurch eine Verringerung der Dotierstoffkonzentration
eine wenig attraktive Lösung ist,
sofern nicht andere Mechanismen entwickelt werden, um eine gewünschte Schwellwerstspannung einzustellen.
Zweitens, die Gitterstruktur in dem Kanalgebiet kann modifiziert
werden, indem beispielsweise eine Zugverformung oder eine Druckverformung
darin erzeugt wird, was zu einer modifizierten Beweglichkeit für Elektronen
bzw. Löcher
führt.
Beispielsweise kann das Erzeugen einer Zugverformung in dem Kanalgebiet
einer Siliziumschicht mit einer standardmäßigen Kristallorientierung
die Beweglichkeit von Elektronen erhöhen, was sich wiederum direkt
in einer entsprechenden Zunahme der Leitfähigkeit von n-Transistoren
ausdrückt,
Andererseits kann eine Druckverformung in dem Kanalgebiet die Beweglichkeit
von Löchern
erhöhen,
wodurch die Möglichkeit
geschaffen wird, das Leistungsverhalten von p-Transistoren zu verbessern.
-
Ein
vielversprechender Ansatz in dieser Hinsicht ist eine Technik, die
das Erzeugen gewünschter Verspannungsbedingungen
innerhalb des Kanalgebiets unterschiedlicher Transistorelemente
ermöglicht,
indem die Verspannungseigenschaften einer Kontaktätzstoppschicht
eingestellt werden, die über der
grundlegenden Transistorstruktur gebildet wird, um damit Kontaktöffnungen
zu den Gate-, Drain- und Sourceanschlüssen in einem Zwischenschichtdielektrikumsmaterial
zu bilden. Die effiziente Steuerung mechanischer Verspannung in
dem Kanalgebiet, d. h. eine effektive Verspannungstechnologie, kann
erreicht werden, indem individuell die innere Verspannung in der
Kontaktätzstoppschicht
des entsprechenden Transistors eingestellt wird, um damit eine Kontaktätzstoppschicht
mit einer inneren Druckverspannung über einem p-Kanaltransistor
anzuordnen, während
eine Kontaktätzstoppschicht
mit einer inneren Zugverspannung über einem n-Kanaltransistor angeordnet
wird, wodurch entsprechend eine Druckverformung bzw. eine Zugverformung
in dem entsprechenden Kanalgebieten erzeugt wird.
-
Typischerweise
wird die Kontaktätzstoppschicht
durch plasmaunterstützte
chemische Dampfabscheideprozesse (PECVD) über dem Transistor gebildet,
d. h. über
der Gatestruktur und den Drain- und Sourcegebieten, wobei beispielsweise
Siliziumnitrid auf Grund seiner hohen Ätzselektivität in Bezug auf
Siliziumdioxid verwendet wird, das ein gut etabliertes Zwischenschichtdielektrikumsmaterial
ist. Ferner kann PECVD-Siliziumnitrid mit hoher innerer Verspannung,
beispielsweise 2 Gigapascal (GPa) und deutlich höher für kompressive Verspannung und
bis zu einem 1 GPa und deutlich höher für Zugverspannung abgeschieden
werden, wobei die Art und die Größe der inneren
Verspannung effizient durch Auswählen
geeigneter Abscheideparameter eingestellt werden können. Beispielsweise
repräsentieren
der Ionenbeschuss, der Abscheidedruck, die Substrattemperatur, Gaskomponenten,
und dergleichen entsprechende Parameter, die zum Erreichen der gewünschten
inneren Verspannung verwendet werden können.
-
In
einer typischen Prozesssequenz wird eine Kontaktätzstoppschicht mit Zugspannung über den Transistoren
hergestellt, nachdem entsprechende Metallsilizidgebiete ausgebildet
wird. Um die Silizidgebiete während
des weiteren Strukturierungsprozesses zu schützen, wird eine Siliziumdioxidschicht bereitgestellt,
bevor die Kontaktätzstoppschicht
mit Zugverspannung abgeschieden wird. Anschließend wird eine dünne Ätzindikatorschicht,
die aus Siliziumdioxid aufgebaut ist, auf der Siliziumnitridschicht
mit Zugverspannung gebildet, die zum Steuern eines Ätzprozesses
verwendet wird, um selektiv die Siliziumnitridschicht mit kompressiver
Verspannung von der Siliziumnitridschicht mit Zugverspannung über dem
n-Kanaltransistor
in einer späteren
Fertigungsphase zu entfernen. Danach wird die verspannte Ätzstoppschicht
mit der Zugverspannung von dem p-Kanaltransistor entfernt, indem
eine Lackmaske vorgesehen und der freiliegende Bereich der Siliziumnitridschicht
mit Zugverspannung geätzt
wird, wobei die Siliziumdioxidstoppschicht als ein Ätzstopp
verwendet wird. Anschließend
wird die kompressive Siliziumnitridschicht abgeschieden, die nachfolgend
von dem n-Kanaltransistor auf der Grundlage einer entsprechenden
Lackmaske und der zuvor ausgebildeten Ätzindikatorschicht entfernt
wird. Anschließend wird
Siliziumdioxid auf den verspannten Siliziumnitridschichten hergestellt,
um als ein Zwischenschichtdielektrikumsmaterial zu dienen, das dann
strukturiert wird, um entsprechende Kontaktlöcher für den Anschluss an entsprechende
Transistorbereiche zu erhalten. In diesem Strukturierungsprozess
wird ein erster Ätzschritt
ausgeführt,
um durch das Siliziumdioxid zu ätzen,
während
die verspannten Siliziumnitridschichten als Ätzstoppschichten verwendet
werden. In einem weiteren Ätzprozess
wird die Kontaktöffnung
durch die Siliziumnitridschichten be trieben, um schließlich auf
entsprechenden Metallsilizidgebieten der Transistoren zu münden. Anschließend wird
ein leitendes Material, etwa Wolfram, in die Kontaktöffnungen
eingefüllt,
um entsprechende Kontaktpfropfen zu bilden.
-
Es
zeigt sich jedoch, dass ein deutlicher Ausbeuteverlust nach der
zuvor beschriebenen Prozesssequenz auf Grund von Fehlern in den
Kontaktpfropfen beobachtet werden kann. Es wird angenommen, dass
eine wesentliche Quelle dieser Fehler Unregelmäßigkeiten des Lithographieprozesses
sind, der während
des Strukturierens der entsprechenden verspannten Siliziumnitridschichten
ausgeführt
wird. Ohne die vorliegende Erfindung auf die folgende Erläuterung
einschränken
zu wollen, so wird dennoch angenommen, dass Lackreste nach dem Lithographieprozess
zur Herstellung einer Maske, um die kompressive Siliziumnitridschicht
von dem n-Kanaltransistor zu entfernen, zurückbleiben. Während des Lithographieprozesses
wird Strahlung in dem Lackmaterial an Positionen eingekoppelt, die
durch das entsprechende Retikel definiert sind. Die Strahlungsenergie
bewirkt die lokale Erzeugung eines Säurezustands, wobei die Säure eine
chemische Reaktion in dem Lackmaterial katalysieren kann, wodurch
die Löslichkeit
des Lackmaterials geändert
wird. Die Bereiche mit erhöhter
Löslichkeit
werden dann von dem Entwicklermaterial entfernt. Für Lackmaterialien
mit hoher Photoempfindlichkeit bei kurzen Wellenlängen, wie
sie typischerweise in modernen Anwendungen eingesetzt werden, kann
Stickstoff deutlich die Photosäuregeneratorfunktion
des Lackmaterials ändern,
wodurch teilweise ein Entfernen von freiliegenden Lackbereichen
während
des Entwicklungsprozesses blockiert wird, was auch als Lackvergiftung bezeichnet
wird. Die entsprechenden nicht entfernten Anteile können dann
in negativer Weise den nachfolgenden Ätzprozess beeinflussen, wodurch zusätzliches
Siliziumnitridmaterial zurückbleibt. Wenn
ein entsprechender nicht entfernter Lackbereich an einer Position
ausgebildet war, an der eine Kontaktöffnung durch das Siliziumnitridmaterial
hindurch zu bilden ist, das damit eine erhöhte Dicke aufweist, kann der Ätzprozess
unter Umständen
nicht vollständig
durch den Bereich mit erhöhter
Dicke ätzen,
woraus sich schließlich
ein Kontaktfehler ergibt.
-
Insbesondere
der Abscheideprozess zur Herstellung des stark kompressiv verspannten
Siliziumnitrids erfordert den Einbau großer Mengen an Stickstoff in
das Schichtmaterial, das daher zu einer hohen Wahrscheinlichkeit
für eine
Lackvergiftung führen
kann.
-
Die
Patentanmeldung
US
2004/0104405 A1 offenbart verspannungsinduzierende Schichten,
die eine darauf abgeschiedene Siliziumdioxid-Ätzstoppschicht aufweisen, auf
der wiederum eine Lackmaske aufgebracht wird.
-
Die
Offenlegungsschrift
DE
10 2004 024 886 A1 offenbart das Aufbringen einer stickstofffreien
dielektrischen Antireflektionsschicht, die durch eine nicht stöchiometrische
Silanoxidschicht Si
xO
y ausgebildet
wird.
-
Die
Patentschrift
US 6
586 339 B1 offenbart eine Siliziumschicht, die auf einer
ARC-Schicht abgeschieden wird, um eine Lackvergiftung in einem Gateelektrodenstrukturierungsprozess
zu vermeiden. Eine Siliziumschicht wird eingesetzt, da diese nach
dem Strukturierungsprozess wieder zu entfernen ist und, aufgrund
der unterschiedlichen Ätzselektivität zu dem
freigelegten Gateoxid, diese entfernt werden kann ohne das Gateoxid
zu sehr zu beeinträchtigen.
-
Angesichts
der zuvor beschriebenen Situation besteht ein Bedarf für eine verbesserte
Technik, um Kontaktätzstoppschichten
mit unterschiedlicher Verspannung zu strukturieren, wobei die zuvor
erkannten Probleme vermeiden oder zumindest reduziert werden.
-
Lösungen sind
mit den Patentansprüchen
1, 10 und 16 gegeben.
-
Überblick über die
Erfindung
-
Im
Allgemeinen richtet sich die vorliegende Erfindung an eine Technik
zur Herstellung verspannter dielektrischer Materialien mit einer
unterschiedlichen Art innerer Verspannung über unterschiedlichen Bauteilgebieten,
etwa Transistorelementen mit unterschiedlicher Leitfähigkeit,
wobei eine deutlich reduzierte Wahrscheinlichkeit zum Erzeugen von Kontaktfehlern
erreicht wird, indem eine effiziente diffusionsblockierende Schicht
zumindest über
der Schicht vorgesehen wird, die einen moderat hohen Stickstoffanteil
aufweist.
-
In
einigen Aspekten der vorliegenden Erfindung ist die diffusionsblockierende
Schicht aus einem oxidierbaren Material aufgebaut, das in einer späteren Fertigungsphase
oxidiert werden kann, wodurch die Gesamtverspannungskomponente in
der entsprechenden Siliziumnitridschicht weiter erhöht werden
kann.
-
Gemäß einer
anschaulichen Ausführungsform
der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer
ersten verspannungsinduzierenden Schicht über einem ersten Transistor
und einem zweiten Transistor, wobei die erste verspannungsinduzierende
Schicht Silizium und Stickstoff aufweist. Ferner wird eine Siliziumschicht
auf der ersten verspannungsinduzierenden Schicht hergestellt, und eine
erste Lackmaske wird über
der ersten verspannungsinduzierenden Schicht gebildet, so dass der erste
Transistor abgedeckt und der zweite Transistor freigelegt wird.
Ferner wird ein freiliegender Bereich der ersten verspannungsinduzierenden
Schicht von dem zweiten Transistor entfernt.
-
Gemäß einer
noch weiteren anschaulichen Ausführungsform
der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer
ersten siliziumnitridenthaltenden Materialschicht über einem
ersten Bauteilbereich und einem zweiten Bauteilbereich eines Halbleiterbauelements.
Als nächstes
wird eine erste Lackmaske über
der ersten siliziumnitridenthaltenden Materialschicht gebildet,
wobei die erste Lackmaske die erste siliziumnitridenthaltende Materialschicht,
die über
dem ersten Bauteilbereich angeordnet ist, und die erste siliziumnitridenthaltende
Materialschicht, die über
dem zweiten Bauteilbereich angeordnet ist, frei lässt. Des weiteren wird die
erste siliziumnitridenthaltende Materialschicht über dem zweiten Bauteilbereich
auf der Grundlage der ersten Lackmaske entfernt. Als nächstes wird
eine zweite siliziumnitridenthaltende Materialschicht über dem
ersten und dem zweiten Bauteilbereich gebildet und es wird eine
im Wesentlichen stickstofffreie oxidierbare Materialschicht als
eine Deckschicht auf der zweiten siliziumnitridenthaltenden Materialschicht
gebildet. Ferner wird die zweite siliziumnitridenthaltende Materialschicht über dem
ersten Bauteilbereich auf der Grundlage einer zweiten Lackmaske
entfernt. Ferner wird die oxidierbare Materialschicht oxidiert.
-
Gemäß einer
noch weiteren anschaulichen Ausführungsform
der vorliegenden Erfindung umfasst ein Verfahren das Bilden einer
ersten siliziumnitridenthaltenden Materialschicht über einem
ersten Bauteilbereich und einem zweiten Bauteilbereich eines Halbleiterbauelements.
Anschließend
wird eine im Wesentlichen stickstofffreie oxidierbare Materialschicht
auf der ersten siliziumnitridenthaltenden Materialschicht gebildet.
Danach wird eine erste Lackmaske über der Materialschicht gebildet,
wobei die erste Lackmaske die Materialschicht bedeckt, die über dem
ersten Bauteilbereich gebildet ist und die Materialschicht, die über dem
zweiten Bauteilbereich liegt, freilässt. Des weiteren werden die
erste siliziumnitridenthaltende Materialschicht und die Materialschicht über dem
zweiten Bauteilbereich auf der Grundlage der ersten Lackmaske entfernt.
Als nächstes
wird eine zweite siliziumnitridenthaltende Materialschicht über dem
ersten und dem zweiten Bauteilbereich gebildet, und diese Schicht
wird selektiv von dem ersten Bauteilbereich auf der Grundlage einer
zweiten Lackmaske entfernt. Ferner wird die oxidierbare Materialschicht
oxidiert.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Ausführungsformen
der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert
und gehen deutlicher aus der folgenden detaillierten Beschreibung
hervor, wenn die diese mit Bezug zu den begleitenden Zeichnungen
studiert wird, in denen:
-
1a bis 1g schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsphasen bei der Herstellung verspannter dielektrischer
Schichten über
entsprechenden Transistorelementen auf der Grundlage einer Deckschicht
zeigen, die aus einem oxidierbaren Material gemäß anschaulicher Ausführungsformen
der vorliegenden Erfindung gebildet ist; und
-
2a bis 2d schematisch
Querschnittsansichten eines Halbleiterbauelements während diverser
Fertigungsstadien beim Bilden stark verspannter dielektrischer Materialschichten über unterschiedlichen
Transistorbauelementen gemäß noch weiterer
anschaulicher Ausführungsformen
der vorliegenden Erfindung zeigen.
-
Detaillierte Beschreibung
-
Im
Allgemeinen betrifft die vorliegende Erfindung eine Technik zur
Bereitstellung unterschiedlich verspannter stickstoffenthaltender
dielektrischer Schicht über
entsprechenden Bauteilbereichen, etwa Transistorbauelementen unterschiedlicher
Leitfähigkeitsart,
wobei ein deutlich geringere Wahrscheinlichkeit für das Erzeugen
entsprechender Kontaktfehler während
der Herstellung Kontaktpfropfen besteht. Wie zuvor erläutert ist,
wurde erkannt, dass insbesondere der hohe Stickstoffanteil in Siliziumnitridschichten
mit hoher kompressiver bzw. Druckverspannung zu einer entsprechenden
Lackvergiftung des Strukturierens der verspannten Oberschichten führen kann,
wodurch das Risiko eines Ausbeuteverlustes auf Grund nicht vollständig ausgebildeter
Kontaktöffnungen
erhöht
wird, wie dies zuvor beschrieben ist. Um die Wahrscheinlichkeit
für die
Lackvergiftung deutlich zu reduzieren, wird zumindest während des
Strukturierens der entsprechenden Siliziumnitridschichten mit hoher
kompressiver Verspannung eine geeignete Deckschicht vorgesehen,
die in ausreichende Weise die Stickstoffdiffusion reduziert, wobei dennoch
ein effizienter Prozessablauf bereitgestellt wird, ohne die weiteren
Bauteileigenschaften negativ zu beeinflussen. Dazu wird ein oxidierbares
Material verwendet, das auf der Grundlage gut etablierter Verfahren
hergestellt wird, die ein hohes Maß an Kompatibilität mit den
entsprechenden Abscheideverfahren aufweisen, um Siliziumnitridschichten
herzustellen, wobei dennoch für
die erforderlichen diffusionsblockierenden Eigenschaften gesorgt
wird. In einigen anschaulichen Ausführungsformen kann die entsprechende
Deckschicht für
eine weitere Verbesserung der Effi zienz der entsprechenden verspannten
Siliziumnitridschicht eingesetzt werden, indem in geeigneter Weise
die Eigenschaften der Deckschicht modifiziert werden, um eine hohe
kompressive Verspannung bereitzustellen. In einer anschaulichen
Ausführungsform
wird Siliziummaterial als Material für eine effiziente Deckschicht
verwendet, das ein hohes Maß an
Kompatibilität
mit den vorhergehenden Prozesstechniken zeigt und das vor oder nach
dem Bilden einer entsprechenden Lackmaske in einer oxidierenden
Umgebung behandelt werden kann, um das Siliziummaterial in effizienter
Weise in ein stark kompressives Siliziumdioxidmaterial umzuwandeln,
wodurch die Gesamtverspannungseigenschaften der darunter liegenden
Siliziumnitridschicht weiter verbessert werden. Somit kann die Produktionsausbeute
deutlich erhöht
werden, während
das Leistungsverhalten zumindest einer Art an Transistoren verbessert
werden kann.
-
Mit
Bezug zu den begleitenden Zeichnungen werden weitere anschauliche
Ausführungsformen der
vorliegenden Erfindung nunmehr detaillierter beschrieben.
-
1a zeigt
schematisch ein Halbleiterbauelement 100 mit einem Substrat 101,
das ein beliebiges geeignetes Trägermaterial
repräsentieren
kann, das darauf ausgebildet eine Halbleiterschicht 102 aufweist,
die ein siliziumbasiertes Material repräsentieren kann, d. h. ein Halbleitermaterial
mit einem deutlichen Anteil an Siliziumatomen, wobei andere Komponenten,
etwa Germanium, Kohlenstoff, Dotierstoffsorten, wie sie zum Einstellen
der Leitfähigkeit der
Schicht 102 in äußert lokaler
Weise erforderlich sind, und dergleichen ebenso vorgesehen sein
können.
In einigen anschaulichen Ausführungsformen wird
die Halbleiterschicht 102 auf einem im Wesentlichen kristallinen
Halbleitervollsubstrat gebildet, wodurch eine „Vollsubstrat"-Konfiguration gebildet
wird, während
in anderen anschaulichen Ausführungsformen,
wie in 1a gezeigt ist, das Substrat 101 und die
Halbleiterschicht 102 eine SOI-(Silizium-auf-Isolator-)Konfiguration
definieren, in der eine vergrabene isolierende Schicht 103 das
Substrat 101 zu der Halbleiterschicht 102 isoliert.
Es sollte beachtet werden, dass das Halbleiterbauelement 100 eine
beliebige geeignete Architektur aufweisen kann, etwa eine Mischung
aus SOI-Gebieten und Vollsubstratgebieten, und dergleichen, wobei
auch die kristallographischen Eigenschaften der Halbleiterschicht 102 lokal abhängig von
den Bauteilerfordernissen variieren können. Ferner werden entsprechende
Isolationsstrukturen 104, etwa Flachgrabenisolationen,
vorgesehen, wobei in der 1a gezeigten
Ausführungsform
die Isolationsstruktur 104 einen ersten Bauteilbereich 110a und
einen zweiten Bauteilbereich 110b definiert, die benachbarte
Bauteilgebiete mit einer definierten Größe und Form repräsentieren
können, die
durch die entsprechende Isolationsstruktur 104 definiert
sind. In anderen Fällen
können
der erste und der zweite Bauteilbereich 110a, 110b Bauteilgebiete an
sehr unterschiedlichen Positionen innerhalb des Substrats 101 repräsentieren,
wobei die Isolationsstruktur 104 einen beliebigen dazwischenliegenden Bauteilbereich
repräsentieren
kann, der zwischen dem ersten und dem zweiten Bereich 110a, 110b liegt.
In einer anschaulichen Ausführungsform
repräsentiert
der erste Bauteilbereich 110a ein erstes Transistorelement,
das der Einfachheit halber auch als Transistor 110a mit
einer speziellen Leitfähigkeitsart
bezeichnet ist, während
der zweite Bauteilbereich 110b einen Transistor repräsentiert,
der auch als Transistor 110b bezeichnet ist, und der eine
zweite unterschiedliche Leitfähigkeitsart
aufweist. Wie zuvor erläutert
ist, kann in äußert größenreduzierten Transistorbauelementen
das entsprechende Transistorverhalten deutlich verbessert werden,
indem eine entsprechende Art an Verformung in dem Kanalgebiet vorgesehen
wird, wobei typischerweise Transistoren mit unterschiedlicher Leitfähigkeitsart
eine unterschiedliche Art an Verformung erfordern. Es sollte jedoch
beachtet werden, dass in anderen anschaulichen Ausführungsformen
die Transistoren 110a, 110b Transistoren der gleichen
Leitfähigkeitsart
repräsentieren
können,
die in unterschiedlichen Bauteilgebieten mit einem unterschiedlichen
Ausmaß an Empfindlichkeit
für einen
entsprechenden verformungsinduzierenden Mechanismus vorgesehen sind.
Auch in diesem Falle kann ein geeignetes unterschiedliches Strukturierungsschema
für unterschiedliche
verspannungsinduzierende Schichten geeignet sein und die vorliegende
Erfindung kann auch in diesem Falle angewendet werden.
-
Der
Einfachheit halber werden entsprechende Komponenten der Transistoren 110a, 110b mit den
gleichen Bezugszahlen benannt, wobei beachtet werden sollte, dass
abhängig
von den Unterschieden des ersten und des zweiten Transistor 110a, 110b diese
Komponenten entsprechende Unterschiede beispielsweise im Hinblick
auf die Dotierstoffart und Konzentration, die Transistorabmessungen,
und dergleichen aufweisen können.
Die Transistoren 110a, 110b weisen in dieser Fertigungsphase
entsprechende Gateelektroden 111 auf, die über entsprechenden Kanalgebieten 113 ausgebildet
sind, wobei entsprechende Gateisolationsschichten 112 die
Gateelektroden 111 von den Kanalgebieten 113 trennen.
Ferner kann eine entsprechende Seitenwandabstandshalterstruktur 114 an
Seitenwänden
der Gateelektrode 111 vorgesehen sein. Entsprechende Drain-
und Sourcegebiete 115 mit einem gut definierten vertikalen
und lateralen Dotierstoffprofil sind in den entsprechenden Bereichen
der Halbleiterschicht 102 ausgebildet. Des weiteren sind
Metallsilizidgebiete 116, bei spielsweise aus Nickelsilizid,
Kobaltsilizid, Nickel/Platin-Silizid, und dergleichen, in den Drain-
und Sourcegebieten 115 und in der Gateelektrode 111 gebildet.
In der in 1a gezeigten anschaulichen Ausführungsform
repräsentiert
der erste Transistor 110a einen n-Kanaltransistor, d. h. die Drain- und
Sourcegebiete 115 sind stark n-dotiert, wobei für eine typische
Kristallkonfiguration das entsprechenden Kanalgebiets 113,
beispielsweise eine Längsrichtung,
d. h. in 1a die horizontale Erstreckung
des Kanalgebiets 113 unmittelbar unter der Gateisiolationsschicht 112 entlang
einer <110> Kristallachse orientiert
sein kann. In anderen Fällen
werden andere kristallographische Konfigurationen betrachtet. In
diesem Falle kann eine entsprechende uniaxiale Zugverformungskomponente
entlang der Kanallängsrichtung
deutlich die Elektronenbeweglichkeit beim Ausbilden eines leitenden
Kanals in dem Kanalgebiet 113 verbessern. In ähnlicher
Weise kann für
diese Kristallkonfiguration des Transistors 110b, wenn
dieser einen p-Kanaltransistor repräsentiert, eine entsprechende
kompressive uniaxiale Verformungskomponente in dem entsprechenden
Kanalgebiet 113 eine Erhöhung der Beweglichkeit von
Löchern zur
Folge haben. Somit kann durch Vorsehen entsprechender verspannungsinduzierender
Schichten über
dem ersten und dem zweiten Transistor 110a, 110b eine
erforderliche Art an Verformung erzeugt werden.
-
In
der gezeigten Ausführungsform
kann eine entsprechende siliziumnitridenthaltende Schicht 120 über dem
ersten und dem zweiten Transistor 110a, 110b gebildet
werden, wobei die Siliziumnitridschicht 120 eine hohe Zugverspannung
aufweist, so dass das Leistungsverhalten des Transistors 110a verbessert
werden kann. In einigen anschaulichen Ausführungsformen wird eine Ätzstoppschicht 121 vorgesehen,
die aus Siliziumdioxid aufgebaut sein kann, das die erforderlichen
Stoppeigenschaften während
eines nachfolgenden Ätzprozesses
zum Strukturieren der Schicht 120 aufweist. Es sollte jedoch
beachtet werden, dass andere Schemata eingesetzt werden können, in
denen die Ätzstoppschicht 121 lediglich
in lokaler Weise vorgesehen ist oder vollständig weggelassen wird, wenn
eine entsprechender Ätzschaden in
den zweiten Transistor 110b in einer späteren Fertigungsphase nicht
in unerwünschter
Weise das Gesamtverhalten des Transistors 110b beeinträchtigt. Ferner
ist in einigen anschaulichen Ausführungsformen eine Ätzindikatorschicht 122 auf
der verspannten Siliziumnitridschicht 120 gebildet, wobei
die Ätzindikatorschicht 122 ein
geeignetes Endpunkterkennungssignal während eines Ätzprozesses
zum Strukturieren einer entsprechenden kompressiven Siliziumnitridschicht
in einer späteren
Fertigungsphase liefert. Beispielsweise kann die Ätzindikatorschicht 122 aus
Siliziumdioxidmaterial auf der Grundlage geeigneter Abscheideverfahren
gebildet werden, während
in anderen anschaulichen Ausführungsformen die
Schicht 122 auf der Grundlage einer Oberflächenbehandlung
der Schicht 120 gebildet werden kann, abhängig von
den Bauteil- und Prozesserfordemissen.
-
Ein
typischer Prozessablauf zur Herstellung des Halbleiterbauelements,
wie es in 1a gezeigt ist, kann die folgenden
Prozesse umfassen. Nach dem Bereitstellen des Substrats 101 mit
der darauf ausgebildeten Halbleiterschicht 102 werden die
Bauteilbereiche 111a, 110b, d. h. entsprechende
aktive Gebiete zur Bildung von Transistoren darin, durch Bilden
der entsprechenden Isolationsstrukturen 104 auf der Grundlage
gut etablierter Techniken definiert, woran sich geeignete Implantationsprozesse
oder andere Dotiermechanismen zum Erzeugen der gewünschten
Dotierstoffkonzentration in den entsprechenden Bereichen der Halbleiterschicht 102 anschließen. Danach
werden die Gateelektroden 111 und die Gateisolationsschichten 112 auf
der Grundlage moderner Abscheide- und/oder Oxidationsverfahren,
Lithographie- und Strukturierungstechniken hergestellt. Als nächstes werden
die Drain- und Sourcegebiete 115 in Verbindung mit der
Seitenwandabstandshalterstruktur 114 hergestellt, um damit
das gewünschte
vertikale und horizontale Dotierstoffprofil der Drain- und Sourcegebiete 115 zu
erhalten. Als nächstes
werden die Metallsilizidgebiete 116 auf der Grundlage gut
etablierter Verfahren hergestellt, und danach wird die Ätzstoppschicht 121 mittels
einer geeigneten Abscheidetechnik hergestellt, etwa plasmaunterstütztem CVD
(chemische Dampfabscheidung) auf der Grundlage eines geeigneten
Vorstufenmaterials, etwa TEOS, und dergleichen. Folglich kann die Ätzstoppschicht 121 aus
Siliziumdioxid mit hoher Dichte gebildet werden, wodurch die gewünschten
Stoppeigenschaften während
eines nachfolgenden Strukturierungsprozesses bereitgestellt werden.
Wie zuvor erläutert
ist, kann in einigen anschaulichen Ausführungsformen die Ätzstoppschicht 121 weggelassen
werden oder kann entsprechend den Bauteilerfordernissen strukturiert
werden. Z. B. kann die Ätzstoppschicht 121 lokal
von dem ersten Transistor 110a entfernt werden, um damit
einen direkten Kontakt der verspannten Siliziumnitridschicht 120 mit
entsprechenden Transistorbereichen zu ermöglichen, während ein Teil der Stoppschicht 121 weiterhin
in dem zweiten Transistor 110b beibehalten wird.
-
Als
nächstes
wird die Siliziumnitridschicht 120 auf der Grundlage gut
etablierter Prozessverfahren abgeschieden, wobei für das vorliegende
Beispiel entsprechende Prozessparameter, etwa die Temperatur des
Substrats 101 während
des Abscheidens, der Druck, die Gasdurchflussraten, die Intensität eines
Ionenbeschusses, und dergleichen in geeigneter Weise eingestellt
werden, um eine Materialzusammensetzung zu erhalten, die die Neigung
besitzt, sich beim Abscheiden zusammenzuziehen, wodurch ein Zugverspannungsverhalten
zum Induzieren der erforderlichen Zugverformung in dem entsprechenden
Kanalgebiet 113 hervorgerufen wird. Beispielsweise kann
eine hohe Zugverspannung während
des Abscheidens im Bereich von 1 GPa (Gigapascal) und deutlich höher erzeugt
werden, wobei, wie zuvor erläutert
ist, typischerweise ein entsprechender Stickstoffanteil in der Schicht 120 deutlich
geringer ist im Vergleich zu dem entsprechenden Stickstoffanteil
in einer stark kompressiv verspannten Siliziumnitridschicht auf
Grund der Unterschiede bei der Abscheidekinetik und den Prozessparametern.
Als nächstes wird
die Deckschicht 122, falls diese vorgesehen ist, gebildet,
wobei in einigen anschaulichen Ausführungsformen eine Siliziumdioxidschicht
auf der Grundlage von Silan hergestellt wird, wodurch eine äußerst effiziente
Prozesssequenz geschaffen wird, da das Siliziumnitrid und das Siliziumdioxid
der Schicht 122 in der gleichen Abscheideanlage gebildet
werden können.
In anderen anschaulichen Ausführungsformen
wird die Deckschicht 122 auf der Grundlage eines Oberflächenmodifizierungsprozesses
gebildet, in welchem die Oberfläche
der Siliziumnitridschicht 120 und/oder die Oberfläche der
Deckschicht 122 auf der Grundlage eines oxidierenden Plasmas
behandelt werden, um damit die diffusionsblockierenden Eigenschaften
des behandelten Oberflächenbereichs
zu verbessern. Obwohl beispielsweise der Stickstoffanteil der Schicht 120 weniger
kritisch im Hinblick auf die Lackvergiftung ist, kann es für äußerst kritische
Anwendungen geeignet sein, den Oberflächenbereich der Siliziumnitridschicht 120 auf
der Grundlage eines Sauerstoffplasmas oder eines Ozonplasmas zu
modifizieren, wodurch eine äußerst dichte
oxidierte Oberfläche
geschaffen wird, die im Wesentlichen eine Stickstoffdiffusion während nachfolgender
Prozessschritte verhindert und oder zumindest deutlich reduziert.
Wenn ein weiteres Siliziumdioxidmaterial oder ein anderes Indikatormaterial
erforderlich ist, kann eine weitere Schicht auf der modifizierten
Oberfläche
gebildet werden.
-
1c zeigt
schematisch das Halbleiterbauelement 100 in einem weiter
fortgeschrittenen Herstellungsstadium. Hier ist eine Lackmaske 130 so ausgebildet,
dass der erste Transistor 110a abgedeckt ist, während der
zweite Transistor für
eine Ätzumgebung 131 zum
selektiven Entfernen der Siliziumnitridschicht 120 und
der Deckschicht 122, falls diese vorgesehen ist, frei bleibt.
Die Lackmaske 130 kann auf der Grundlage gut etablierter
Lithographieverfahren hergestellt werden, wobei, wie zuvor erläutert ist,
in einigen anschaulichen Ausführungsformen selbst
eine reduzierte Wahrscheinlichkeit für eine Stickstoffdiffusion
in das Lackmaterial auf Grund des geringeren Stickstoffanteils in
der zugverspannten Schicht 120 auch weiter reduziert wird,
wenn eine entsprechende effiziente Deckschicht, beispielsweise auf
der Plasmabehandlung, vorgesehen wird. In anderen Fällen wird
im Hinblick auf einen erhöhten Prozessdurchsatz
die Deckschicht 122 auf der Grundlage konventioneller Verfahren
gebildet, da der geringere Stickstoffanteil in der Schicht 120 weniger kritisch
ist. Der Ätzprozess 131 kann
auf der Grundlage gut etablierter Verfahren ausgeführt werden,
wobei der Prozess zuverlässig
auf der Grundlage der Ätzstoppschicht 121 gestoppt
werden kann, während in
anderen Fällen,
wie dies zuvor erläutert
ist, die freiliegenden Bereiche des zweiten Transistors 110b verwendet
werden können,
um einen geeigneten Endpunkt des Ätzprozesses 131 zu
bestimmen.
-
1c zeigt
schematisch das Halbleiterbauelement 100 in einer weiter
fortgeschrittenen Herstellungsphase. Hier ist eine zweite Siliziumnitridschicht 123 über dem
ersten und dem zweiten Transistor 110a, 110b gebildet,
wobei in dieser Ausführungsform
die Siliziumnitridschicht 123 eine hohe kompressive Verspannung
aufweist, um damit die erforderlichen Verformungseigenschaften in
dem zweiten Transistor 110b zu schaffen. Wie zuvor erläutert ist, ist
auf Grund der entsprechenden Abscheideeigenschaften ein moderat
hoher Stickstoffanteil in der Schicht 123 eingebaut, wodurch
eine deutliche Wahrscheinlichkeit für das Herrufen einer Lackvergiftung während des
nachfolgenden Strukturierung der Siliziumnitridschicht 123 besteht.
Somit wird eine effiziente Deckschicht 124 vorgesehen,
die eine im Wesentlichen stickstofffreie Schicht mit einer ausreichenden diffusionsblockierenden
Eigenschaft repräsentiert, um
damit die Diffusionsaktivität
des Stickstoffs in ein darüber
liegendes Lackmaterial in einer späteren Fertigungsphase deutlich
zu reduzieren. Es sollte beachtet werden, dass der Begriff „im Wesentlichen stickstofffrei" so zu verstehen
ist, dass damit eine Materialzusammensetzung beschrieben wird, in
der das stöchiometrische
Verhältnis
oder die Formel kein Stickstoffmaterial enthält, wobei jedoch auf Grund von
Kontaminationen und Prozessungleichmäßigkeiten eine gewisse Menge
an Stickstoff vorhanden sein kann. Beispielsweise wird ein Material
mit Stickstoff in einer Menge von ungefähr 0,5 Atomprozent in Bezug
auf die Gesamtheit der anderen Komponenten des Materials oder deutlich
darunter als ein im Wesentlichen stickstofffreies Material betrachtet.
In einer anschaulichen Ausführungsform
repräsentiert
die Deckschicht 124 ein oxidierbares Material, das in effizienter
Weise in ein Oxidmaterial umgewandelt werden kann, um damit eine
zusätzliche
Kompressive Verspannungskomponente bereitzustellen. In einer anschaulichen
Ausführungsform
ist die Deckschicht 124 aus Silizium aufgebaut, wodurch
für eine
ausrei chende stickstoffblockierende Eigenschaft gesorgt wird, während auch
ein hohes Maß an
Prozesskompatibilität
mit vorhergehenden und nachfolgenden Prozessschritten erreicht wird.
Ferner kann in einer späteren
Phase Silizium effizient in Siliziumdioxid umgewandelt werden, wodurch
der darunter liegenden Siliziumnitridschicht 123 ein hohes
Maß an
kompressiver Verspannung verliehen wird, so dass deren Effizienz
noch weiter verstärkt
wird. In anderen anschaulichen Ausführungsformen der vorliegenden Erfindung
wird die Deckschicht auf Grundlage anderer Materialien hergestellt,
etwa Siliziumkarbid, amorphen Kohlenstoff und dergleichen, die effizient
auf Grundlage eines Plasmasätzprozesses
in einer späteren
Phase entfernt werden können
und die ebenso in ein nicht leitendes Oxidmaterial bei Einwirkung
einer oxidierenden Umgebung umgewandelt werden können. Die Schicht 124 wird
in einigen anschaulichen Ausführungsformen
in der gleichen Abscheideanlage hergestellt, wie die Siliziumnitridschicht 123, wodurch
ein effizienter Prozessablauf ermöglicht wird, da Transportaktivitäten des
Substrats 101 vermieden werden. Beispielsweise kann ein
in-situ-Abscheideprozess so ausgeführt werden, dass zunächst die
kompressive Siliziumnitridschicht 123 abgeschieden wird,
woran sich die Schicht 124 anschließt, wenn diese aus Silizium
aufgebaut ist. In anderen Fällen
können
ebenso entsprechende in-situ-Prozesse
auf der Grundlage von Siliziumkarbid, Siliziumoxikarbid, amorphen
Kohlenstoff, und dergleichen ausgeführt werden, wenn die Einwirkung von
Kohlenstoffmaterialien nicht als ungeeignet erachtet wird.
-
1d zeigt
schematisch das Halbleiterbauelement 100 mit einer zweiten
Lackmaske 132, die über
dem zweiten Transistor 110b ausgebildet ist, während der
erste Transistor 110a die entsprechende Deckschicht 124 und
die kompressive Siliziumnitridschicht 123 der Einwirkung
einer weiteren Ätzumgebung 133 ausgesetzt
sind. Wie zuvor erläutert
ist, kann während
der Ausbildung der Lackmaske 132 eine unerwünschte Diffusion
von Stickstoff in das entsprechende Lackmaterial auf der Grundlage
der Deckschicht 124 deutlich unterdrückt werden, so dass freiliegende
Bereiche des Lackmaterials über dem
ersten Transistor 110a mit hoher Zuverlässigkeit entfernt werden können. Somit
kann das entsprechende Material der Schichten 124 und 123 im
dem Transistor 110a auf der Grundlage des Ätzprozesses 133 entfernt
werden. Der Prozess 133 kann auf der Grundlage der Indikatorschicht 122,
falls diese vorgesehen ist, gesteuert werden, während in anderen anschaulichen
Ausführungsformen
sogar eine gewisse Stoppwirkung der Indikatorschicht 122 beispielsweise
auf der Grundlage der zuvor beschriebenen Plasmabehandlung erreicht
werden kann.
-
1e zeigt schematisch das Halbleiterbauelement 100 nach
dem Entfernen der Lackmaske 132 auf der Grundlage gut etablierter
Rezepte, wobei auch die Tendenz zum Erzeugen unerwünschter
Materialreste, die von der kompressiven Siliziumnitridschicht 123 stammen,
deutlich reduziert ist, wie zuvor beschrieben ist.
-
1f zeigt
schematisch das Halbleiterbauelement 100 gemäß anschaulicher
Ausführungsformen
der vorliegenden Erfindung, in denen das Bauelement 100 einer
oxidierenden Umgebung 134 ausgesetzt ist, beispielsweise
einer Sauerstoff- oder Ozonbehandlung bei erhöhten Temperaturen, um das oxidierbare
Material 124, beispielsweise die Siliziumschicht, in ein äußerst nicht
leitendes Material umzuwandeln, wobei zusätzlich eine hohe innere kompressive
Verspannungskomponente auf Grund des größeren Volumens von beispielsweise
Siliziumdioxid in Bezug auf Silizium erzeugt werden kann. In einigen
Ausführungsformen
wird die Behandlung 134 als eine plasmagestützte Behandlung
ausgeführt, wobei
eine geeignete plasmagestützte
Prozessanlage eingesetzt werden kann. Beispielsweise kann eine oxidierende
Umgebung in einer Prozesskammer eingerichtet werden, wie sie zum
Entfernen der Lackmaske 132 verwendet wird, was typischerweise
auf Grundlage eines Sauerstoffplasmas erfolgt. In anderen Fällen kann
eine andere geeignete Prozessanlage, etwa ein Ofen und dergleichen,
verwendet werden.
-
1g zeigt
schematisch das Halbleiterbauelement 100 nach der Oxidation 134,
wobei die verbleibende Deckschicht 124 in ein entsprechendes nicht
leitendes Oxid umgewandelt ist. In diesem Falle kann die Gesamtverspannung,
die durch die Schichten 123 und 124 hervorgerufen
wird, noch weiter erhöht
sein, wie dies zuvor erläutert
ist.
-
Danach
wird die weitere Bearbeitung fortgesetzt, indem ein geeignetes Zwischenschichtdielektrikumsmaterial,
Siliziumdioxid, auf der Grundlage gut etablierter Verfahren abgeschieden
wird, etwa durch CVD mit hochdichtem Plasma, subatmosphärisches CVD,
und dergleichen, woran sich ein gut etablierter Strukturierungsprozess
zur Herstellung entsprechender Kontaktöffnungen anschließt, wobei
die verspannten Schichten 120 und 123 als effiziente Ätzstoppschichten
zum Steuern eines ersten Ätzschrittes
verwendet werden. Danach wird ein weiterer entsprechender Ätzschritt
ausgeführt,
um durch die verbleibenden Materialien der Schichten 123, 120 zu ätzen, um
schließlich
eine Verbindung zu den entsprechenden Metallsilizidgebieten 116 zu
schaffen, wobei, wie zuvor erläutert
ist, eine deutlich geringere Wahrscheinlichkeit für Kontaktfehler
erreicht wird.
-
In
den zuvor beschriebenen Ausführungsformen
wird der Oxidationsprozess 134 nach dem Strukturieren der
kompressiven Schicht 123 durchgeführt, wodurch ein hohes Maß an Prozesskompatibilität mit konventionellen
Verfahren erreicht wird, wenn die Deckschicht 124 gebildet
wird. In anderen anschaulichen Ausführungsformen wird die Behandlung
in der oxidierenden Umgebung 134 unmittelbar nach dem Abscheiden
der Schicht 124 ausgeführt, wodurch
ein moderat dichtes Oxidmaterial vorgesehen wird, das ebenso für die gewünschten
stickstoffblockierenden Eigenschaften sorgt. Vorteilhafterweise
kann die entsprechende Behandlung 134 dann als ein in-situ-Prozess
in Bezug auf die Herstellung der Schichten 123, 124 ausgeführt werden,
wodurch ebenso ein äußerst effizienter
Prozessablauf erreicht wird.
-
Mit
Bezug zu den 2a bis 2d werden nunmehr
weitere anschauliche Ausführungsformen detaillierter
beschrieben, wobei eine kompressive Siliziumnitridschicht gebildet
wird und danach eine entsprechende Schicht mit Zugverspannung vorgesehen
wird.
-
2a zeigt
schematisch ein Halbleiterbauelement 200 mit einem Substrat 201,
das darauf ausgebildet eine Halbleiterschicht 203 aufweist.
Ferner ist ein erster Bauteilbereich 210a vorgesehen, der
einen ersten Transistor repräsentiert,
etwa einen n-Kanaltransistor. In ähnlicher Weise ist ein zweiter
Bauteilbereich 210b definiert, der einen zweiten Transistor,
etwa einen p-Kanaltransistor repräsentiert. Die entsprechenden
Transistoren 210a, 210b enthalten entsprechende
Komponenten, etwa Gateelektroden 211, Gateisolationsschichten 212,
Abstandshalterstrukturen 214, Drain- und Sourcegebiete 215, entsprechende
Kanalgebiete 213 und Metallsilizidgebiete 216.
In Bezug auf diese Komponenten gelten die gleichen Kriterien, wie
sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind.
Somit wird eine detaillierte Beschreibung dieser Komponenten weggelassen.
Des weiteren umfasst das Halbleiterbauelement 200 in dieser
Fertigungsphase eine Siliziumnitridschicht 223, die eine
hohe innere Druckverspannung aufweisen kann, um damit das Leistungsverhalten
des zweiten Transistors 210b zu verbessern, wie dies zuvor
erläutert
ist. In einigen anschaulichen Ausführungsformen wird eine entsprechende Ätzstoppschicht 221 über dem
ersten und dem zweiten Transistor 210a, 210b gebildet,
wobei, wie zuvor erläutert
ist, die Ätzstoppschicht 221 weggelassen
werden kann oder nur teilweise vorgesehen wird, beispielsweise über dem
Transistor 210a. Des weiteren weist das Bauelement 200 eine
Deckschicht 224 mit einer verbesserten diffusionsblockierenden Wirkung
auf, die deutlich die Stickstoff diffusion in ein darüber liegendes
Lackmaterial verringern kann. In einer anschaulichen Ausführungsform
wird die Schicht 224 als eine Sililziumschicht vorgesehen, während in
anderen anschaulichen Ausführungsformen
ein anderes geeignetes im Wesentlichen stickstofffreies Material
verwendet wird. Des weiteren ist eine Lackmaske 230 ausgebildet,
um den ersten Transistor 210a freizulassen, während der
zweite Transistor 210b abgedeckt ist.
-
Ein
typischer Prozessablauf zur Herstellung des Halbleiterbauelement 200 kann
im Wesentlichen die gleichen Prozessverfahren umfassen, wie sie
zuvor mit dem Bauelement 100 beschrieben sind. Insbesondere
können
die kompressive Siliziumnitridschicht 223 und die Deckschicht 224 auf
Grundlage entsprechender Prozessverfahren hergestellt werden, wie
die zuvor mit Bezug zu den Schichten 123 und 124 erläutert sind.
In ähnlicher
Weise wird die Lackmaske 230 auf der Grundlage gut etablierter
Rezepte gebildet, wobei die Deckschicht 224 für eine deutlich
reduzierte Wahrscheinlichkeit der Lackvergiftung sorgt. Somit kann
ein entsprechender Ätzprozess 231 in
zuverlässiger
Weise freiliegendes Material der Schichten 224 und 223 abtragen.
-
2b zeigt
schematisch das Halbleiterbauelement 200 nach dem Ätzprozess 231 und
nach dem Entfernen der Lackmaske 230. Ferner ist das Bauelement 200 der
Einwirkung einer oxidierenden Umgebung 234 ausgesetzt,
die auf Grundlage von Sauerstoff und/oder Ozon mit oder ohne Plasma
eingerichtet sein kann, wie dies zuvor für die Behandlung 134 erläutert ist.
Somit kann das oxidierbare Material der Deckschicht 224 in
effizienter Weise in ein nicht leitendes Oxid umgewandelt werden,
beispielsweise in Siliziumdioxid, wobei zusätzlich eine kompressive Verspannung
erzeugt werden kann, die somit zu einem effizienteren verformungsinduzierenden Mechanismus
für den
Transistor 210b beitragen kann. In einigen anschaulichen
Ausführungsformen wird
eine Dicke der Deckschicht 224 im Bereich von 20 oder mehr
Nanometer vorgesehen, um damit für ein
verbessertes Transistorleistungsverhalten zu sorgen, wenn ein deutlicher
Anteil an Materialerrosion in einem nachfolgenden Ätzprozess
zum Strukturieren einer entsprechenden Siliziumnitridschicht mit
einer hohen Zugverspannung auftritt. Ferner können durch Vorsehen einer größeren Dicke
der Deckschicht 224 in dem oben spezifizierten Bereich
die Stoppeigenschaften der modifizierten Schicht 224, wie
sie in 2b gezeigt ist, die entsprechende
Steuerbarkeit des Strukturierungsprozesses verbessern. In einigen anschaulichen
Ausführungsformen
wird der Oxidationsprozess 234 in einer späteren Phase
ausgeführt, wenn
beispielsweise eine Wechselwirkung der Umgebung des Prozesses 234 mit
den Materialien in dem ersten Bauteilge biet 210 als ungeeignet
erachtet wird. In diesem Falle kann die Deckschicht 224 auch
als eine Ätzindikatorschicht
in einem nachfolgenden Strukturierungsprozess dienen, und die Oxidation 234 kann
nach dem Strukturieren der die Zugverspannung induzierenden Schicht,
die noch zu bilden ist, ausgeführt
werden.
-
2c zeigt
schematisch das Halbleiterbauelement 200 in einem weiter
fortgeschrittenen Herstellungsstadium. Eine zweite Siliziumnitridschicht 220 mit
einer hohen Zugverspannung ist über
dem ersten und dem zweiten Transistor 210a, 210b ausgebildet,
wobei in einer anschaulichen Ausführungsform eine Plasmabehandlung 235 in
einer oxidierenden Umgebung auf Grundlage von Sauerstoff und/oder
Ozon durchgeführt
wird, um die Oberflächeneigenschaften
der Siliziumnitridschicht 220 zu modifizieren. Wenn beispielsweise
modernste Lithographieprozesse auszuführen sind auf der Grundlage äußerst sensibler
Lackmaterialien, kann selbst die geringere Wahrscheinlichkeit für eine Stickstoffdiffusion
nicht akzeptabel sein, und die Plasmabehandlung 235 kann
in effizienter Weise die Oberfläche
der Siliziumnitridschicht 220 „versiegeln", wodurch ein verbesserter
Oberflächenbereich 220s mit
einem dichten Siliziumoxidmaterial geschaffen wird, der in zuverlässiger Weise
den entsprechenden Stickstoff in der Schicht 220 einschließen kann.
In anschaulichen Ausführungsformen
wird die Plasmabehandlung 235 in-situ zu dem Abscheideprozess
zur Herstellung der Schicht 220 durchgeführt, während in
anderen Fällen
eine spezielle Prozesskammer verwendet wird. In noch weiteren anschaulichen
Ausführungsformen
kann die Plasmabehandlung 235 weggelassen werden, wenn
eine entsprechende Diffusionswahrscheinlichkeit von Stickstoff der
Schicht 220 weniger kritisch ist.
-
2d zeigt
schematisch das Halbleiterbauelement 200 in einem weiter
fortgeschrittenen Herstellungsstadium. Hier ist eine zweite Lackmaske 232 so
ausgebildet, dass der zweite Transistor 210 freiliegt,
während
der erste Transistor 210a abgedeckt ist, wenn die Schicht 220 mit
den verbesserten Oberflächeneigenschaften,
die von der Schicht 220s bereitgestellt werden, vorgesehen
ist. Die Lackmaske 232 kann mit hoher Zuverlässigkeit
gebildet werden, d. h. die Wahrscheinlichkeit für das Erzeugen von nicht entfernten
Lackresten ist deutlich reduziert, wodurch ebenso das Verhalten
eines Ätzprozesses 233 zum
selektiven Entfernen der Schicht 220 von dem zweiten Transistor 210b verbessert
ist. Des weiteren kann die modifizierte Deckschicht 224 als
eine geeignete Schicht zum Steuern des Ätzprozesses 233 eingesetzt
werden, indem beispielsweise ein effizientes Endpunkterkennungssignal
bereitgestellt wird und/oder indem die Deckschicht 224 im
Wesentlichen als eine Ätzstoppschicht
dient, so dass in einigen anschaulichen Ausführungsformen eine ausgeprägte Menge
an Oxidmaterial beibehalten wird, wodurch ein erhöhtes Maß an kompressiver
Verspannung bereitgestellt wird, wie dies zuvor erläutert ist.
In anderen Fällen
wird, wie zuvor beschrieben ist, die Deckschicht 224 zum
Steuern des Ätzprozesses
verwendet, ohne dass die Deckschicht in Oxidmaterial umgewandelt
wird. In diesem Falle kann die Oxidation 234 während und/oder
nach dem Entfernen der Lackmaske 232 ausgeführt werden.
Danach wird die weitere Bearbeitung in der mit Bezug zu dem Bauelement 100 beschriebenen
Weise fortgesetzt, d. h. es wird ein entsprechendes Zwischenschichtdielektrikumsmaterial
gebildet und danach werden entsprechende Kontaktöffnungen mit erhöhter Zuverlässigkeit
auf Grund des Vorsehens zumindest der Deckschicht 224 geschaffen.
-
Es
gilt also: Die vorliegende Erfindung stellt ein effizientes Prozessschema
mit einem hohen Maß an
Kompatibilität
mit konventionellen Prozessverfahren bereit, wobei dennoch ein verbessertes
Verhalten des entsprechenden Lithographieprozesses bereitgestellt
wird, indem in effizienter Weise die Diffusion von Stickstoff in
empfindliches Lackmaterial unterdrückt wird. Eine entsprechende
Deckschicht wird in Form einer im Wesentlichen stickstofffreien
Materialschicht vorgesehen, die für ausreichende diffusionsblockierende
Eigenschaften sorgt, wobei nach der Abscheidung des Materials dieses
in ein Oxidmaterial umgewandelt werden kann, wobei die Effizienz
der kompressiven Siliziumnitridschicht weiter verbessert wird. In
einer anschaulichen Ausführungsform
wird Siliziummaterial als Deckschicht verwendet, das mit einem hohen
Maß an
Kompatibilität
mit der vorhergehenden Abscheidung des Siliziumnitridmaterials gebildet
werden kann, woraus sich ein effizientes Prozessschema ergibt. Des
weiteren kann das Vorsehen der Deckschicht in Verbindung mit einer
beliebigen Prozesssequenz erfolgen, d. h. die kompressive Siliziumnitridschicht
kann zuerst hergestellt werden oder die zugverspannte Siliiziumnitridschicht
kann zuerst hergestellt werden, abhängig von den Prozesserfordernissen,
während
dennoch ein effizienter Gesamtprozessablauf erreicht wird, in welchem
der verformungsinduzierende Mechanismus zumindest für die p-Kanaltransistoren
verbessert wird, während
die Wahrscheinlichkeit für
Kontaktfehler deutlich reduziert ist. In noch anderen anschaulichen
Ausführungsformen
kann das Vorsehen der Deckschicht mit der verbesserten diffusionsblockierenden
Eigenschaft mit weiteren sauerstoff- oder ozongestützten Plasmabehandlungen
kombiniert werden, um damit das Verhalten der entsprechenden Lithographieprozesse
zur Strukturierung der unterschiedlich verspannten Siliziumnitridschicht
weiter zu verbessern.