DE10020259A1 - Verfahren zur Herstellung floatender Gates in einem Halbleiterbauelement - Google Patents

Abstract

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung floatender Gates in einem Halbleiterbauelement. DOLLAR A Erfindungsgemäß werden eine dielektrische Schicht als Tunnelschicht, eine leitfähige Schicht und eine Zwischenisolationsschicht auf einem Halbleitersubstrat gebildet, wonach letztere strukturiert wird und an ihren Seitenwänden Abstandshalter gebildet werden. Freiliegende Bereiche der leitfähigen Schicht werden maskiert, wonach die Seitenwandsabstandshalter entfernt werden und die leitfähige Schicht zur Strukturierung in floatende Gates an diesen Stellen geätzt wird. DOLLAR A Verwendung z. B. bei der Fertigung von Halbleiterspeicherbauelementen.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung floatender Gates in einem Halbleiterbauelement.

In flüchtigen, d. h. energieabhängigen Halbleiterspeicherbau­ elementen gehen gespeicherte Daten verloren, wenn die Leis­ tungszufuhr gestoppt wird. Auf der anderen Seite gehen in nichtflüchtigen, d. h. energieunabhängigen Halbleiterspeicher­ bauelementen gespeicherte Daten nicht verloren, selbst wenn die Leistungszufuhr gestoppt wird. In jüngerer Zeit werden Flash-Speicher, ein nichtflüchtiger Speichertyp, verbreitet als Speicherbauelemente für Produkte wie Personalcomputer oder Standbildkameras verwendet. Ein nichtflüchtiges Spei­ cherbauelement kann eine gewünschte Information durch Anlegen einer Spannung an ein Steuergate, Einfangen von Elektronen von einem Halbleitersubstrat und Speichern der eingefangenen Elektronen in einem floatenden, d. h. potentialmäßig schweben­ den Gate semipermanent speichern. Für ein derartiges nicht­ flüchtiges Speicherbauelement ist ein hohes Kopplungsverhält­ nis erforderlich. Das Kopplungsverhältnis ist durch die Fä­ higkeit bestimmt, Ladung in einem floatenden Gate zu spei­ chern, das heißt durch eine Kapazität. Um die zwischen dem Steuergate und dem floatenden Gate induzierte Kapazität zu erhöhen, wurden als Verfahren vorgeschlagen, (1) einen die­ lektrischen Film aus einer ONO-Struktur auf dem floatenden Gate zu bilden, (2) halbkugelförmige Körner auf der Oberflä­ che des floatenden Gates zu bilden und (3) die Oberfläche des floatenden Gates so weit wie möglich zu vergrößern. Wenn das Verfahren (3) verwendet wird, ist die Verringerung des Ab­ stands zwischen benachbarten floatenden Gates innerhalb eines vorgegebenen Bereichs durch Grenzen der momentanen photoli­ thographischen Techniken beträchtlich eingeschränkt.

In Fig. 1, die das Layout einer Struktur mit floatendem Gate in einem herkömmlichen nichtflüchtigen Speicherbauelement zeigt, bezeichnet das Bezugszeichen 100 einen aktiven Be­ reich, und das Bezugszeichen 110 bezeichnet eine Struktur mit floatendem Gate auf dem aktiven Bereich 100. Der Abstand oder die Lücke zwischen den Strukturen floatender Gates ist durch das Bezugszeichen (a) markiert, das in Fig. 2 dargestellt ist.

In Fig. 2, welche die Querschnittansicht des nichtflüchtigen Speicherbauelements entlang der Linie A-A' von Fig. 1 zeigt, sind Isolationsbereiche 202 auf einem Halbleitersubstrat 200 ausgebildet. Floatende Gates 210 sind auf vorgegebenen Flä­ chen des Halbleitersubstrats 200 ausgebildet. Bezugnehmend auf Fig. 2 wird offensichtlich, dass ein Verfahren zum Ver­ größern der Breite (b) eines floatenden Gates zur Vergröße­ rung der Oberfläche des floatenden Gates durch den Abstand (a) zwischen benachbarten floatenden Gates beschränkt ist.

Nunmehr wird unter Bezugnahme auf die Fig. 3A bis 3E ein Ver­ fahren zur Herstellung einer Gate-Elektrode beschrieben, das zur Reduzierung des Abstands zwischen floatenden Gates in ei­ nem herkömmlichen, nichtflüchtigen Speicherbauelement verwen­ det wird.

Bezugnehmend auf Fig. 3A werden sequentiell eine Tunneloxid­ schicht 320, eine erste polykristalline Siliciumschicht 330, eine Siliciumnitridschicht 340 und eine zweite polykristalli­ ne Siliciumschicht 350 auf der Oberfläche eines Halbleiter­ substrats 300 mit darin ausgebildeten Isolationsbereichen 310 erzeugt.

Bezugnehmend auf Fig. 3B werden die Siliciumnitridschicht 340 und die zweite polykristalline Siliciumschicht 350 durch Pho­ tolithographie geätzt, wodurch Siliciumnitridschichtstruktu­ ren 342 und Strukturen 352 der zweiten polykristallinen Sili­ ciumschicht gebildet werden. Eine Siliciumnitridschicht wird auf der gesamten Oberfläche der resultierenden Struktur auf­ gebracht und dann anisotrop geätzt, wodurch Seitenwandab­ standshalter 360 an den Seitenwänden der Siliciumnitrid­ schichtstrukturen 342 und der Strukturen 352 der zweiten po­ lykristallinen Siliciumschicht erzeugt werden.

Bezugnehmend auf die Fig. 3C und 3D, welche die Bildung floa­ tender Gates zeigen, werden die erste polykristalline Silici­ umschicht 330 und die Struktur 352 der zweiten polykristalli­ nen Schicht unter Verwendung der Seitenwandabstandshalter 360 als Maske geätzt. Folglich werden die Oberflächen der Isola­ tionsbereiche 310 freigelegt, so dass die erste polykristal­ line Siliciumschicht 330 strukturiert wird. Außerdem werden die Strukturen 352 der zweiten polykristallinen Silicium­ schicht entfernt. Als nächstes werden die Siliciumnitrid­ schichtstrukturen 342 und die Seitenwandabstandshalter 360 unter Verwendung von Phosphorsäure entfernt, wodurch die Bil­ dung der floatenden Gates 332 abgeschlossen ist. Das Bezugs­ zeichen (a) von Fig. 3D bezeichnet den Abstand zwischen be­ nachbarten floatenden Gates 332. Im Vorstehenden kann, wenn die Siliciumnitridschichtstrukturen 342 und die Seitenwandab­ standshalter 360 unter Verwendung von Phosphorsäure entfernt werden, ein Teil der floatenden Gates 332, welcher der als Ätzlösung verwendeten Phosphorsäure ausgesetzt ist, geschä­ digt werden.

Bezugnehmend auf Fig. 3E, die einen Schritt der Bildung einer dielektrischen Schicht und eines Steuergates zeigt, wird zu­ erst eine dielektrische Schicht 370 auf dem Halbleitersub­ strat 300 gebildet, auf dem die floatenden Gates 332 erzeugt wurden. Auf der dielektrischen Schicht 370 wird ein leitfähi­ ges Material aufgebracht und dann strukturiert, wodurch ein Steuergate 380 gebildet wird.

Wenn eine Gate-Elektrode durch das vorstehend beschriebene Verfahren gebildet wird, ist der Abstand zwischen floatenden Gates durch Grenzen eines photolithographischen Prozesses zur Bildung von Strukturen der floatenden Gates beschränkt. Somit ist ein Verfahren zur Bildung eines floatenden Gates mit ei­ ner vergrößerten Oberfläche zur Erhöhung einer Kapazität durch die Grenzen des photolithographischen Prozesses stark beeinflusst. Das heißt, wenn Strukturen von floatenden Gates durch Photolithographie erzeugt werden, macht es Lichtbre­ chung oder dergleichen schwierig, Strukturen aus floatenden Gates zu bilden, die eng voneinander beabstandet sind.

Um dieses Problem zu lösen, offenbart die Patentschrift US 5.376.227 einen Mehrebenen-Resistprozess. In diesem Verfahren können feinere Strukturen durch Ätzen unter Verwendung von Mehrebenen-Resiststrukturen während der Photolithographie er­ zeugt werden. Dieses Verfahren ist jedoch sehr kompliziert, da Resistschichten mit mehreren Ebenen gebildet werden müs­ sen. Außerdem ist es dennoch schwierig, floatende Gates mit einem zwischenliegenden Abstand von 0,1 µm oder weniger unter Verwendung dieses Verfahrens zu erzeugen.

Der Erfindung liegt als technisches Problem die Bereitstel­ lung eines Verfahrens der eingangs genannten Art zur Herstel­ lung floatender Gates in einem Halbleiterbauelement zugrunde, mit dem sich der Abstand zwischen floatenden Gates unter Überwindung der üblichen Beschränkungen herkömmlicher Photo­ lithographie vergleichsweise gering halten lässt und das jeweilige floatende Gate ohne Schädigungsgefahr gebildet werden kann.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens mit den Merkmalen der Ansprüche 1, 6, 8 oder 13.

Gemäß der so definierten Erfindung ist der Abstand zwischen floatenden Gates durch die Breite eines Seitenwandabstands­ halters festgelegt, so dass feine Strukturen von floatenden Gates mit geringeren Abständen erzeugt werden können, wobei die Grenzen der Photolithographie überwunden werden. Außerdem sind die Oberflächen floatender Gates keiner Ätzlösung ausge­ setzt, die Phosphorsäure oder dergleichen enthält, so dass eine Schädigung der Oberflächen der floatenden Gates verhin­ dert wird, um somit Leckströme zu reduzieren.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unter­ ansprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung und die zu deren besserem Verständnis oben be­ schriebenen herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt, in denen zeigen:

Fig. 1 eine Layoutansicht, welche Strukturen floatender Ga­ tes in einem herkömmlichen nichtflüchtigen Speicher­ bauelement darstellt,

Fig. 2 eine Querschnittansicht entlang der Linie A-A' von Fig. 1,

Fig. 3A bis 3E Querschnittansichten, die sequentiell ein herkömmliches Verfahren zur Bildung eines floatenden Gates in einem nichtflüchtigen Speicherbauelement darstellen,

Fig. 4A bis 4E Querschnittansichten, die sequentiell ein Verfahren zur Bildung eines floatenden Gates in einem nichtflüchtigen Speicherbauelement gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstel­ len,

Fig. 5A bis 5F Querschnittansichten, die sequentiell ein Verfahren zur Bildung eines floatenden Gates in einem nichtflüchtigen Speicherbauelement gemäß einer zwei­ ten Ausführungsform der vorliegenden Erfindung dar­ stellen, und

Fig. 6A bis 6D Querschnittansichten, die sequentiell ein Verfahren zur Bildung eines floatenden Gates in einem nichtflüchtigen Speicherbauelement gemäß einer drit­ ten Ausführungsform der vorliegenden Erfindung dar­ stellen.

Im Folgenden werden Ausführungsformen der vorliegenden Erfin­ dung unter Bezugnahme auf die beigefügten Zeichnungen detail­ liert beschrieben. In den Zeichnungen sind die Dicken von Schichten oder Bereichen zwecks Klarheit übertrieben darge­ stellt. Gleiche Bezugszeichen in den Zeichnungen bezeichnen die gleichen Elemente. Außerdem kann, wenn gesagt wird, dass eine Schicht "auf" einer anderen Schicht oder einem Substrat gebildet wird, die Schicht direkt auf der anderen Schicht oder dem Substrat gebildet werden, oder andere Schichten kön­ nen dazwischenliegen.

Nunmehr wird unter Bezugnahme auf die Fig. 4A bis 4E ein Ver­ fahren zur Herstellung eines floatenden Gates gemäß einer ersten Ausführungsform der vorliegenden Erfindung detailliert beschrieben. Bezugnehmend auf Fig. 4A werden Isolationsberei­ che 610 in einem nicht aktiven Gebiet eines Halbleitersub­ strats 600 durch lokale Oxidation von Silicium oder durch Grabenisolation, z. B. Isolation durch flache Gräben (STI), gebildet. Eine Tunneloxidschicht 620 mit einer Dicke von etwa 9 nm wird über der gesamten Oberfläche des Halbleitersubstrats 600 mit darin ausgebildeten Isolationsbereichen 610 erzeugt. Eine polykristalline Siliciumschicht 630, eine Zwischenoxid­ schicht 640 sowie eine erste Siliciumnitridschicht werden se­ quentiell auf der resultierenden Struktur gebildet. Hierbei wird die polykristalline Siliciumschicht 630 mit einer Dicke von 100 nm erzeugt, und die Zwischenoxidschicht 640 kann durch CVD oder thermische Oxidation mit einer Dicke von 5 nm bis 30 nm gebildet werden. Die erste Siliciumnitridschicht wird mit einer Dicke von 50 nm bis 200 nm erzeugt.

Die erste Siliciumnitridschicht wird geätzt, um eine Mehrzahl von Siliciumnitridschichtstrukturen 650 zu bilden, die um vorgegebene Abstände voneinander beabstandet sind. Hierbei legen die Breiten der Siliciumnitridschichtstrukturen 650 die Breiten von in einem nachfolgenden Prozess zu bildenden floa­ tenden Gates fest (Bezugszeichen 632 von Fig. 4D). Somit ist es bevorzugt, dass die Siliciumnitridschichtstruktur 650 so erzeugt wird, dass sie eine Breite aufweist, die gleich groß ist wie die Breite des floatenden Gates. Außerdem ist der Ab­ stand zwischen benachbarten Siliciumnitridschichtstrukturen 650 vorzugsweise größer als die Breite einer Siliciumnitrid­ schichtstruktur 650.

Bezugnehmend auf Fig. 4B wird die Zwischenoxidschicht 640 un­ ter Verwendung der Siliciumnitridschichtstrukturen 650 als Maske geätzt, wodurch die Oberfläche der polykristallinen Si­ liciumschicht 630 freigelegt wird und Zwischenoxidschicht­ strukturen 642 erzeugt werden. Eine zweite Siliciumnitrid­ schicht wird auf der gesamten Oberfläche des Halbleitersub­ strats 600 gebildet, auf dem die Oberfläche der polykristal­ linen Siliciumschicht 630 freigelegt ist, und dann anisotrop geätzt, was zu Seitenwandabstandshaltern 660 an den Seiten­ wänden der Siliciumnitridschichtstrukturen 650 und der Zwi­ schenoxidschichtstrukturen 642 führt. Die zweite Silicium­ nitridschicht wird vorzugsweise so erzeugt, dass sie eine Di­ cke von 10 nm bis 100 nm aufweist. Die Breite (c) des Seiten­ wandabstandshalters 660 ist durch die Dicke der zweiten Sili­ ciumnitridschicht festgelegt, und die Breite (c) des Seiten­ wandabstandshalters 660 bestimmt den Abstand zwischen floa­ tenden Gates (Bezugszeichen 632 von Fig. 4E), die in einem nachfolgenden Prozess erzeugt werden.

Bezugnehmend auf Fig. 4C wird eine Maskenschicht 670 auf der Oberfläche des freigelegten Teils der polykristallinen Sili­ ciumschicht 630 gebildet. Es ist bevorzugt, dass die Masken­ schicht 670 eine Schicht aus thermischem Oxid ist, die durch thermisches Oxidieren eines Bereichs der freigelegten Ober­ fläche der polykristallinen Siliciumschicht 630 erzeugt wird. Somit kann die Maskenschicht 670 nicht auf nicht freigelegten Gebieten der polykristallinen Siliciumschicht 630 gebildet werden, auf denen die Siliciumnitridschichtstrukturen 650 und die Seitenwandabstandshalter 660 erzeugt wurden. Außerdem ist es bevorzugt, dass die Maskenschicht 670 mit einer Dicke von 5 nm bis 30 nm gebildet wird.

Bezugnehmend auf Fig. 4D werden zuerst die Siliciumnitrid­ schichtstrukturen 650 und die Seitenwandabstandshalter 660 entfernt, um floatende Gates 632 zu erzeugen. Es ist bevor­ zugt, dass die Siliciumnitridschichtstrukturen 650 und die Seitenwandabstandshalter 660 unter Verwendung einer Ätzlö­ sung, die Phosphorsäure enthält, nass geätzt werden. Als nächstes wird der freigelegte Teil der polykristallinen Sili­ ciumschicht 630 unter Verwendung der Zwischenoxidschicht­ strukturen 642 und der Maskenschicht 670 als Ätzmaske geätzt. Folglich werden die Oberflächen der Isolationsbereiche 610 freigelegt, und dann wird die polykristalline Siliciumschicht 630 strukturiert. Die Zwischenoxidschichtstruktur 642 und die Maskenschicht 670 werden entfernt, um floatende Gates 632 zu erzeugen. Der Abstand (d) zwischen benachbarten floatenden Gates 632 ist durch die Breite (Bezugszeichen c von Fig. 4B) von jedem der Seitenwandabstandshalter 660 festgelegt. Wenn floatende Gates durch ein herkömmliches Verfahren erzeugt werden, ist die Bildung des Abstands zwischen floatenden Ga­ tes bis zu 0,1 µm oder weniger aufgrund der Grenzen der Photo­ lithographie schwierig. Bei der vorliegenden Erfindung ist der Abstand zwischen floatenden Gates jedoch durch die Breite der Seitenwandabstandshalter 660 bestimmt, so dass der Ab­ stand dazwischen bis auf etwa 10 nm verringert werden kann. Somit kann die vorliegende Erfindung das Oberflächengebiet der floatenden Gates vergrößern.

Bezugnehmend auf Fig. 4F wird eine dielektrische Schicht 680 auf der gesamten Oberfläche des Halbleitersubstrats 600 ge­ bildet, auf der die floatenden Gates 632 erzeugt wurden. Hierbei ist es bevorzugt, dass die dielektrische Schicht 680 eine ONO-Struktur aufweist, bei der eine Oxidschicht, eine Nitridschicht und eine Oxidschicht aufeinander gestapelt sind. Als nächstes wird ein leitfähiges Material auf der di­ elektrischen Schicht 680 aufgebracht und dann strukturiert, wodurch ein Steuergate 690 erzeugt wird.

In der vorliegenden Erfindung ist der Abstand zwischen floa­ tenden Gates durch die Breite von jedem der Seitenwandab­ standshalter 660 festgelegt, so dass Strukturen floatender Gates mit einem geringen Abstand dazwischen erzeugt werden können. Somit können breitere floatende Gates mit verbesser­ ten Kapazitätseigenschaften gebildet werden.

Nunmehr wird unter Bezugnahme auf die Fig. 5A bis 5F eine zweite Ausführungsform der vorliegenden Erfindung beschrie­ ben. Jene der ersten Ausführungsform entsprechende Inhalte werden hier nicht erneut beschrieben.

Bezugnehmend auf Fig. 5A werden Isolationsbereiche 710 in ei­ nem nicht aktiven Gebiet eines Halbleitersubstrats 700 gebil­ det. Eine Tunneloxidschicht 720, eine erste polykristalline Siliciumschicht 730, eine untere Oxidschicht 740, eine zweite polykristalline Siliciumschicht 750, eine obere Oxidschicht 760 sowie eine Siliciumnitridschicht werden sequentiell auf der gesamten Oberfläche des Halbleitersubstrats 700 gebildet. Die Siliciumnitridschicht wird geätzt, um eine Mehrzahl von Siliciumnitridschichtstrukturen 770 zu erzeugen, die um vor­ gegebene Abstände voneinander beabstandet sind, wo floatende Gates zu erzeugen sind. Hierbei sind die Breite jeder der Si­ liciumnitridschichtstrukturen 770 und der Abstand zwischen benachbarten Siliciumnitridschichtstrukturen 770 in der glei­ chen Weise wie in der ersten Ausführungsform festgelegt.

Bezugnehmend auf Fig. 5B wird die obere Oxidschicht 760 unter Verwendung der Siliciumnitridschichtstrukturen 770 als Ätz­ maske geätzt. Als ein Ergebnis wird die Oberfläche der zwei­ ten polykristallinen Siliciumschicht 750 freigelegt, und Strukturen 762 in der oberen Oxidschicht werden erzeugt. Dann werden Seitenwandabstandshalter 780 an den Seitenwänden der Siliciumnitridschichtstrukturen 770 und der Strukturen 762 der oberen Oxidschicht erzeugt.

Bezugnehmend auf Fig. 5C wird eine Maskenschicht 790 durch thermisches Oxidieren der freigelegten Oberfläche der zweiten polykristallinen Siliciumschicht 750 gebildet.

Bezugnehmend auf Fig. 5D werden die Siliciumnitrid­ schichtstrukturen 770 und die Seitenwandabstandshalter 780 entfernt. Als nächstes wird der freigelegte Teil der zweiten polykristallinen Siliciumschicht 750 unter Verwendung der Strukturen 762 der oberen Oxidschicht und der Maskenschicht 790 als Ätzmaske geätzt. Folglich wird die Oberfläche der un­ teren Oxidschicht 740 freigelegt, und es werden Strukturen 752 der zweiten polykristallinen Siliciumschicht erzeugt.

Bezugnehmend auf Fig. 5E werden die Strukturen 762 der oberen Oxidschicht, die Maskenschicht 790 und ein freigelegter Teil der unteren Oxidschicht 740 geätzt. Als Ergebnis wird ein entsprechender Teil der Oberfläche der ersten polykristalli­ nen Siliciumschicht 730 freigelegt, und Strukturen 742 der unteren Oxidschicht werden gebildet. Dann werden die Struktu­ ren 752 der zweiten polykristallinen Siliciumschicht ent­ fernt.

Bezugnehmend auf Fig. 5F wird die erste polykristalline Sili­ ciumschicht 730 unter Verwendung der Strukturen 742 der unte­ ren Oxidschicht geätzt. Als Ergebnis wird die erste polykri­ stalline Siliciumschicht 730 strukturiert, und die Oberflä­ chen der Isolationsbereiche 710 werden freigelegt. Als nächs­ tes werden die Strukturen 742 der unteren Oxidschicht ent­ fernt, um floatende Gates 732 zu erzeugen. Der nachfolgende Prozess ist der gleiche wie jener der ersten Ausführungsform.

In der zweiten Ausführungsform werden Bereiche der ersten po­ lykristallinen Siliciumschicht 730, die zu floatenden Gates 732 werden, keiner thermischen Oxidation unterworfen. Somit werden die floatenden Gates 732 mit einer flachen Oberfläche erzeugt.

Nunmehr wird unter Bezugnahme auf die Fig. 6A bis 6D eine dritte Ausführungsform der vorliegenden Erfindung beschrie­ ben. Jene der ersten Ausführungsform entsprechende Inhalte werden hier nicht erneut beschrieben.

Bezugnehmend auf Fig. 6A werden eine Tunneloxidschicht 820 und eine polykristalline Siliciumschicht 830 sequentiell auf der Oberfläche eines Halbleitersubstrats 800 gebildet, auf der Isolationsbereiche 810 ausgebildet sind. Als nächstes werden eine Zwischenoxidschicht und eine Siliciumnitrid­ schicht gebildet und strukturiert, um Zwischenoxidschicht­ strukturen 840 sowie Siliciumnitridschichtstrukturen 850 zu bilden. Seitenwandabstandshalter 860 werden an den Seitenwän­ den der Zwischenoxidschichtstrukturen 840 und der Silicium­ nitridschichtstrukturen 850 erzeugt.

Bezugnehmend auf Fig. 6B wird eine Maskenschicht 870 auf der gesamten Oberfläche des resultierenden Substrats gebildet. Die Maskenschicht 870 wird vorzugsweise mit einer Dicke von 100 nm bis 500 nm durch herkömmliche Techniken, wie chemische Gasphasenabscheidung (CVD), erzeugt.

Bezugnehmend auf Fig. 6C werden die Oberflächen der Masken­ schicht 870 und der Siliciumnitridschichtstrukturen 850 durch herkömmliche Techniken, wie chemisch-mechanisches Polieren (CMP), planarisiert. Dadurch wird eine Maskenschichtstruktur 872 erzeugt. Es ist bevorzugt, dass CMP im Übermaß durchge­ führt wird, so dass die Seitenwandabstandshalter 860 freige­ legt werden. Dies erleichtert nachfolgende Prozesse zum Ent­ fernen der Siliciumnitridschichtstrukturen 850 und der Sei­ tenwandabstandshalter 860.

Bezugnehmend auf Fig. 6D werden die Siliciumnitridschicht­ strukturen 850 und die Seitenwandabstandshalter 860 entfernt. Als nächstes wird die polykristalline Siliciumschicht 830 un­ ter Verwendung der Maskenschichtstruktur 872 und der Zwi­ schenoxidschichtstrukturen 840 als Ätzmaske geätzt. Folglich werden die Oberflächen der Isolationsbereiche 810 freigelegt, und die polykristalline Siliciumschicht 830 wird struktu­ riert. Die Maskenschichtstruktur 872 und die Zwischenoxid­ schichtstrukturen 840 werden entfernt, um floatende Gates 832 zu bilden. Der nachfolgende Prozess ist der gleiche wie bei der ersten Ausführungsform.

Wie vorstehend beschrieben, ist bei dem Verfahren gemäß der vorliegenden Erfindung zur Herstellung floatender Gates der Abstand zwischen den floatenden Gates durch die Breite einer Seitenwand festgelegt, so dass Strukturen floatender Gates mit einem geringen Abstand dazwischen erzeugt werden können, wobei die Grenzen der Photolithographie überwunden werden. Daher können breitere floatende Gates erzeugt werden, so dass die zwischen dem floatenden Gate und dem Steuergate induzier­ te Kapazität vergrößert werden kann. Außerdem werden die O­ berflächen der floatenden Gates keiner Ätzlösung ausgesetzt, die Phosphorsäure enthält, während eine Siliciumnitridschicht geätzt wird, womit eine Schädigung der Oberflächen der floa­ tenden Gates verhindert wird. Somit kann der Leckstrom redu­ ziert werden.

Claims (17)

1. Verfahren zur Herstellung floatender Gates in einem Halb­ leiterbauelement, gekennzeichnet durch die Schrittfolge:

• - sequentielles Bilden einer Tunneloxidschicht (620), ei­ ner polykristallinen Siliciumschicht (630), einer Zwi­ schenoxidschicht (640) und einer Siliciumnitridschicht auf einem Halbleitersubstrat (600) mit Isolationsberei­ chen (610),
• - Ätzen der Siliciumnitridschicht, um dadurch eine Mehr­ zahl von Siliciumnitridschichtstrukturen (650) zu bil­ den, die durch vorgegebene Abstände voneinander getrennt sind,
• - Ätzen der Zwischenoxidschicht unter Verwendung der Sili­ ciumnitridschichtstrukturen als Ätzmaske, um dadurch ei­ ne Oberfläche der polykristallinen Siliciumschicht frei­ zulegen und eine Mehrzahl von Zwischenoxidschichtstruk­ turen (642) zu bilden,
• - Erzeugen von Seitenwandabstandshaltern (660) an Seiten­ wänden der Siliciumnitridschichtstrukturen und der Zwi­ schenoxidschichtstrukturen,
• - Bilden einer Maskenschicht (670) auf einem Bereich der freigelegten Oberfläche der polykristallinen Silicium­ schicht,
• - Entfernen der Siliciumnitridschichtstrukturen und der Seitenwandabstandshalter und
• - Ätzen der polykristallinen Siliciumschicht unter Verwen­ dung der Zwischenoxidschichtstrukturen und der Masken­ schicht als Ätzmaske, um dadurch die Isolationsbereiche freizulegen.

2. Verfahren nach Anspruch 1, weiter dadurch gekennzeichnet, dass der Abstand zwischen benachbarten floatenden Gates 0,1 µm oder weniger beträgt.

3. Verfahren nach Anspruch 1 oder 2, weiter dadurch gekenn­ zeichnet, dass die Maskenschicht eine thermische Oxid­ schicht ist, die durch thermisches Oxidieren des Bereichs der freigelegten Oberfläche der polykristallinen Silicium­ schicht gebildet wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die Bildung der Seitenwandabstandshal­ ter umfasst:

• - Bilden einer zweiten Siliciumnitridschicht auf dem Halb­ leitersubstrat, auf dem die Siliciumnitridschichtstruk­ turen gebildet wurden, und
• - anisotropes Ätzen der zweiten Siliciumnitridschicht.

5. Verfahren nach Anspruch 4, weiter dadurch gekennzeichnet, dass die zweite Siliciumnitridschicht mit einer Dicke ge­ bildet wird, die der Breite von jedem der zu bildenden Sei­ tenwandabstandshalter entspricht.

6. Verfahren zur Herstellung floatender Gates in einem Halb­ leiterbauelement, gekennzeichnet durch die Schrittfolge:

• - sequentielles Bilden einer Tunneloxidschicht (720), ei­ ner ersten polykristallinen Siliciumschicht (730), einer unteren Oxidschicht (740), einer zweiten polykristalli­ nen Siliciumschicht (750), einer oberen Oxidschicht (760) und einer Siliciumnitridschicht auf einem Halblei­ tersubstrat (700) mit Isolationsbereichen (710),
• - Bilden einer Mehrzahl von Siliciumnitridschichtstruktu­ ren, die durch vorgegebene Abstände voneinander getrennt sind, durch Ätzen der Siliciumnitridschicht,
• - Ätzen der oberen Oxidschicht unter Verwendung der Sili­ ciumnitridschichtstrukturen als Ätzmaske, um dadurch ei­ ne erste Oberfläche der zweiten polykristallinen Silici­ umschicht freizulegen und eine Mehrzahl von Strukturen (762) der oberen Oxidschicht zu erzeugen,
• - Bilden von Seitenwandabstandshaltern (780) an Seitenwän­ den der Siliciumnitridschichtstrukturen und der Struktu­ ren der oberen Oxidschicht,
• - Bilden einer Maskenschicht (790) auf der unteren Oxid­ schicht durch thermisches Oxidieren eines Bereichs der ersten freigelegten Oberfläche der zweiten polykristal­ linen Siliciumschicht,
• - Entfernen der Siliciumnitridschichtstrukturen und der Seitenwandabstandshalter,
• - Ätzen einer zweiten freigelegten Oberfläche der zweiten polykristallinen Siliciumschicht unter Verwendung der Maskenschicht und der Strukturen der oberen Oxidschicht als Ätzmaske, um dadurch eine Oberfläche der unteren O­ xidschicht freizulegen,
• - Bilden von Strukturen (742) der unteren Oxidschicht durch Ätzen der Maskenschicht, der Strukturen der oberen Oxidschicht und der freigelegten Oberfläche der unteren Oxidschicht,
• - Entfernen der zweiten polykristallinen Siliciumschicht,
• - Ätzen der ersten polykristallinen Siliciumschicht unter Verwendung der Strukturen der unteren Oxidschicht als Ätzmaske, um dadurch die Isolationsbereiche freizulegen, und
• - Entfernen der Strukturen der unteren Oxidschicht.

7. Verfahren nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, dass der Abstand zwischen benachbarten flo­ atenden Gates durch die Breite von jedem der Seitenwandab­ standshalter bestimmt ist.

8. Verfahren zur Herstellung floatender Gates in einem Halb­ leiterbauelement, gekennzeichnet durch die Schrittfolge:

• - sequentielles Bilden einer Tunneloxidschicht (820), ei­ ner polykristallinen Siliciumschicht (830), einer Zwi­ schenoxidschicht und einer Siliciumnitridschicht auf ei­ nem Halbleitersubstrat (800) mit Isolationsbereichen (810),
• - Bilden einer Mehrzahl von Siliciumnitridschichtstruktu­ ren (850), die durch vorgegebene Abstände voneinander getrennt sind, durch Ätzen der Siliciumnitridschicht,
• - Freilegen einer Oberfläche der polykristallinen Silici­ umschicht durch Ätzen der Zwischenoxidschicht unter Ver­ wendung der Siliciumnitridschichtstrukturen als Ätzmas­ ke, um dadurch eine Mehrzahl von Zwischenoxidschicht­ strukturen (840) zu erzeugen,
• - Bilden von Seitenwandabstandshaltern (860) an Seitenwän­ den der Siliciumnitridschichtstrukturen und der Zwi­ schenoxidschichtstrukturen,
• - Bilden einer Maskenschicht (870) auf der gesamten Ober­ fläche der resultierenden Struktur,
• - Planarisieren der Maskenschicht, so dass die Silicium­ nitridschichtstrukturen wenigstens teilweise entfernt werden und die Seitenwandabstandshalter freigelegt wer­ den,
• - Entfernen der Siliciumnitridschichtstrukturen und der Seitenwandabstandshalter und
• - Freilegen der Isolationsbereiche durch Ätzen der poly­ kristallinen Siliciumschicht unter Verwendung der Zwi­ schenoxidschichtstrukturen und der Maskenschicht als Ätzmaske.

9. Verfahren nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, dass die Breiten der Siliciumnitrid­ schichtstrukturen gleich groß wie die Breiten der floaten­ den Gates sind und der Abstand zwischen benachbarten Sili­ ciumnitridschichtstrukturen größer als die Breiten der Si­ liciumnitridschichtstrukturen ist.

10. Verfahren nach Anspruch 8 oder 9, weiter dadurch gekenn­ zeichnet, dass der Abstand zwischen benachbarten floatenden Gates im wesentlichen gleich der Breite von jedem der Sei­ tenwandabstandshalter ist.

11. Verfahren nach einem der Ansprüche 8 bis 10, weiter dadurch gekennzeichnet, dass die Maskenschicht eine Oxidschicht ist, die durch chemische Gasphasenabscheidung (CVD) gebil­ det wird.

12. Verfahren nach einem der Ansprüche 8 bis 11, weiter dadurch gekennzeichnet, dass die Maskenschicht durch einen che­ misch-mechanischen Poliervorgang (CMP) planarisiert wird.

13. Verfahren zur Herstellung floatender Gates in einem Halb­ leiterbauelement, gekennzeichnet durch die Schrittfolge:

• - sequentielles Bilden einer dielektrischen Schicht, einer leitfähigen Schicht und einer isolierenden Zwischen­ schicht auf einem Halbleitersubstrat mit Isolationsbe­ reichen,
• - Bilden einer Mehrzahl von Maskenstrukturen, die durch vorgegebene Abstände voneinander getrennt sind,
• - Ätzen der isolierenden Zwischenschicht unter Verwendung der Maskenstrukturen, um dadurch eine Oberfläche der leitfähigen Schicht freizulegen und eine Mehrzahl von Strukturen der isolierenden Zwischenschicht zu erzeugen,
• - Bilden von Seitenwandabstandshaltern an Seitenwänden der Maskenstrukturen und der Strukturen der isolierenden Zwischenschicht,
• - Bilden einer Maskenschicht auf einem Bereich der freige­ legten Oberfläche der leitfähigen Schicht,
• - Entfernen der Maskenstrukturen und der Seitenwandab­ standshalter und
• - Ätzen der leitfähigen Schicht unter Verwendung der Strukturen der isolierenden Zwischenschicht und der Mas­ kenschicht als Ätzmaske, um dadurch die Isolationsberei­ che freizulegen.

14. Verfahren nach Anspruch 13, weiter dadurch gekennzeichnet, dass die Breiten der Maskenstrukturen gleich groß wie die Breiten der floatenden Gates sind und der Abstand zwischen benachbarten Maskenstrukturen größer als die Breiten der Maskenstrukturen sind.

15. Verfahren nach Anspruch 13 oder 14, weiter dadurch gekenn­ zeichnet, dass der Abstand zwischen benachbarten floatenden Gates durch die Breiten der Seitenwandabstandshalter be­ stimmt ist.

16. Verfahren nach einem der Ansprüche 13 bis 15, weiter da­ durch gekennzeichnet, dass die dielektrische Schicht aus Oxid gebildet wird, die isolierende Zwischenschicht aus O­ xid gebildet wird, die leitfähige Schicht aus polykristal­ linem Silicium gebildet wird und die Maskenschichtstruktu­ ren aus Siliciumnitrid gebildet werden.

17. Verfahren nach einem der Ansprüche 13 bis 16, weiter da­ durch gekennzeichnet, dass die Maskenschicht eine Schicht aus thermischem Oxid ist, die durch thermisches Oxidieren einer freigelegten Oberfläche der leitfähigen Schicht ge­ bildet wird.