DE05745977T1 - Mehrschichtige leiterplatte und verfahren zu deren herstellung - Google Patents

Mehrschichtige leiterplatte und verfahren zu deren herstellung Download PDF

Info

Publication number
DE05745977T1
DE05745977T1 DE05745977T DE05745977T DE05745977T1 DE 05745977 T1 DE05745977 T1 DE 05745977T1 DE 05745977 T DE05745977 T DE 05745977T DE 05745977 T DE05745977 T DE 05745977T DE 05745977 T1 DE05745977 T1 DE 05745977T1
Authority
DE
Germany
Prior art keywords
electrically conductive
graft polymer
pattern
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE05745977T
Other languages
English (en)
Inventor
Koichi Kawamura
Takeyoshi Kano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of DE05745977T1 publication Critical patent/DE05745977T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1168—Graft-polymerization
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Mehrschichtige Leiterplatte, die der Reihe nach ein isolierendes Substrat, ein erstes auf beliebige Weise gebildetes elektrisch leitendes Muster, eine Isoliermaterialschicht und ein zweites elektrisch leitendes Muster, das durch Bereitstellen eines elektrisch leitenden Materials auf einem auf der Isoliermaterialschicht gebildeten Pfropfpolymermuster gebildet ist, aufweist und eine Leiterbahn aufweist, die das auf dem isolierenden Substrat vorliegende erste elektrisch leitende Muster und das zweite elektrisch leitende Muster elektrisch verbindet.

Claims (9)

  1. Mehrschichtige Leiterplatte, die der Reihe nach ein isolierendes Substrat, ein erstes auf beliebige Weise gebildetes elektrisch leitendes Muster, eine Isoliermaterialschicht und ein zweites elektrisch leitendes Muster, das durch Bereitstellen eines elektrisch leitenden Materials auf einem auf der Isoliermaterialschicht gebildeten Pfropfpolymermuster gebildet ist, aufweist und eine Leiterbahn aufweist, die das auf dem isolierenden Substrat vorliegende erste elektrisch leitende Muster und das zweite elektrisch leitende Muster elektrisch verbindet.
  2. Mehrschichtige Leiterplatte gemäß Anspruch 1, wobei das auf der Isoliermaterialschicht gebildete Pfropfpolymermuster eine Region umfaßt, in der ein Pfropfpolymer vorliegt, und eine Region umfaßt, in der kein Pfropfpolymer vorliegt, und wobei das elektrisch leitende Material selektiv in einer der Regionen angeordnet ist.
  3. Mehrschichtige Leiterplatte gemäß Anspruch 1, wobei das auf der Isoliermaterialschicht gebildete Pfropfpolymermuster eine Region umfaßt, in der ein hydrophiles Pfropfpolymer vorliegt, und eine Region umfaßt, in der ein hydrophobes Pfropfpolymer vorliegt, und wobei das elektrisch leitende Material selektiv in einer der Regionen angeordnet ist.
  4. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte, umfassend (a) einen Schritt des Bildens eines Pfropfpolymermusters auf einer Isoliermaterialschicht eines Schichtstoffverbunds mit einem ersten elektrisch leitenden Muster, das in beliebiger Weise auf einem isolierenden Substrat und der Isoliermaterialschicht gebildet ist, (b) einen Schritt des Bildens eines zweiten elektrisch leitenden Musters auf dem Pfropfpolymermuster, (c) einen Schritt des Bildens eines Lochs in der Isoliermaterialschicht und (d) einen Schritt des Einführens eines elektrisch leitenden Materials in das Loch, um eine Leiterbahn zu bilden, die das zweite elektrisch leitende Muster und das erste elektrisch leitende Muster elektrisch verbindet.
  5. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte gemäß Anspruch 4, wobei das in Schritt (a) auf der Isoliermaterialschicht gebildete Pfropfpolymermuster eine Region umfaßt, in der ein Pfropfpolymer vorliegt, und eine Region umfaßt, in der kein Pfropfpolymer vorliegt, und Schritt (b) das selektive Bereitstellen eines elektrisch leitenden Materials in einer der Regionen umfaßt.
  6. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte gemäß Anspruch 4, wobei das in Schritt (a) auf der Isoliermaterialschicht gebildete Pfropfpolymermuster eine Region umfaßt, in der ein hydrophiles Pfropfpolymer vorliegt, und eine Region um faßt, in der ein hydrophobes Pfropfpolymer vorliegt, und Schritt (b) das selektive Bereitstellen eines elektrisch leitenden Materials in einer der Regionen umfaßt.
  7. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte gemäß Anspruch 4, wobei das isolierende Substrat eine mittlere Rautiefe (Rz) von 3 μm oder weniger, gemessen durch ein Zehnpunkt-Mittelhöhenverfahren gemäß JIS B0601 (1994), aufweist.
  8. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte gemäß Anspruch 5, wobei das isolierende Substrat eine mittlere Rautiefe (Rz) von 3 μm oder weniger, gemessen durch ein Zehnpunkt-Mittelhöhenverfahren gemäß JIS B0601 (1994), aufweist.
  9. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte gemäß Anspruch 6, wobei das isolierende Substrat eine mittlere Rautiefe (Rz) von 3 μm oder weniger, gemessen durch ein Zehnpunkt-Mittelhöhenverfahren gemäß JIS B0601 (1994), aufweist.
DE05745977T 2004-06-01 2005-05-31 Mehrschichtige leiterplatte und verfahren zu deren herstellung Pending DE05745977T1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004163784 2004-06-01
JP2004163784A JP2005347424A (ja) 2004-06-01 2004-06-01 多層配線板及びその製造方法
PCT/JP2005/009915 WO2005120142A1 (ja) 2004-06-01 2005-05-31 多層配線板及びその製造方法

Publications (1)

Publication Number Publication Date
DE05745977T1 true DE05745977T1 (de) 2007-10-11

Family

ID=35463230

Family Applications (1)

Application Number Title Priority Date Filing Date
DE05745977T Pending DE05745977T1 (de) 2004-06-01 2005-05-31 Mehrschichtige leiterplatte und verfahren zu deren herstellung

Country Status (7)

Country Link
US (1) US7849593B2 (de)
EP (1) EP1768473A4 (de)
JP (1) JP2005347424A (de)
CN (1) CN100566517C (de)
DE (1) DE05745977T1 (de)
MY (1) MY139193A (de)
WO (1) WO2005120142A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903479B2 (ja) * 2006-04-18 2012-03-28 富士フイルム株式会社 金属パターン形成方法、金属パターン、及びプリント配線板
JP2007324236A (ja) * 2006-05-30 2007-12-13 Nof Corp プリント配線板用フィルムに用いる樹脂組成物及びその用途
KR100797685B1 (ko) 2006-10-19 2008-01-23 삼성전기주식회사 친수성 고분자에 의한 선택적 도금을 이용한인쇄회로기판의 제조방법
JP2008108791A (ja) * 2006-10-23 2008-05-08 Fujifilm Corp 多層プリント配線基板及び多層プリント配線基板の作製方法
JP2008108797A (ja) * 2006-10-23 2008-05-08 Fujifilm Corp 回路基板の製造方法及びそれにより得られた回路基板
JP5079396B2 (ja) * 2007-03-30 2012-11-21 富士フイルム株式会社 導電性物質吸着性樹脂フイルム、導電性物質吸着性樹脂フイルムの製造方法、それを用いた金属層付き樹脂フイルム、及び、金属層付き樹脂フイルムの製造方法
JP4396746B2 (ja) * 2007-08-13 2010-01-13 セイコーエプソン株式会社 電子デバイス
WO2009064121A2 (en) * 2007-11-13 2009-05-22 Samsung Fine Chemicals Co., Ltd. Prepreg having uniform permittivity, and metal clad laminates and print wiring board using the same
TWI450666B (zh) * 2007-11-22 2014-08-21 Ajinomoto Kk 多層印刷配線板之製造方法及多層印刷配線板
FI122217B (fi) * 2008-07-22 2011-10-14 Imbera Electronics Oy Monisirupaketti ja valmistusmenetelmä
FR2934964B1 (fr) * 2008-08-12 2010-10-22 Jet Metal Technologies Procede de traitement optophysique de surface de substrats polymere et dispositif pour la mise en oeuvre du procede
JP5419441B2 (ja) * 2008-12-26 2014-02-19 富士フイルム株式会社 多層配線基板の形成方法
JP2010157590A (ja) * 2008-12-26 2010-07-15 Fujifilm Corp 多層配線基板の製造方法
US8826530B2 (en) * 2009-03-31 2014-09-09 Ibiden Co., Ltd. Method for manufacturing substrate with metal film
US8563873B2 (en) * 2009-03-31 2013-10-22 Ibiden Co., Ltd. Substrate with metal film and method for manufacturing the same
JP5755454B2 (ja) * 2011-01-17 2015-07-29 東芝テック株式会社 インクジェットヘッドの製造方法
WO2013156808A1 (en) * 2012-04-19 2013-10-24 Jean Jacques Jaouen Reusable or one time use multi-compartment mixing and dispensing applicator tube or special spouted pouch with a sliding clamp
CN103596360B (zh) * 2012-08-16 2016-05-18 安捷利电子科技（苏州）有限公司 柔性无胶铜电路板基材及其制造方法
DE102014217700A1 (de) * 2014-09-04 2016-03-10 Volkswagen Ag Brennstoffzelle sowie Kraftfahrzeug
CN106356355B (zh) * 2015-07-15 2020-06-26 恒劲科技股份有限公司 基板结构及其制作方法
US20170159184A1 (en) * 2015-12-07 2017-06-08 Averatek Corporation Metallization of low temperature fibers and porous substrates
CN107278053A (zh) * 2016-04-08 2017-10-20 东莞市斯坦得电子材料有限公司 用于印制线路板导通孔金属化前导通孔壁环氧树脂的膨松软化工艺
JP6904094B2 (ja) * 2016-06-23 2021-07-14 三菱マテリアル株式会社 絶縁回路基板の製造方法
JP7447801B2 (ja) * 2018-12-20 2024-03-12 株式会社レゾナック 配線基板及びその製造方法
CN113939112A (zh) * 2020-07-13 2022-01-14 庆鼎精密电子（淮安）有限公司 电路板的制造方法及电路板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196238A (ja) * 1982-05-13 1983-11-15 Toyo Ink Mfg Co Ltd 無電解メツキ方法
JPH04259381A (ja) * 1991-02-14 1992-09-14 Nippon Chem Ind Co Ltd 表面改質した合成樹脂材料の製造方法
US5648201A (en) * 1991-04-25 1997-07-15 The United Sates Of America As Represented By The Secretary Of The Navy Efficient chemistry for selective modification and metallization of substrates
JPH09214140A (ja) * 1995-11-29 1997-08-15 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
SE508280C2 (sv) * 1997-01-31 1998-09-21 Cuptronic Ab Förfarande för att öka vidhäftningsförmågan hos ledande material till ytskikt av polymermaterial
SG102588A1 (en) 2000-08-03 2004-03-26 Inst Materials Research & Eng A process for modifying chip assembly substrates
JP3399434B2 (ja) 2001-03-02 2003-04-21 オムロン株式会社 高分子成形材のメッキ形成方法と回路形成部品とこの回路形成部品の製造方法
JP3980351B2 (ja) * 2001-08-03 2007-09-26 富士フイルム株式会社 導電性パターン材料及び導電性パターンの形成方法
EP1282175A3 (de) 2001-08-03 2007-03-14 FUJIFILM Corporation Muster aus leitendem Material und Verfahren zur dessen Herstellung
JP3836717B2 (ja) * 2001-12-19 2006-10-25 富士写真フイルム株式会社 導電性パターン材料及び導電性パターン形成方法
JP3541360B2 (ja) * 2002-05-17 2004-07-07 独立行政法人 科学技術振興機構 多層回路構造の形成方法及び多層回路構造を有する基体
JP4408346B2 (ja) * 2002-05-28 2010-02-03 富士フイルム株式会社 導電性パターン材料、金属微粒子パターン材料及びパターン形成方法
MY148655A (en) 2003-11-27 2013-05-15 Fuji Photo Film Co Ltd Metal pattern forming method, metal pattern obtained by the same, printed wiring board, conductive film forming method, and conductive film obtained by the same

Also Published As

Publication number Publication date
EP1768473A4 (de) 2010-10-27
JP2005347424A (ja) 2005-12-15
EP1768473A1 (de) 2007-03-28
MY139193A (en) 2009-08-28
CN100566517C (zh) 2009-12-02
US7849593B2 (en) 2010-12-14
WO2005120142A1 (ja) 2005-12-15
CN1961623A (zh) 2007-05-09
US20080029294A1 (en) 2008-02-07

Similar Documents

Publication Publication Date Title
DE05745977T1 (de) Mehrschichtige leiterplatte und verfahren zu deren herstellung
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
EP0175045B1 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
DE3125518A1 (de) "duenne verdrahtungsanordnung"
EP1620890A2 (de) Elektronisches bauteil, sowie systemträger und nutzen zur herstellung desselben
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE102006050890A1 (de) Verfahren zur Herstellung einer gedruckten Leiterplatte mit kontaktsteglosem Kontaktloch
EP0700630B1 (de) Folienleiterplatten und verfahren zu deren herstellung
EP0575292B1 (de) Verfahren zur Herstellung von Substraten mit Durchführungen
DE19755398A1 (de) Verfahren zur Herstellung eines mehrschichtigen dreidimensionalen Schaltkreises
EP0620702A2 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE102007030414B4 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Struktur
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
EP0692178B1 (de) Strukturieren von leiterplatten
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
DE10205592B4 (de) Verfahren zum Herstellen eines Halbzeugs für Leiterplatten
DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
EP3864709B1 (de) Verfahren zum herstellen einer lichtemittierenden vorrichtung
DE10254927B4 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger und Verwendung des Verfahrens