CS214472B1 - Zapojení pro kombinované nastavování stavu číslicového automatu - Google Patents

Zapojení pro kombinované nastavování stavu číslicového automatu Download PDF

Info

Publication number
CS214472B1
CS214472B1 CS908579A CS908579A CS214472B1 CS 214472 B1 CS214472 B1 CS 214472B1 CS 908579 A CS908579 A CS 908579A CS 908579 A CS908579 A CS 908579A CS 214472 B1 CS214472 B1 CS 214472B1
Authority
CS
Czechoslovakia
Prior art keywords
circuit
output
chain
input
coupler
Prior art date
Application number
CS908579A
Other languages
English (en)
Inventor
Karel Bocek
Stanislav Feber
Ervin Toman
Original Assignee
Karel Bocek
Stanislav Feber
Ervin Toman
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Karel Bocek, Stanislav Feber, Ervin Toman filed Critical Karel Bocek
Priority to CS908579A priority Critical patent/CS214472B1/cs
Publication of CS214472B1 publication Critical patent/CS214472B1/cs

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

Vynález řeší zapojení pro kombinované nastavení stavu číslicového automatu složené nejméně ze čtyř úseků, z nichž každý obsahuje nejméně jeden vazební člen spo- i jeny se snímačem příslušného úseku, kde výstup tohoto vazebního členu je spojen se vstupem pamětového obvodu příslušného úseku, a složené nejméně ze tří přídavných řetězců logických obvodů, jeho pod- , stata záleží v tom, že vedlejší vstupy vazebních členů jednotlivých úseků jsou spojeny s výstupy obvodů přídavných řetězců podle předem stanoveného výběru. Zapojení podle vynálezu umožňuje různé kombinace postupného nastavování pamětových prvků určujících stav automatu, a to podle· předem stanoveného výběru realizovaného spojením vedlejších vstupů vazebních členů a výstupy logických obvodů přídavných řetězců. Oblastí uplatnění zapojení podle vynálezu je řízení například členěných úseků výrobních linek s požadavkem na kombinované možnosti postupného uvádění jednotlivých úseků do pracovního. stavu.

Description

Vynález se týká zapojení pro kombinované nastavování stavu číslicového automatu, zejména v soustavách autonomního řízení členěných výrobních linek osazených snímači, určujícími jednak stav samotné výrobní linky, a jednak stav řídícího automatu této výrobní linky.
Jsou znáná zapojení pro nastavování stavu číslicového automatu, zejména všeobecné vynulování tohoto automatu, označovanéjako uvedení do počátečního stavu a uskutečňované přivedením mazacího signálu na mazací vstupy paměťových prvků, například paměťových obvodů, čítačů, registrů apod. Zcela chybí univerzální zapojení pro nastavení všeobecně předem zvoleného stavu číslicového automatu.
Tyto nevýhody řeší pro specifické požití v členěných výrobních linkách zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu, jehož podstata spočívá v tom, že první vedlejší vstup vazebního členu prvního úseku je spojen s výstupem prvního obvodu prvního přídavného řetězce, druhý vedlejší vstup vazebního členu prvního úseku je. spojen s výstupem prvního obvodu druhého přídavného řetězce, první vedlejší vstup važebntyio členu druhého úseku je spojen s výstupem druhého obvodu prvního přídavného řetězce, druhý vedlejší vstup vazebního členu druhého úseku je spojen s výstupem prvního obvodu třetího přídavného řetězce, první vedlejší vstup vazebního členu třetího úseku je spojen b výstupem třetího obvodu prvního přídavného řetězce, druhý vedlejší vstup vazebního členu třetího úseku je spojen s výstupem třetího obvodu prvního přídavného řetězce, první vedlejší vstup vazebního členu čtvrtého úseku je spojen s výstupem čtvrtého obvodu prvního přídavného řetězce, druhý vedlejší vstup vazebního členu čtvrtého úseku je spojen s výstupem druhého obvodu třetího přídavného řetězce.
Předností zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu je možnost různých kombinací postupného nastavení paměťových prvků určujících stav tohoto automatu, a to podle předem stanoveného výběru realizovaného spojením vedlejších vstupů vazebních členů s výstupy logických obvodů přídavných řetězců.
Z
Zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu je v příkladném provedení znázorněno na výkresu.
Na výkresu je znázorněn vazební člen A^ prvního úseku, jehož vstup a^ je spojen se snímačem S-j^ prvního úseku, první vedlejší vstup V tohoto vazebního členu je spojen s výstupem prvního obvodu B^ prvního přídavného řetězce, druhý vedlejší vstup tohoto vazebního členu je spojen s výstupem prvního obvodu CL druhého přídavného řetězce, výstup tohoto vazebního členu je spojen e prvním vstupem p^ pamětového obvodu P^ prvního úseku, výstup tohoto paměťového obvodu je spojen s výstupem X. prvního úseku.
Je znázorněn vazební člen Ag druhého úseku, jehož vstup a2 je spojen se snímačem Sg druhého úseku, první vedlejší vstup 2 tohoto vazebního členu je spojen s výstupem dru——· ,2 v hého obvodu Bg prvního přídavného řetězce, druhý vedlejší vstup cA. 2 tohoto vazebního ple· nu je spojen s výstupem prvního obvodu D. třetího přídavného řetězce, výstup tohoto vazeb ního členu je spojen s prvním vstupem p2 pamětového obvodu P2 druhého úseku, výstup toho·
214 472 to pamětového obvodu je spojen s výstupem Xg druhého úseku.
Dále je znázorněn vazební člen A^ třetího úseku, jehož vstup a^ je spojen se snímačem Sj třetího úseku, první vedlejší vstup 3 tohoto vazebního členu je spojen s výstupem třetího obvodu prvního přídavného řetězce, druhý vedlejší vstup o tohoto vezebního členu je spojen s výstupem druhého obvodu Cg druhého přídavného řetězce, výstup
T tohoto vazebního členu je spojen s prvním vstupem p^ pamětového obvodu Ej třetího úseku, výstup tohoto pamětového obvodu je spojen s výstupem Xn třetího úseku.
snímačem
Dále je znázorněn vazební člen A^ čtvrtého úseku, vstup a^ je spojen se sní. čtvrtého úseku, první vedlejší vstup TjQ 4 tohoto vazebního členu je spojen s výstupem '' ' ' 2 čtvrtého obvodu B. prvního přídavného řetězce, druhý vedlejší vstup <X. . tohoto vazebního členu je spojen s výstupem druhého obvodu Dg třetího přídavného řetězce, výstup tohoto “T vazebního členu je spojen s prvním vstupem p4 pamětového obvodu E^ čtvrtého úseku, výstup tohoto pamětového obvodu je spojen s výstupem X^ čtvrtého úseku.
Obvody přídavných řetězců jsou spojeny v kaskádách za sebou tak, že první obvod prvního přídavného řetězce má vstup b^, výstup tohoto prvního obvodu je spojen se vstupem bg druhého obvodu Bg prvního přídavného řetězce, výstup tohoto druhého obvodu je spojen se vstupem b^ třetího obvodu B^ prvního přídavného řetězce, výstup tohoto třetího obvodu B-j je spojen se vstupem b^ čtvrtého obvodu B^ prvního přídavného řetězce.
První obvod C^ druhého přídavného řetězce má vstup c^, výstup tohoto prvního obvodu je spojen se vstupem c2 druhého obvodu Cg druhého přídavného řetězce.
První obvod D^ třetího přídavného řetězce má vstup d^, výstup tohoto prvního obvodu je spojen se vstupem dg druhého obvodu Dg třetího přídavného řetězce.
Jako vazební člen se uvažuje vstupní převodník číslicového automatu, který převádí stav snímače na logický signál standartní úrovně, přičemž se předpokládá funkce logického součtu těchto převodníků, vztaženo na vstup a vedlejší vstupy jednotlivého převodníku.
Jako pamětový obvod se uvažuje dvojková pamět se záznamovým vstupem, s mazacím vstupem a s výstupem, kde signál přivedený na záznamový vstup způsobuje vybuzení signálu na výstupu, signál přivedený na mazací vstup způsobuje odbuzení signálu na výstupu. Předpokládá se, že smluvně představuje první vstup záznamový vstup, druhý vstup představuje mazací vstup pamětového obvodu.
Jako obvod přídavného řetězce se uvažuje klopný obvod, například D-klopný obvod.
V kaskádovém zapojení vytvářejí tyto obvody vždy v jednotlivém přídavném řetězci posuvný registr.
Alternativně jako obvod přídavného řetězce se uvažuje časový obvod, buzený například zánikem signálu na vstupu. V kaskádovém zapojení vytvářejí tyto obvody vždy v jednotlivém přídavném řetězci časovou posloupnost signálů na výstupech jednotlivých členů přídavného řetězce.
Funkce zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu v příkladném provedení podle výkresu je taková, že ve výchozím postavení jsou na
214 472 ι
vstupech vazebních členů signály logické nuly a pamětové obvody jsou vymazány. Spuštěním některého přídavného řetězce logických obvodů, například druhého přídavného řetězce, jsou na výstupech prvního obvodu a druhého obvodu Cg tohoto řetězce postupně po sobě vybuzeny signály v časovém odstupu jednoho kroku registru, časového zpoždění začátku signálu časových obvodů apod. Tyto signály přecházejí na vedlejší vstupy přiřazených vazebních členů, a to signál z výstupu prvního obvodu C., druhého přídavného řetězce na druhý ved2 ““ lejší vstup i vazebního členu A^ prvního úseku, signál z výstupu druhého obvodu Cg ’ druhého přídavného řetězce na druhý vedlejší vstup 2o< , vazebního členu A, třetího úseku.
Tyto signály způsobují vybuzení signálů na výstupech těchto vazebních členů a přecházejí na záznamové vstupy ^p^ a přiřazených paraětových obvodů. Výsledkem je postupný vznik signálu na výstupu X^ prvního úseku a signálu na výstupu Xj třetího úseku s časovým odstupem shodným s časovým úsekem dříve uvedeného jednoho kroku registru, časového zpoždění začátku signálu časových obvodů apod.
Obdobně spuštěním například třetího řetězce jsou na výstupech prvního obvodu a druhého obvodu Dg tohoto řetězce postupně po sobě vybuzeny signály, které přecházejí na vedlejší vstupy přiřazených vazebních členů, a to signál z výstupu prvního obvodu D. třeΛ Z 2 “ tího přídavného řetězce na druhý vedlejší vstup <y, g vazebního členu Ag druhého úseku, signál z výstupu druhého obvodu Dg třetího přídavného řetězce na druhý vedlejší vstup 2 vazebního členu A^ čtvrtého řetězce.
Výsledkem působení těchto signálů je postupný vznik signálu na výstupu Xg druhého úseku a signálu na výstupu X^ čtvrtého úseku.
Je zřejmé, že spuštěním prvního přídavného řetězce jsou na výstupech obvodů B^, Bg, B^, B^ tohoto řetězce postupně po sobě vybuzeny signály, které přecházejí jednotlivě na vedlejší vstupy g, ^oC4 přiřazených vazebních členů A^, Ag, A^, A^, způsobují vybuzení signálů na výstupech těchto vazebních členů, které přecházejí na záznamové vstupy Ip.^ Sg, Ip-j, lp4 pamětových obvodů, a výeledkem je postupný vznik signálu na výstupech Xjj Xg, Xj, X^ jednotlivých úseků.
Zapojení pro kombinované nastavování stlavu číslicového automatu podle vynálezu se uplatňuje v oblasti řízení členěných úseků výrobních linek s požadavkem na kombinovaná možnosti postupného uvádění jednotlivých úseků do pracovního stavu. Zcela konkrétní uplatnění nachází ve výrobních úsecích sléváren při automatizovaném řízení pohybu rámů, podložek, popř. forem.

Claims (3)

1. Zapojení pro kombinované nastavování stavu číslicového automatu, vyznačené tím, že první vedlejší vstup (Vj) vazebního členu (A^) prvního úseku je spojen s výstupem prvního obvodu (S^) prvního přídavného řetězce, druhý vedlejší vstup (2oC^) vazebního členu (A^) prvního úseku je spojen s výstupem prvního obvodu (C^) druhého přidav4
214 472 mého řetězce, první vedlejší vstup (^06 g) vazebního Sienu (Ag) druhého úseku je spojen s výstupem druhého obvodu (Bg) prvního přídavného řetězce, druhý vedlejší vstup (2oC g) vazebního členu (Ag) druhého úseku je spojen s výstupem prvního obvodu (D^) třetího přídavného řetězce, první vedlejší vstup (^3) vazebního členu (A^) třetího úseku je sppjen s výstupem třetího obvodu (Bj) prvního přídavného řetězce, druhý vedlejší vstup (063) vazebního členu (A^) třetího úseku je spojen s výstupem třetího obvodu (B^) prvního přídavného řetězce, první vedeljší vstup vazebního členu (A^) čtvrtého úseku je spojen s výstupem čtvrtého obvodu (B^) prvního přídavného řetěžce, druhý vedlejší vstup ( vazebního členu (A^) čtvrtého úseku je spojen s výstupem druhého obvodu (Dg) třetího přídavného řetězce, ’
2. Zapojení podle bodu 1, vyznačené tím, že první přídavný řetězec se skládá z klopných obvodů v registrovém zapojení, druhý přídavný řetězec se skládá z klopných obvodů v registrovém zapojení, třetí přídavný řetězec se skládá z klopných obvodů v registrovém zapojení.
3. Zapojení podle bodu 1, vyznačené tím, že první přídavný řetězec se skládá z časových obvodů se zpožděním začátku signálu spojených v kaskádě za sebou, druhý přídavný řetězec se skládá z časových obvodů se zpožděním začátku signálu spojených v kaskádě za sebou, třetí přídavný řetězec se skládá z časových obvodů se zpožděním začátku signálu spojených v kaskádě za sebou.
CS908579A 1979-12-20 1979-12-20 Zapojení pro kombinované nastavování stavu číslicového automatu CS214472B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS908579A CS214472B1 (cs) 1979-12-20 1979-12-20 Zapojení pro kombinované nastavování stavu číslicového automatu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS908579A CS214472B1 (cs) 1979-12-20 1979-12-20 Zapojení pro kombinované nastavování stavu číslicového automatu

Publications (1)

Publication Number Publication Date
CS214472B1 true CS214472B1 (cs) 1982-04-09

Family

ID=5442168

Family Applications (1)

Application Number Title Priority Date Filing Date
CS908579A CS214472B1 (cs) 1979-12-20 1979-12-20 Zapojení pro kombinované nastavování stavu číslicového automatu

Country Status (1)

Country Link
CS (1) CS214472B1 (cs)

Similar Documents

Publication Publication Date Title
US4710927A (en) Diagnostic circuit
JPH0431607B2 (cs)
US5359636A (en) Register control circuit for initialization of registers
CS214472B1 (cs) Zapojení pro kombinované nastavování stavu číslicového automatu
KR920015260A (ko) 구동회로
JPH0682146B2 (ja) スキヤンパス方式の論理集積回路
US4325129A (en) Non-linear logic module for increasing complexity of bit sequences
CS232658B1 (cs) Zapojení pro nastavování stavu číslicového automatu
US4759042A (en) Parallel-to-serial converter
JPH06188698A (ja) 遅延回路およびこの遅延回路を用いた波形整形回路
CS210271B1 (cs) Zapojení pro kombinované nastavování stavu číslicového automatu
KR880008564A (ko) 병렬 데이타 포트 선택 방법 및 장치
CS204154B1 (cs) Zapojení pro uvolňování průchodu signálů
SU1012261A1 (ru) Устройство дл контрол двоичного кода на нечетность
KR0184153B1 (ko) 주파수 분주 회로
SU1022149A2 (ru) Устройство дл сравнени чисел
US4621370A (en) Binary synchronous count and clear bit-slice module
CS210273B1 (cs) Zapojení pro uvádění číslicového automatu ďo význačného stavu
SU752769A1 (ru) Генератор м-последовательностей
SU1635187A1 (ru) Формирователь тестов
CS210794B1 (cs) Zapojení k časové stabilizaci signálů
SU746734A1 (ru) -Разр дный регистр сдвига
CS210981B1 (cs) Zapojení pro skupinové uvolňování a hrazení průchodu signálů
SU1297032A1 (ru) Распределитель импульсов
CS221475B1 (cs) Zapojení k uvolňování průchodu signálů