SU746734A1 - -Разр дный регистр сдвига - Google Patents
-Разр дный регистр сдвига Download PDFInfo
- Publication number
- SU746734A1 SU746734A1 SU772504459A SU2504459A SU746734A1 SU 746734 A1 SU746734 A1 SU 746734A1 SU 772504459 A SU772504459 A SU 772504459A SU 2504459 A SU2504459 A SU 2504459A SU 746734 A1 SU746734 A1 SU 746734A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bit
- elements
- output
- switching
- shift register
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
(54) N-РАЗРЯДНЫЙ РЕГИСТР СДВИГА
1
Изобретение относитс к области вычислительной техники и автоматики.
Одной из важных проблем, возникающей при проектировании и применении последовательностных схем, вл етс устранение в иих опасных сост заний и обеспечение функциональной надежности. В таких схемах при наличии опасных сост заний и определенном подборе времени задержек в логических элементах могут возникнуть сбои.
Одним из условий функционально надежной (без сбоев) работы многоразр дного регистра сдвига вл етс тактирование всех его разр дов от одиого источника (генератора ) тактовых импульсов (ГТИ). В этом случае ГТИ должен обладать повышенной нагрузочной.способностью, значительно превышающей нагрузочные способности типовых (базовых) логических элементов, что в р де случаев приводит к неоправданной разработке специальных мощных ГТИ 1.
В практике проектировани цифровых устройств на логических элементах, например , регистров сдвига, с; целью унификации оборудовани , в качестве ГТИ примен ют однотипные с элементами регистра сдвига микросхемы.
Поскольку нагрузочна способность элементов ГТИ ограничена, то тактирование различных частей регистра сдвига осуществл етс несколькими выходными элементами, работающими от одного общего фомировател тактовых импульсов. Вследствие разной задержки сигнала выходными элементами ГТИ (в практике нередки случаи четырех , семикратного различи ), тактовые импульсы воздействуют на группы разр дов регистра неодновременно 1. Это обсто 10 тельство может витьс причиной сбоев в работе регистра сдвига.
Известен также N-разр дный регистр сдвига, содержащий в .каждом разр де два коммутационных RS-триггера н запоминающий RS-триггер, причем выходы коммутационных RS-триггеров каждого разр да соединены с информационными входами коммутациоии1лх RS-триггеров последующего разр да , информационные входы коммутационных RS-триггеров каждого разр да подклю20 чены к выходам коммутациоиных RS-триггеров предыдущего разр да, управл ющие входы коммутационных RS-триггеров (К-1) „ разр дов соединены с одним из выходов генератора тактовых импульсов, а управ ющие входы коммутационных RS-триггеов с К по N разр дов соединены с друим выходом генератора тактовых импульов 2.
В известном регистре устранение опасных ост заний сигналов и возможных сбоев осуествл етс при помощи дополнительного КЗ-триггера, что усло жн ет его с применеием разнотипных элементов.
Цель изобретени - повышение надежности регистра.
Поставленна цель достигаетс тем, что в него введены элементы И-НЕ (ИЛИ-НЕ), первые входы которых подключены к другому выходу генератора т1актовых импульсов, вторые входы элементов И-НЕ (HJIH-HE) соединены с выходами коммутационных RSриггеров (К-1) разр да соответственно, третьи входы элементов И-НЕ (ИЛИ-НЕ) подключены к выходам запоминающего Ртриггера соответственно, выходы элементов И-НЕ (ИЛИ-НЕ) соединены с информационными входами коммутационного Р-триггера К-разр да и дополнительными входами ко1ммутационных Р-триггеров (К-1)-разр да соответственно.
На фиг. 1 приведена функциональна схема регистра; на фиг. 2 и 3 -временные диаграммы его работы.
Регистр содержит N разр дов. Каждый разр д содержит два коммутационных RSтриггера 1 и 2 на элементах И-НЕ (ИЛИНЕ ) 3 и 4 и 5 и 6 соответственно и один запоминающий RS-триггер 7 на элементах И-НЕ (ИЛИ-НЕ) 8 и 9. Генератор 10 тактовых импульсов содержит выходные каскады 11 -12. Выход каскада II соединен с управл кэщими входами с 1-го по (К-1)-ый разр дов. Выход каскада 12 соединен с управл ющими входами: с К-го по N-ый разр дов . К-ый разр д содержит коммутационные RS-триггеры 13-14 на элементах И-НЕ (ИЛИ-НЕ) 15 и 16 и 17 и 18 соответственно и запоминающий RS-триггер 19 на элементах И-НЕ (ИЛИ-НЕ) 20 и 21. Передача межразр дной информации между (К 1) -ым разр дом и К-ым осуществл етс соединением единичного выхода коммутационного RS-триггера 1 (элемент 3) и нулевого выхода второго коммутационного RS-триггера 2 (элемент 5) с нулевым входом RSтриггера 14 (элемент 17) и соединением единичного выхода RS-триггера 14 (элемент 17) и соединением выхода триггера 2 (элемент 6) с нулевым входом RS-триггера 13 (элемент 16). Кроме того, регистр содержит в К-1-разр де элементы И-НЕ (ИЛИНЕ ) 22 и 23, первые входы которых соединены попарно с единичными выходами RSтриггеров 1 и 2 (элементы 3 и 6), вторые входы этих элементов соединены с выходом каскада 12 ГТИ.
На фиг. 2 и 3 приведены временные диаграммы работы (К-1)-го разр да и К-го разр да при различных сдвигах тактовых
импульсов с выходов каскадов 11 и 12. Наиболее опасным вл етс случай сдвига тактовых импульсов на фиг. 3.
В момент времени to(K-1)-ый разр д принимает информацию от (К-2)-го разр да и записывает ее в триггер 7. В момент ti на выходе элемента 5 начнетс изменение информации, записанной в (К-1)°-м разр де. Поэтому до моманта t благодар временному сдвигу тактовых импульсов 12, поступающих на К-й разр д в триггер 19
может записатьс нова информаци через элемент 17 (показано пунктирной линией), котора при правильной работе регистра записалась бы только в момент tj . Однако наличие на выходе элемента 23 нулевого
состо ни сигнала до момента времени tj обеспечивает правильную передачу информации из (К-1)-го в К-й разр д.
В момент времени tz. (К-1)-ый разр д принимает новую информацию. В момент времени tj на выходе элемента 6 начнетс
изменение информации, записанной в
(К-О-ом разр де (показано пунктирной линией).
Из-за временного сдвига тактового импульса 12 изменени информации на выходе
элемента 6 до момента времени t может быть восприн то К-ом разр дом через элемент 16. Однако наличие элемента 22 обеспечивает изменение информации на выходе элемента 6 только в момент времени il , т. е. после окончани тактового импульса 12.
Благодар введению элементов 22 и 23 передача информации с выхода первой группы разр дов на вход второй группы разр дов осуществл етс вне зависимости от синхронизации импульсов на выходах генератора
тактовых импульсов.
Claims (2)
1.Авторское свидетельство СССР № 369719, кл. G 11 С 19/00, 1971.
2.Авторское свидетельство СССР №432602, кл. G 11 С 19/00, 1972 (прототип). к-разр д ц разр д
21фиг . 2
3
5
15 16
17 18 20
21
Фи2.3
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772504459A SU746734A1 (ru) | 1977-07-06 | 1977-07-06 | -Разр дный регистр сдвига |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772504459A SU746734A1 (ru) | 1977-07-06 | 1977-07-06 | -Разр дный регистр сдвига |
Publications (1)
Publication Number | Publication Date |
---|---|
SU746734A1 true SU746734A1 (ru) | 1980-07-07 |
Family
ID=20716713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772504459A SU746734A1 (ru) | 1977-07-06 | 1977-07-06 | -Разр дный регистр сдвига |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU746734A1 (ru) |
-
1977
- 1977-07-06 SU SU772504459A patent/SU746734A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3687407D1 (de) | Logische schaltung mit zusammengeschalteten mehrtorflip-flops. | |
JPS6364413A (ja) | 逐次近似レジスタ | |
US4325129A (en) | Non-linear logic module for increasing complexity of bit sequences | |
SU746734A1 (ru) | -Разр дный регистр сдвига | |
US3631402A (en) | Input and output circuitry | |
EP0511423A1 (en) | Electrical circuit for generating pulse strings | |
US4759042A (en) | Parallel-to-serial converter | |
US3678476A (en) | Read-only random access serial memory systems | |
JPS6382014A (ja) | 擬似ランダム雑音符号発生回路 | |
SU858107A1 (ru) | Регистр сдвига | |
SU1193827A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1053290A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
JP2923175B2 (ja) | クロック発生回路 | |
SU364964A1 (ru) | Всесоюзная пат?111110-1шяп?! | |
SU512488A1 (ru) | Устройство дл записи информации | |
SU1689952A1 (ru) | Самопровер емое устройство дл контрол на четность | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
RU1783616C (ru) | "Преобразователь кода Фибоначчи в код "золотой" пропорции" | |
SU1003359A1 (ru) | Однотактный кольцевой счетчик единичного кода | |
SU432602A1 (ru) | Регистр сдвига | |
SU1662007A1 (ru) | Устройство дл контрол кода | |
SU818022A1 (ru) | Делитель частоты следовани импуль-COB HA 15 | |
SU589621A1 (ru) | Регистр | |
SU809397A1 (ru) | Запоминающее устройство с кор-РЕКциЕй ОшибОК | |
SU1203693A1 (ru) | Пороговый элемент |