CS210794B1 - Zapojení k časové stabilizaci signálů - Google Patents
Zapojení k časové stabilizaci signálů Download PDFInfo
- Publication number
- CS210794B1 CS210794B1 CS669578A CS669578A CS210794B1 CS 210794 B1 CS210794 B1 CS 210794B1 CS 669578 A CS669578 A CS 669578A CS 669578 A CS669578 A CS 669578A CS 210794 B1 CS210794 B1 CS 210794B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- circuit
- signal
- gate
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Vynález spadá do oboru logických systémů, a je určen k časové stabilizaci signálů, zejména vstupních signálů do logické soustavy přicházejících od snímačů, tlačítek apod. Účelem vynálezu je filtrace poruchových signálů a sjednocení časového trvání pracovních signálů podléhajících logickému zpracování v soustavě. Podstata vynálezu spočívá v novém spojení dvou časových obvodů a dvou hradel tak, že vstup zapojeni je spojen se vstupem prvního hradla, jehož výstup je spojen se vstupem prvního časového obvodu, a výstup tohoto časového obvodu je spojen s výstupem zapojení, přičemž vstup zapojení je dále spojen se vstupem druhého časového obvodu, jehož výstup je spojen s řídicím vstupem prvního hradla a s řídicím vstupem druhého hradla, jehož vstup je spojen s výstupem prvního časového obvodu, a výstup tohoto druhého hradla je spojen s vedlejším vstupem tohoto prvního časového obvody. Zapojení se uplatňuje při vytváření řídicích automatů.
Description
Vynález se týká zapojení k časové stabilizaci signálů v soustavách elektronických, proudových a jiných logických systémů.
Jsou známa zapojení k prodloužení časového trvání logického signálu, označované jako časová pamět, kde impuls přivedený na vstup této časové paměti způsobuje vybuzení na výstupu signálu působícího po dobu předem stanoveného časového úseku. Vstup uvedené časové paměti je zpravidla vícenásobný a skládá se z několika elementárních vstupů s funkcí logického součtu, přičemž zmíněné pamětové’ funkce se dosahuje spojením výstupu s jedním elementárním vstupem.
Další zapojení odvozená připojením přídavných logických obvodů umožňují realizovat zpoždění začátku časového trvání signálu, zpoždění konce časového signálu a podobně.
Nevýhodou těchto zapojení je skutečnost, že časové trvání vybuzeného signálu již nelze zrušit po dobu celého předem stanoveného časového úseku, a zapojení lze znovu vybudit až po tomto časovém úseku. < *
Tak například při logickém zpracování signálů čidel, tlačítek a podobně, jejichž časový průběh je v reálných provozních podmínkách zatížen poruchami, vzniká zkreslení časového trvání odvozených signálů vzniklých časovým posunutím, zejména při zpoždění konce časového trvání těchto signálů.
Tyto nevýhody odstraňuje zapojení k časové stabilizaci signálů, jehož podstata spočívá v tom, že vstup zapojení je spojen se vstupem prvního hradla, jehož výstup je spojen se vstupem prvního časového obvodu, a výstup tohoto časového obvodu je spojen s výstupem zapojení, přičemž vstup zapojení je dále spojen se vstupem druhého časového obvodu, jehož výstup je spojen s řídicím vstupem prvního hradla a s řídicím vstupem druhého hradla, jehož vstup je spojen s výstupem prvního časového obvodu, a výstup tohoto druhého hradla je spojen s vedlejším vstupem tohoto prvního časového obvodu.
Výstup druhého časového obvodu je spojen s vedlejším vstupem tohoto druhého časového obvodu.
Předností zapojení podle vynálezu je skutečnost, že umožňuje přesné časové trvání logických signálů, odvozených od výstupních signálů poruchových zdrojů těchto signálů, například tlačítek, snímačů polohy a podobně, a ve zvláštních případech zpracování posloupnosti vstupních signálů předem omezeného časového trvání umožňuje prodloužit časové trvání posledního signálu z této posloupnosti.
Zapojení podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese.
Na obrázku je znázorněn vstup zapojení S spojený se vstupem prvního hradla Η,, jehož výstup je spojen se vstupem prvního časového obvodu T,, a výstup tohoto časového obvodu je spojen s výstupem zapojení X, přičemž vstup zapojení S je dále spojen se vstupem druhého časového obvodu Tg, výstup tohoto časového obvodu je spojen, s řídicím vstupem Jé, prvního hradla H, a s řídicím vstupem aíg druhého hradla Hg, jehož vstup je spojen s výstupem prvního časového obvodu T, a výstup tohoto druhého hradla Hg je spojen s vedlejším vstupem T, tohoto prvního časového obvodu T,. Výstup druhého časového obvodu Tg je spojen s vedlejším vstupem Tg tohoto druhého časového obvodu Tg.
Jako časový člen se uvažuje takový logický obvod, který při působení signálu na vstupu způsobuje vybuzení signálu na výstupu zpravidla přesně stanoveného časového trvání.
V nejjednodušším případě při vzniku signálu na vstupu je vybuzen signál na výstupu,· jehož'začátek je shodný se začátkem tohoto signálu na vstupu, a jehož časové trvání je pevné, již nezávislé na časovém trvání signálu na vstupu.
Vznik signálu ne výstupu je odezvou na vznik signálu na vstupu, popřípadě je odezvou na zánik signálu na vstupu»
Jako hradlo se uvažuje takový logický obvod se vstupem, s řídicím vstupem, s výstupem, kde pi-ůchod signálu přes hradlo ze vstupu na výstup uvolňuje a uzavírá signál na řídicím vstupu.
V příkladném provedení má časový obvod vstup a vedlejší vstup s funkcí logického součtu. Je tedy časový obvod buzen jednak signálem na vstupu, jednak signálem vybuzeném na výstupu a přivedeném na vedlejší vstup pomocí zpětné vazby spojující tento výstup s vedlejším vstupem.
Funkce zapojeni v příkladném provedení podle obrázku je taková, že signál, který přišel na vstup zapojení S přechází pak na vstup prvního hradla H1, a zároveň na vstup druhého časového Členu Tg ® způsobuje vybuzení signálu na jeho výstupu. Tento signál přechází na řídicí vstup 2ř, prvního hradla H, a uzavírá jeho průchod po dobu svého působení. Zároveň tento signál přechází na řídicí vstup #2 druhého hradla Hg a uzavírá jeho průchod po dobu svého působení, tj. uzavírá průchod tohoto hradla pro signál ve spčtné vazbě z výstupu prvního časového obvodu T, na vedlejší vstup X, tohoto časového obvodu, čímž bylo dosaženo zrušení eventuálního dřívějšího působení signálu na výstupu tohoto časového obvodu a zároveň na výstupu zapojení X.
Při časovém trvání signálu na vstupu zapojení S kratším než je časové trvání signálu na výstupu druhého časového členu Tg, signál na výstup zapojení X neprojde.
Při časovém trvání signálu na vstupu zapojení S delším než je časové trvání signálu na výstupu druhého časového členu Tg signál na výstup zapojení X projde v okamžiku zániku signálu na tomto výstupu a trvá po dobu předem stanoveného časového úseku určeného vlastnostmi prvního časového obvodu T^.
Při příchodu dalšího signálu na vstup zapojení S se eventuální trvání signálu na výstupu prvního časového členu T, a tedy na výstupu zapojení X přerušuje^ a sled toku signálů se opakuje uvedeno vpředu.
Je zřejmé, še volbou prvního časového obvodu a druhého časového obvodu, vhodných vlastností zejména buzení náběžnou popřípadě týlovou hranou vstupního signálu, dále volbou časových úseků trvání signálů na výstupech se dosahuje požadovaných vlastností zapojení jako celku.
Tak například při volbě časových obvodů T1, Tg buzených týlohou hranou vstupního signálu, dále volbě druhého časového obvodu Tg s časovým trváním signálu na jeho výstupu delším než je eventuální poruchové přerušení signálu na vstupu zapojení S se toto přerušení na výstup zapojení X nepřenese. Naproti tomu při pravidelném zániku signálu na vstupu zapojení S vzniká na výstupu zapojení X signál se zpožděním konce.
Při příchodu posloupnosti signálů na vstup zapojení S kratším než je úsek časového trvání signálu na výstupu druhého časového obvodu Tg způsobuje zapojení podle vynálezu přesné prodloužení časového trvání posledního signálu z této posloupnosti signálů na vstupu zapojení S.
Ye zvláštních případech modifikace logických signálů, kde nelze připustit blokování signálu na vstupu zapojení S po dobu časového trváni signálu na výstupu druhého časového obvodu Tg, se použije přídavného obvodu logického součtu, jehož vstupy se spojuji se vstupem zapojení Sas výstupem zapojení X.
Zapojení podle vynálezu se uplatňuje zejména při vytváření jednoúčelových řídicích automatů, určených zejména pro těžké pracovní podmínky.
Claims (2)
- PŘEDMĚT VYNÁLEZU1. Zapojení k Sasové stabilizaci signálů vyznačené tím, že vstup zapojení (S) je spojen se vstupem prvního hradla (H ), jehož výstup je spojen se vstupem prvního časového obvodu (Tj), a výstup tohoto časového obvodu (Tj) je spojen s výstupem zapojení (X), přičemž vstup zapojení (S) je dále spojen se vstupem druhého časového obvodu (T2), jehož výstup je spojen s řídicím vstupem (X,) prvního hradla (H, ) as řídicím vstupem (íř2) druhého hradla (H2), jehož vstup je spojen s výstupem prvního časového obvodu (T,), a výstup tohoto druhého hradla (Hj) je spojen s vedlejéím vstupem (Τ',) prvního časového obvodu (Tj).
- 2. Zapojení podle bodu 1, vyznačené tím, že výstup druhého časového obvodu (Tj) je spojen s vedlejším vstupem (T“2) druhého časového obvodu (T2).1 list výkresů
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS669578A CS210794B1 (cs) | 1978-10-14 | 1978-10-14 | Zapojení k časové stabilizaci signálů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS669578A CS210794B1 (cs) | 1978-10-14 | 1978-10-14 | Zapojení k časové stabilizaci signálů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS210794B1 true CS210794B1 (cs) | 1982-01-29 |
Family
ID=5414582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS669578A CS210794B1 (cs) | 1978-10-14 | 1978-10-14 | Zapojení k časové stabilizaci signálů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS210794B1 (cs) |
-
1978
- 1978-10-14 CS CS669578A patent/CS210794B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1158134A (en) | Improved Multirank Multistage Shift Register | |
| US6476657B2 (en) | Pulse generator for generating an output in response to a delay time | |
| CS210794B1 (cs) | Zapojení k časové stabilizaci signálů | |
| EP0865160A2 (en) | Interpolating circuit | |
| EP0105520B1 (en) | Transition detector circuits and mos integrated circuits provided with such a detector circuit | |
| JPH11163693A (ja) | デジタル信号処理方法およびデジタル信号処理装置 | |
| SU1472908A1 (ru) | Устройство дл контрол распределител импульсов | |
| JPH04233014A (ja) | コンピュータ・システム | |
| SU1091162A2 (ru) | Блок приоритета | |
| JP2605283B2 (ja) | カウンタ回路 | |
| KR0184153B1 (ko) | 주파수 분주 회로 | |
| JP3653115B2 (ja) | パルス整形回路 | |
| SU1192130A1 (ru) | Устройство дл контрол последовательности чередовани импульсов | |
| SU1646067A1 (ru) | Устройство дл измерени краевых искажений телеграфных сигналов | |
| SU859796A1 (ru) | Реверсивный дискретный датчик перемещени | |
| JP2637734B2 (ja) | 出力回路 | |
| SU1714630A1 (ru) | Устройство дл формировани тестовых воздействий | |
| CS245826B1 (cs) | Zapojení pro úpravu signálu z inkrementálního snímače | |
| PL63940B1 (cs) | ||
| GB984233A (en) | Logic system employing tunnel diodes | |
| SU834876A2 (ru) | Селектор пар импульсов | |
| SU1272491A1 (ru) | Устройство дл контрол последовательности импульсов | |
| SU1135007A1 (ru) | Устройство дл задержки импульсов | |
| SU1088096A1 (ru) | Четырехтактный реверсивный распределитель импульсов дл управлени шаговым двигателем | |
| SU1503068A1 (ru) | Устройство дл распределени и задержки импульсов |