CS210271B1 - Zapojení pro kombinované nastavování stavu číslicového automatu - Google Patents

Abstract

Účelem vynálezu je kombinované nastavování stavu číslicového automatu s paměťovými obvody podle předem provedeného výběru pořadí u předem zvolených Jednot·* livých paměťových obvodů, a to v časových odstupech předem nebo průběžně stanovené délky. Uvedeného účelu se dosahuje strukturou logických obvodů složenou z úseků, z nichž každý obsahuje nejméně dva vazební členy spojené se snímači příslušného úseku. Tok signálů se děje od snímačů přes vfcevstupové vazební členy s kombinační logickou funkcí do paměťových obvodů, s podporou přídavných logických obvodů seřazených do dvou řetězců, s výstupy spojenými se vstupy vazebních členů. Vynález lze využít v oboru jednoúčelových číslicových automatů pro řízení členských výrobních úseků.

Description

Vynález se týká zapojení pro kombinované nastavování stavu číslicového automatu, zejména v oblasti řízení členěných výrobních úseků.

Na úrovni známého stavu techniky chybí v oblasti jednoúčelových řídicích automatů univerzální řešení nastavování stavu. Jsou známá dílčí řešení, například všeobecné vynulování uskutečňované přivedením signálu na mazací vedení číslicového automatu, spojené s mazacími vstupy paměťových obvodů, s mazacím vedením čítačů, registrů a podobně. Uvedené vynulování, popřípadě nastavení stavu se uskutečňuje ve stejném časovém okamžiku u všech paměťových obvodů, jednoduchých klopných obvodů apod. připojených k mazacímu vedení, popřípadě k nastavovacímu vedení. Nevýhodou známých řešení je skutečnost, že nelze provádět průběžně výběr, pořadí, popřípadě časový odstup postupného nastavování stavu.

Tyto nevýhody odstraňuje zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu, složené nejméně ze dvou úseků, z nichž každý obsahuje nejméně dva vazební členy spojené se snímači příslušného úseku, kde výstupy těchto vazebních členů jsou spojeny se vstupy paměťového obvodu příslušného úseku, a složené nejméně ze dvou přídavných řetězců logických obvodů, kde vedlejší vstupy těchto vazebních členů jsou spojeny s výstupy obvodů přídavných řetězců logických obvodů, jehož podstata spočívá v tom, že vedlejší vstup prvního vazebního členu prvního úseku je spojen s výstupem prvního obvodu prvního přídavného řetězce, vedlejší vstup druhého vazebního členu prvního úseiku je spojen s výstupem prvního obvodu druhého přídavného řetězce, vedlejší vstup prvního vazebního členu druhého úseku je spojen s výstupem druhého obvodu druhého přídavného řetězce, vedlejší vstup druhého vazebního členu druhého úseku je spojen s výstupem druhého obvodu druhého přídavného řetězce.

První přídavný řetězec se skládá z klopných obvodů v registrovém zapojení, druhý přídavný řetězec se skládá z klopných obvodů v registrovaném zapojení.

První přídavný řetězec se skládá z časových obvodů spojených v kaskádě za sebou, druhý přídavný řetězec se skládá z časových obvodů spojených v kaskádě za sebou.

Předností zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu je možnost jednak postupného buzení předem zvolených paměťových obvodů podle předem provedeného výběru pořadí, jednak postupného mazání těchto jednotlivých paměťových obvodů podle shodného, popřípadě odlišného například opačného taktéž předem provedeného výběru pořadí, a to v časových odstupech předem nebo průběžně stanovené délky, prostřednictvím vazebních členů jednotlivých snímačů osazených v jednotlivých pracovních místech výrobního úseku.

Zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde na obr. 1 je znázorněno provedeni s přídavnými řetězci složenými z klopných obvodů v registrovém zapojení, a na ob. 2 je znázorněno provedení s přídavnými řetězci složenými z časových obvodů se zpožděním začátku signálů spojených v kaskádě za sebou.

Na obr. 1 je vstup β! prvního vazebního členu Aj prvního úseku spojen s prvním snímačem prvního úseku, výstup tohoto vazebního členu je spojen s prvním vstupem paměťového obvodu Mi prvního úseku.

Vstup bi druhého vazebního členu Bj prvního úseku je spojen s druhým snímačem ²Si prvního úseku, výstup tohoto vazebního členu je spojen s druhým vstupem ²mi paměťového obvodu Mi prvního úseku. Výstup tohoto paměťového obvodu je spojen s výstupem Xj prvního úseku. Vedlejší vstup prvního vazebního členu A_t prvního úseku je spojen s prvním výstupem Έι prvního klopného obvodu Ri prvního přídavného řetězce, vedlejší vstup fa druhého vazebního členu Bi prvního úseku je spojen s prvním výstupem Ψι prvního klopného obvodu Pí druhého přídavného řetězce.

Vstup a₂ prvního vazebního členu A₂ druhého úseku je spojen s prvním snímačem ¹S2 druhého úseku, výstup tohoto vazebního členu je spojen s prvním vstupem ¹m2 paměťového obvodu M₂ druhého úseku. Vstup b₂ druhého vazebního členu B₂ druhého úseku je spojen s druhým snímačem ²S2 druhého úseku, výstup tohoto vazebního členu je spojen s druhým vstupem ²m2 paměťového obvodu M₂ druhého úseku. Výstup tohoto paměťového obvodu je spojen s výstupem X₂ druhého úseku. Vedlejší vstup a₂ prvního vazebního členu A₂ druhého úseku je spojen s prvním výstupem ^XR₂ druhého klopného obvodu R₂ prvního přídavného řetězce, vedlejší vstup fa druhého vazebního členu B₂ druhého úseku je spojen s prvním výstupem ^2 druhého klqpného obvodu P₂ druhého přídavného řetězce.

Obdobně vstup a₃ prvního vazebního členu A₃ třetího úseku je spojen s prvním snímačem ^JS₃ třetího úseku, výstup tohoto vazebního členu je spojen s prvním vstupem paměťového obvodu M₃ třetího úseku.

Vstup b₃ druhého vazebního členu B₃ třetího úseku je spojen s druhým snímačem ²S3 třetího úseku, výstup tohoto vazebního členu je spojen s druhým vstupem ²m3 paměťového obvodu M₃ třetího úseku. Výstup tohoto paměťového obvodu je spojen s výstupem X₃ třetího úseku. Vedlejší vstup a₃ prvního vazebního členu A₃ třetího úséku je spojen s prvním výstupem ^!R₃ třetího klopného obvodu R₃ prvního přídavného ře3 těžce, vedlejší vstup β₃ druhého vazebního členu B₃ třetího úseku je spojen s prvním výstupem ’P₃ třetího klopného obvodu P₃ druhého přídavného řetězce.

Klopné obvody R_b R₂, R₃ prvního přídavného řetězce logických obvodů jsou spojeny tak, že první výstup 'Ri prvního klopného obvodu Ri je spojen s prvním vstupem ^Jř2 druhého klopného obvodu R2, druhý výstup ²Ri prvního klopného obvodu Rx je spojen s druhým vstupem ²r2 druhého klopného obvodu R₂, první výstup ^]R2 druhého klopného obvodu R2 je spojen s prvním vstupem ^3 třetího klopného obvodu R3, druhý výstup ²R2 druhého klopného obvodu R₂ je spojen s druhým vstupem ²r₃ třetího klopného obvodu R₃.

Klopné obvody P_b P₂, P₃ druhého přídavného řetězce logických obvodů jsou spojeny tak, že první výstup ^lPj prvního klopného obvodu Pi je spojen s prvním vstupem ^Jp2 druhého klopného obvodu P2, druhý výstuip ²Pi prvního klopného obvodu Px je spojen s druhým vstupem ²p2 druhého klopného obvodu P2, první výstup ^JP2 druhého klopného obvodu P₂ je spojen s prvním vstupem ^Jp3 třetího klopného obvodu P3, druhý výstup ²P2 druhého klopného obvodu P₂ je spojen s druhým vstupem ²p₃ třetího klopného obvodu P₃.

Na obr. 2 je vedlejší vstup cti prvního vazebního členu Aj prvního úseku spojen s výstupem prvního časového obvodu Ti prvního přídavného řetězce, vedlejší vstup /Ží druhého vazebního členu Bj prvního úseku je spojen s výstupem prvního časového obvodu Vi druhého přídavného řetězce, vedlejší vstup a₂ prvního vazebního členu A₂ druhého úseku je spojen s výstupem druhého časového obvodu T₂ prvního přídavného ře'tězce, vedlejší vstup β₂ druhého vazebního členu B₂ druhého úseku je spojen s výstupem druhého časového obvodu V₂ druhého přídavného řetězce, vedlejší vstup a₃ prvního vazebního členu A₃ třetího úseku je spojen s výstupem třetího časového obvodu T₃ prvního přídavného řetězce, vedlejší vstup β₃ třetího vazebního členu B₃ třetího úseku je spojen s výstupem třetího časového obvodu V₃ druhého přídavného řetězce.

Časové obvody T_b T₂, T₃ prvního přídavného řetězce logických obvodů jsou spojeny tak, že výstup prvního časového obvodu Ti je spojen se vstupem t₂ druhého časového obvodu T₂, výstup druhého časového obvodu T₂ je spojen se vstupem t₃ třetího časového obvodu T₃.

Časové obvody V_b V₂, V₃ druhého přídavného řetězce logických obvodů jsou spojeny tak, že výstup prvního časového obvodu Ví je spojen se vstupem v₂ druhého časového obvodu V₂, výstup druhého časového obvodu V₂ je spojen se vstupem v₃ třetího časového obvodu V₃.

Jako vazební člen se uvažuje vstupní člen číslicového automatu, který jednak převádí stav připojeného snímače na logický signál Standartní úrovně, a jednak provádí vlastní kombinační logickou funkci, například funkci logického součtu, logického součinu, a podobně, vztaženo na vstup a na vedlejší vstup tohoto vazebního členu.

Jako paměťový obvod se uvažuje dvojková paměť se záznamovým vstupem, s mazacím vstupem a s výstupem, kde signál přivedený na záznamový vstup způsobuje vybuzení signálu na výstupu, a signál přivedený na mazací vstup způsobuje odbuzení signálu na výstupu. Předpokládá se, že smluvně představuje první vstup záznamový vstup, a druhý vstup představuje mazací vstup paměťového obvodu.

Jako klopný obvod přídavného řetězce logických obvodů se uvažuje klopný obvod se dvěma hladinovými vstupy a se dvěma hladinovými výstupy, přizpůsobený obvyklému registrovanému zapojení.

Jako časový obvod přídavného řetězce' logických obvodů se uvažuje časový obvod se zpožděním začátku signálu, kde signál přivedený na vstup způsobuje vybuzení signálu na výstupu s konečným časovým zpožděním.

Funkce zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu v příkladném provedení podle obr. 1 je taková, že ve výchozím postavení jsou na vstupech vazebních členů signály logické nuly.

i Spuštěním registru složeného z klopných •obvodů prvního přídavného řetězce R_b R₂, R₃ přicházejí na vedlejší vstupy a_b a₂, a₃ vazebních členů A_b A₂, A₃ postupně budicí signály v časových odstupech jednotlivých kroků tohoto registru. Při předpokládané funkci logického součtu těchto vazebních členů vztaženo na vstup a na vedlejší vstup přicházejí ve stejných časových odstupech tedy na záznamové vstupy bm, ¹m₂, paměťových obvodů M_b M₂, M₃ překlápěcí signály a výsledkem je postupné uvedení těchto paměťových obvodů do vybuzeného stavu a postupné vybuzení signálů na výstupech X_b X₂, X₃ jednotlivých úseků zapojení, a to v časových odstupech jednotlivých kroků tohoto registru.

Obdobně spuštěním registru složeného z klopných obvodů P_b P₂, P₃ druhého přídavného řetězce přicházejí na vedlejší vstupy β\, βϊ, β₃ vazebních členů B_b B₂, B₃ postupně budicí signály v časových odstupech jednotlivých kroků tohoto registru. Ve' stejných 'časových odstupech přicházejí tedy na mazací vstupy ²mb ²m2, ²m₃ paměťových obvodů Mj, M₂, M₃ překlápěcí signály a výsledkem je postupné uvedení těchto paměťových obvodů do vymazaného stavu a postupné vymazání signálů na výstupech X_b X₂, X₃ jednotlivých úseků zapojení, a to v časových odstupech jednotlivých kroků tohoto registru.

i V příkladném provedení podle obr. 2 vybuzením prvního přídavného řetězce sloze4 ného z časových obvodů T_b T₂, T₃ vznikají postupně na výstupech těchto obvodů signály vždy se zpožděním začátku signálu v závislosti na konkrétní velikosti časového zpoždění jednotlivého časového obvodu, a tyto signály, přecházejí na vedlejší vstupy «i. “2, «i vazebních členů A_b A₂, A₃ jako budicí signály těchto vazebních členů. Ve stejných časových odstupech přicházejí tedy na záznamové vstupy toi, ^!m₃ paměťových obvodů Mi, M₂, M₃ překlápěcí signály a výsledkem je postupné uvedení těchto paměťových obvodů do vybuzeného stavu a postupné vybuzení signálů na výstupech X_b X₂, X₃ jednotlivých zapojení, a to v časových odstupech zpoždění začátku signálu jednotlivých obvodů T_b T₂, T₃.

Obdobně vybuzením druhého přídavného řetězce složeného z časových obvodů V_b V₂, V₃ vznikají postupně na výstupech těchto obvodů signály vždy se zpožděním začátku signálu v závislosti na konkrétní velikosti oasového zpoždění jednotlivého časového obvodu, a tyto signály přecházejí na vedlejší vstupy (3_b β₂, β₃ vazebních členů B_b B₂, B₃ jako budicí signály těchto vazebních členů. Ve stejných časových odstupech přicházejí tedy na mazací vstupy ²mb ²m2, ²m₃ paměťových obvodů M_b M₂, M₃ překlápěcí signály a výsledkem je postupné uvedení těchto paměťových obvodů do vymazaného stavu a postupné vymazání signálů na výstupech X_b X₂, X₃ jednotlivých úseků zapojení, a to v časových odstupech zpoždění začátku jednotlivých časových obvodů V_b V₂, V₃.

Obdobná funkce zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu v příkladném provedení podle obr. 1 je taková, že při předpokládané funkci logického součinu vazebních členů vztaženo na vstup a na vedlejší vstup, a signálech logické jedničky na vstupech některých vazebních členů se pomocí obvodů přídavného řetězce provede postupné nastavení do žádoucího stavu paměťových obvodů těch úseků, kde je připojený snímač ve vybuzeném stavu.

Další uplatnění zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu záleží v protisměrném zapojení prvního přídavného řetězce logických obvodů a druhého přídavného řetězce logických obvodů.

Zapojení pro kombinované nastavování stavu číslicového automatu podle vynálezu se uplatňuje v oblasti řídicích automatů členěných výrobních linek, složených například z jednotlivých pracovních míst, úseků dopravních cest a podobně seřazených postupně za sebou.

Zcela konkrétní uplatnění nachází ve výrobních linkách sléváren.

Claims (3)

1. PŘEDMĚT VYNÁLEZU

   1. Zapojení pro kombinované nastavování stavu číslicového automatu složené nejméně ze dvou úseků, z nichž každý obsahuje nejméně dva vazební členy spojené se snímači příslušného úseku, kde výstupy těchto vazebních členů jsou spojeny se vstupy paměťového obvodu příslušného úseku, a složené nejméně ze dvou přídavných řetězců logických obvodů, kde vedlejší vstupy těchto vazebních členů jsou spojeny s výstupy obvodů přídavných řetězců, vyznačené tím, že vedlejší vstup (aj prvního vazebního členu (AJ prvního úseku je spojen s výstupem pRJ prvního obvodu (RJ prvního přídavného řetězce, vedlejší vstup (/3χ) druhého vazebního členu (BJ prvního úseku je spojen s výstupem pPJ prvního obvodu (PJ druhého přídavného řetězce, vedlejší vstup (a₂) prvního vazebního členu (AJ druhého úseku je spojen s výstupem (¹R₂) druhého obvodu (RJ druhého přídavného řetězce, vedlejší vstup (j3₂) druhého vazebního členu (BJ druhého úseku je spojen s výstupem pPJ druhého obvodu (PJ druhého přídavného řetězce.
2. 2. Zapojení podle bodu 1, vyznačené tím, že první přídavný řetězec se skládá z klopných obvodů (R_b R₂, R₃,...) v registrovém zapojení, druhý přídavný řetězec se skládá z klopných obvodů (P_b P₂, P₃,.. J v registrovém zapojení.
3. 3. Zapojení podle bodu 1, vyznačené tím, že první přídavný řetězec se skládá z časových obvodů (T_b T₂, T₃,...] spojených v kaskádě za sebou, druhý přídavný řetězec se skládá z časových obvodů (V_b V₂, V₃,... ] spojených v kaskádě za sebou.

   2 výkresy