CS204154B1 - Zapojení pro uvolňování průchodu signálů - Google Patents

Description

Vynález se týká zapojení pro uvolňování průchodu signálů, přednostně signálů diskrétních, a to v soustavách elektronických, pneumatických, po případě jiných sítí se zvláštním zřetelem na vzájemnou návaznost průchodu těchto signálů.

Známá zapojení řeší uvolňování průchodu signálů, popřípadě uvolňování průchodu skupin signálů ze vstupů vždy na přiřazené výstupy, při čemž tato přiřazenost je určena skladbou a zapojením logické sítě. Různou kombinací zapojení se dosahuje nejčastěji uvolňování vždy jednoho vstupního· signálu ze vstupu na přiřazený výstup podle předem stanoveného· kritéria priority v pořadí podle času, v postupném· pořadí, v kombinovaném· pořadí apod.

Nevýhodou známých zapojení je skutečnost, že uvolňují průchod vždy jen jednoho vstupního s^!gnálu ze vstupu na přiřazený výstup.

V oblasti přímého řízení výrobních procesů popřípadě výrobních zařízení se často vyskytuje úkol řešit průchod signálů v jejich složité vzájemné návaznosti.

Tento problém řeší v rozsahu svého použití .zapojení podle vynálezu, jehož podstato spočívá v tom, že se skládá z jednoho vstupu propojeného s jedním výstupem přes jeden vstupní logický obvod a přes jeden koncový logický obvod spojené v kaskádě za sebou tak, že jeden vstup jednoho vstupního logického obvodu je spojen s jedním vstupem zapojení, a výstup tohoto obvodu je spojen s jedním vstupem jednoho- koncového logického obvodu, jehož výstup je spojen jedním výstupem zapojení, z druhého vstupu propojeného s druhým výstupem· přes druhý vstupní logický obvod a přes druhý koncový logický obvod spojené v kaskádě za sebou tak, že jeden vstup druhého vstupního logického obvodu je spojen s druhým vstupem zapojení a výstup tohoto· obvodu je spojen s jedním vstupem druhého koncovéhb logického obvodu, jehož výstup je spojen s druhým výstupem zapojení, popřípadě z třetího vstupu propojeného s třetím výstupem přes třetí vstupní logický obvod a přes třetí koncový logický obvod spojené v kaskádě za sebou tak, že jeden vstup třetího vstupního logického obvodu je spojen s třetím vstupem zapojení a výstup tohoto obvodu je spojen s jedním Vstupem třetího' koncového logického obvodu, jehož výstup je spojen s třetím výstupem zapojení, případně se skládá z dalšího nebo z několika dalších vstupů, kde další Vstup je propojen s dalším výstupem přes další vstupní logický obvod a přes další koncový logický obvod spojené v kaskádě za sebou tafk, že jeden vstup dalšího vstupního logického otbvodu je spojen s dalším vstupem zapojení, a výstup tohoto* dalšího Obvodu je spojen s dalším vstupem dalšího koncového logického obvodu, jehož výstup je spojen s dalším výstupem zapojení, a další v pořadí vstup je propojen s dalším v pořadí výstupem přes další v pořadí vstupní logický obvod a přes další v pořadí koncový logický obvod spojené v kaskádě za sebou tak, že jeden vstup dalšího v pořadí vstupního* logického obvodu je spojen s dalším v pořadí vstupem zapojení, a výstup tohoto dalšího v pořadí obvodu je spojen s 'jedním vstupem dalšího v pořadí koncového logického obvodu, jehož výstup je spojen s dalším v pořadí výstupem zapojení.

Uvedené logické obvody jsou dále propojeny tak, že druhý vstup jednoho vstupního logického obvodu je spojen s druhým .vstupem zapojení, a druhý vstup jednoho* koncového logického obvodu je spojen s druhým výstupem zapojení, druhý vstup druhého vstupního logického obvodu je spojen s třetím vstupem zapojení, a druhý vstup druhého koncového logického obvodu je spojen s třetím výstupem zapojení, popřípadě druhý vstup dalšího vstupního logického* obvodu je spojen s dalším v pořadí vstupem zapojení, a druhý vstup dalšího koncového logického obvodu je spojen s dalším v pořadí výstupem zapojení.

Druhý vstup jednoho vstupního logického obvodu je spojen s druhým vstupem zapojení přes druhý pomocný logický obvod tak, Že vstup tohoto pomocného logického obvodu je spojen s druhým vstupem zapojení, a výstup tohoto pomocného logického obvodu je spojen s tímto druhým vstupem toho^ζζ» jednoho vstupního logického obvodu, druhý vstup druhého vstupního logického obvodu je spojen s třetím vstupem zapojení přes třetí pomocný logický obvod tak, že vstup tohoto pomocného logického* obvodu je spojen s třetím vstupem zapojení, a výstup tohoto pomocného logického obvodu je spojen s tímto* druhým vstupem tohoto druhého vstupního logického obvodu, popřípadě druhý vstup dalšího vstupního logického obvodu je spojen s dalším v pořadí vstupem zapojení přes další v pořadí pomocný 'logický obvod tak, že vstup tohoto pomocného logického obvodu je spojen s dalším v pořadí vstupem zapojení, a výstup tohoto pomocného logického obvodu je spojen s dalším v pořadí vstupem zapojení, a výstup tohoto pomocného logického obvodu je spojen s tímto druhým vstupem tohoto dalšího vstupního logického obvodu.

Druhý vstup jednoho koncového logického obvodu je spojen s druhým výstupem zapojení přes druhý časový člen tak, že vstup tohoto časového* členu je spojen s druhým výstupem zapojení, a výstup tohoto časového členu je spojen s tímto druhým* vstupem tohoto jednoho koncového logického obvodu, druhý vstup druhého koncového logického obvodu je spojen s třetím výstupem zapojení přes třetí časový člen tak, že vstup tohoto časového členu je spojen s třetím výstupem zapojení, a výstup tohoto časového členu je spojen s tímto druhým vstupem* tohoto druhého koncového logického* obvodu, popřípadě druhý vstup dalšího koncového logického obvodu je spojen s dalším v pořadí výstupem zapojení přes další v pořadí časový člen tak, že vstup tohoto časového členu je spojen s dalším v pořadí výstupem zapojení, a výstup tohoto časového čle,nu je spojen s tímto druhým· vstupem dalšího koncového logického obvodu.

Jako vstupní logický obvod se uvažuje libovolný kombinační logický obvod, přednostně obvod JE — NENÍ, vztaženo na jeden vstup a na druhý vstup nebo obecně součinový logický obvod, popřípadě paměťový obvod pro záznam a mazání, vztaženo na jeden vstup a na druhý vstup.

Jako koncový logický obvod se uvažuje libovolný kombinační logický obvod, přednostně součtový logický obvod.

Jako pomocný logický obvod se uvažuje inverzní logický obvod, popřípadě při vícenásobných vstupech zapojení obecně kombinační logický obvod, vtzaženo na tyto vícenásobné vstupy.

Jako časový člen se uvažuje zpožďovací logický obvod přednostně se zpožděním začátku signálu.

Přednostní zapojení podle vynálezu je skutečnost, že uvolňuje průchod signálů spojený se vzájemnou návazností tohoto· průchodu, a to řetězcovým spojením jednoduchých logických obvodů, pracujících s hladinovými signály, což předurčuje vysokou provozní spolehlivost při aplikaci v oblasti řízení řetězce jednotlivých návazných článků výrobního zařízení.

Zapojení podle vynálezu je v příkladném provedení znázorněno ,na přiložených výkresech, kde obr. 1 představuje obecné zapojení, obr. 2 optimální zapojení, a obr. 3 představuje další návazné zapojení.

Na obr. 1 je znázorněn jeden vstup Sil spojený s jedním vstupem ¹ci jednoho 'vstupního logického obvodu Cl, jehož výstup je spojem s jedním vstupem ¹di jednoho koncového* logického obvodu Dl, jehož výstup je spojen s jedním výstupem Xi zapojení, druhý vstup S2 je spojený s jedním vstupem ¹C2 druhého vstupního logického obvodu C2, jehož výstup je spojen s jedním vstupem ^xd2 druhého koncového* logického 'obvodu Dž, jehož výstup je spojen s druhým výstupem X2 zapojení, třetí vstup S3 je spojený s jedním vstupem ¹C3 třetího vstupního logického obvodu C3, jehož výstup je spojen s jedním vstupem M3 třetího koncového logického obvodu D3, jehož výstup je spojen s třetím výstupem X3 zapojení, další vstup Sn-i je spojený s jedním vstupem toN_j dalšího* vstupního logického obvodu 'CN_lt jehož výstup je spojen s jedním vstupem ¹dN_₁ dalšího koncového logického ob204154 vodu D_n_i, jehož výstup je spojen s dalším výstupem X_N_i zapojení, další v pořadí vstup S_N je spojený s jedním vstupem ^xe_N 'dalšího v pořadí vstupního logického obvodu C_N, jehož výstup je spojen s jedním vstupem td_N dalšího v pořadí koncového logického obvodu D_n, jehož výstup je spojen s dalším výstupem X_N zapojení.

Uvedené logické obvody jsou dále propojeny tak, že druhý vstup ²Cii jednoho vstupního logického· obvodu Cl je spojen s druhým vstupem S2 zapojení, a druhý vstup ²dii jednoho· koncového logického obvodu Dl je spojen s druhým výstupem X2 zapojení,, druhý vstpp ²C2 druhého vstupního logického obvodu C2 je spojen s třetím vstupem S3 zapojení, a druhý vstup ²Ů2 druhého 'koncového logického obvodu D2 je spojen s třetím výstupem X3 zapojení atd., druhý vstup ²cn_! dalšího vstupního logického obvodu CN_i je spojen s dalším v pořadí vstupem SN zapojení, a druhý vstup ²dN^i dalšího koncového logického obvodu D_N-i je spojen s dalším v pořadí výstupem X_N zapojení.

Funkce zapojení podle obr. 1 je taková, že signál, který prošel na jeden vstup Si přechází na jeden vstup iqi jednoho vstupního logického obvodu Cl a způsobuje vybuzení signálu na jeho výstupu. Tento signál přechází dále na jeden vstup Mu jednoho koncového· logického obvodu Di a způsobuje vybuzení signálu na jeho výstupu a tedy i na jednom výstupu Xi zapojení.

Průchod signálu z jednoho vstupu Si na jeden výstup Xi je dále ovlivněn signály na druhém vstupu ²ci jednoho vstupního logického obvodu Ci a na druhém vstupu ²di 'jednoho koncového logického obvodu Di.

Při použití logických obvodů typu JE —- NENÍ pro vstupní logické obvody je vybuzení signálu na výstupu jednoho vstupního logického obvodu Ci podmíněno nepřítomností signálu na druhém vstupu ²ci tohoto obvodu a tedy nepřítomností signálu ha druhém vstupu S2 zapojení. Je zřejmé, že při použití součtových logických obvodů pro koncové logické obvody přechází signál z výstupu jednoho vstupního logického· obvodu Ci přímo na jeden výstup Xi zapojení. 'Druhý vstup ²di koncového logického obvodu Di působí pro signál na jednom výstupu Xi zapojení podpůrně tak, že signál na druhém výstupu X2 zapojení přechází přes 'tento obvod na jeden výstup Xi zapojení.

Signál na výstupu jednoho vstupního· logického obvodu Ci trvá až do příchodu signálu ,na druhý vstup S2 zapojení. Při splnění podmínek pro průchod signálu z druhého vstupu S2 zapojení na druhý výstup X2 .zapojení vzniká v důsledku zmíněného podpůrného· působení takto nepřímo signál zároveň na jednom výstupu Xi zapojení.

V opačném případě signál z druhého vstupu S2 na výstup druhého vstupního obvodu C2 nepřechází, avšak na druhém výstupu X2 zapojení vzniká signál až při vzniku signálu na některém dalším výstupu X3, ..., X_N_i, X_N s vyšším indexem pořadí.

Souhrnná funkce zapojení podle vynálezu je taková, že signál na některém vstupu zapojení přechází na přiřazený výstup zapojení, jestliže na dalším v pořadí vstupu kignál není, anebo přechází na tento výstup podpůrně, jestliže na dalším v pořadí výstupu zapojení signál je.

Na vstupy zapojení mohou být při jeho praktické aplikaci připojeny čidla, například čidla přítomnosti materiálu, signály ina výstupech zapojení mohou řídit jednotlivé články výrobního zařízení, uspořádané například do tvaru řetězce ve výrobní lince á podobně.

Na obr. 2 je druhý vstup S2 zapojení spojen se vstupem a.2 druhého pomocného logického obvodu A2, jehož výstup je spojen 's druhým· vstupem ²ei jednoho vstupního· logického obvodu Ci, třetí vstup S3 zapojení je spojen se vstupem aj třetího pomocného· logického obvodu As, jehož výstup je spojen s druhým vstupem ²C2 druhého vstupního· logického obvodu C2, atd., další vstup S_n_í zapojení je spojen se vstupem a_N_! dalšího 'pomocného logického obvodu A_N__b další v 'pořadí vstup S_N zapojení je spojen se vstupem a_N dalšího v pořadí pomocného logického obvodu A_n, jehož výstup je spojen s 'druhým vstupem dalšího vstupního logického obvodu C_N-i. Při zapojení podle Obr. 2 s použitím inverzních logických ob'vodů pro pomocné logické obvody a s použitím· součinových logických obvodů pro vstupní logické obvody je dosažené Výhodnějšího zapojení logické sítě. Samotná výkladná funkce zapojení je obdobná jako 'obr. 1. Použití součtových logických obvodů pro pomocné logické obvody se uplatňuje zejména tehdy, jsou-li vstupy zapojení 'vícenásobné a složené vždy z několika elementárních vstupů. Je zřejmé, že vstupy 'těchto pomocných logických obvodů jsou taktéž vícenásobné a složené vždy z několika elementárních vstupů, shodně s násobností vstupů zapojení.

Na obr. 3 je druhý výstup X2 zapojení spo_ 'jen se vstupem tz druhého časového členu 'T2, jehož výstup je spojen s druhým vstupem ²di jednoho koncového logického obvodu Rit, třetí výstup X3 zapojení je spojen se vstupem 13 třetího časového členu T3, jehož výstup je spojen s druhým vstupem ²d2 druhého koncového logického obvodu D2, atd., další výstup XN_i zapojení je spojen se vstupem tN-i dalšího časového členu TN_b další v pořadí výstup XN zapojení je spojen se vstupem tN dalšího v pořadí časového členu TN, jehož výstup je spojen s druhým vstupem ²dN_! dalšího koncového logického obvodu D_n_!.

Funkce jednotlivého časového členu je taková, že signál, který prošel na jeho vstup způsobuje vybuzení signálu ,na výstupu $ časovým zpožděním — zapojení se zpožděním začátku signálu.

Význam spojení výstupů zapojení s druhými vstupy koncových logických obvodů je v časovém zpoždění podpůrného vybuzení signálu ,na výstupu zapojení vždy s nižším indexem pořadí.

Další uplatnění zapojení podle vynálezu záleží v tom, že výstupy zapojení jsou s druhými vstupy koncových logických obvodů spojeny přes hradla, jejichž průchod je řízen buďto samostatně, nebo společným nosičem řídicího signálu.

jako· hradlo se uvažuje i časový člen v zapojení podle obr. 3, s dalším pomocným vstupem, kde signál na tomto pomocném vstupu ruší vybuzení signálu s časovým zpožděním na výstupu tohoto časového členu.

Při použití koncových logických obvodů s více vstupy lze vždy jeden další vstup použít pro přídavné vybuzení signálu na výstupu, přednostně společným nosičem' budicího' signálu.

Zapojení podle vynálezu nachází svoje praktické uplatnění ve speciálních případech řízení jednotlivých článků výrobního zařízení při jeho automatizaci jednoúčelovými číslicovými řídicími členy.

Claims (3)

1. předmět

   1. Zapojení pro uvolňování průchodu signálů, vyznačené tím, že se skládá z jednoho vstupu í(Si) propojeného s jedním výstupem (Xij přes jeden vstupní logický obvod (Cl) a přes jeden koncový logický obvod '(Dl) spojené v kaskádě za sebou tak, že jeden vstup (^xci) jednoho vstupního logického obvodu (Ci) je spojen' s jedním vstupem (Si) zapojení, a výstup tohoto obvodu (Ci) je spojen s jedním vstupem (^xdi) jednoho koncového logického obvodu (Di), jehož výstup je spojen s jedním výstupem (Xi) zapojení, z druhého vstupu (S2) propojeného s druhým výstupem (X2) přes druhý vstupní logický obvod (C2) a přes druhý koncový logický obvod (D2) spojené v kaskádě za sebou tak, že jeden vstup (^XC2) druhého vstupního logického obvodu (C2) je spojen s druhým vstupem (S2) zapojení, a výstup tohoto obvodu (Cz) je spojen s jedním vstupem (^xd2) druhého koncového logického obvodu (D2), jehož výstup je spojen s druhým výstupem (X2) zapojení, popřípadě z třetího vstupu (S3) propojeného s třetím, výstupem (X3) přes třetí vstupní logický obvod (C3) a přes třetí koncový logický obvod (Ds) spojené v kaskádě za sebou tak, že jeden vstup (^xc3) třetího vstupního logického obvodu (C3) je spojen s třetím vstupem (S3) zapojení, a výstup tohoto obvodu (C3) je spojen s jedním vstupem (^]d3) třetího koncového logického obvodu (D3), jehož výstup je spojen s třetím výstupem (X3) zapojení, případně se skládá z dalšího nebo z několika dalších vstupů, kde další vstup (SN_i) je propojen s dalším výstupem (XN_i) přes další vstupní logický obvod (Cn-J a přes další koncový logický obvod (Dm-J spojené v kaskádě za sebou tak, že jeden vstup (¼^) dalšího vstupního logického' obvodu (CN_i) je spojen s dalším¹ vstupem (SN_J zapojení, a výstup tohoto dalšího obvodu (C_N_!) je spojen s jedním vstupem (¹»d_N_₁) dalšího koncového logického obvodu (D_n_i), jehož výstup je spojen s dalším výstupem (X_N-i) zapojení, a další v pořadí vstup (S_N) je propojen s dalším v pořadí výstupem (X_N) přes další v pořadí vstupní logický obvod (C_N) a přes

   VYNALEZU další v pořadí koncový logický obvod (D_N) spojené v kaskádě za sebou tak, že jeden vstup (^xcN) dalšího v pořadí vstupního logického obvodu (CN) je spojen s dalším v pořadí vstupem (SN) zapojení, a výstup tohoto dalšího v pořadí obvodu (CN) je spojen š jedním vstupem (^xdN) dalšího v pořadí 'koncového logického obvodu ι(Ο_Ν], jehož výstup je spojen s dalším v pořadí výstupem (X_N) zapojení, kteréžto logické obvody jsou dále propojeny tak, že druhý vstup (²ci) jednoho vstupního logického obvodu (Cl je spojen s druhým vstupem (S2) zapojení a druhý vstup (²di) jednoho koncového logického obvodu (Dl) je spojen s druhým výstupem (X2) zapojení, druhý vstup (²cz) druhého· vstupního logického obvodu (C2) je spojen s třetím vstupem (Ss) zapojení, a druhý vstup (²dz) druhého koncového logického obvodu (D2) je spojen s třetím výstupem (X3) zapojení, popřípadě druhý vstup (²cn_i) dalšího vstupního logického obvodu (CN-i) je spojen s dalším v pořadí vstupem (SN) zapojení, a druhý vstup (²dN_₁) dalšího' koncového logického obvodu (D_n_,) je spojen s dalším v pořadí výstupem (X_N) zapojení.
2. 2. Zapojení podle hodu 1, vyznačené tím, že druhý vstup (²ci) jednoho vstupního logického obvodu (Ci) je spojen s druhým· vstupem (S2) zapojení přes druhý pomocný logický obvod (A2) tak, že vstup (a2) tohoto pomocného logického obvodu je spojen s druhým vstupem· (S2) zapojení, a výstup tohoto pomocného logického* obvodu (A2) je spojen s tímto druhým· vstupem (²ci) tohoto jednoho vstupního logického obvodu (Cl), druhý vstup (²C2) druhého vstupního logického obvodu (C2) je spojen s třetím vstupem (Sa) zapojení přes třetí pomocný logický obvod (A3) tak, že vstup (a3) tohoto pomocného logického obvodu je spojen s třetím vstupem (S3) zapojení, a výstup tohoto pomocného logického obvodu (As) je spojen s tímto druhým vstupem (²C2) tohoto druhého vstupního logického obvodu (C2), popřípadě druhý vstup (²c_N__t) dalšího vstupního logického obvodu (C_N_i) je spojen s dalším v pořadí vstupem (S_Nj za204154 pojení přes další v pořadí pomocný logický obvod (A_N) tak, že vstup (a_Nj tohoto pomocného logického obvodu je spojen s dalším v pořadí vstupem (S_N) zapojení, a výstup tohoto pomocného logického obvodu (A_n) je spojen s tímto druhým vstupem (²c_N-i) tohoto dalšího vstupního logického obvodu (C_N_ij.
3. 3. Zapojení podle bodu 1, vyznačené tím, že druhý vstup (²dij jednoho koncového logického obvodu (Di ] je spojen s druhým výstupem (Xž) zapojení přes druhý časový člen (T2) tak, že vstup (tz] tohoto časovéhočlenu je spojen s druhým výstupem (X2) zapojení, a výstup tohoto časového členu (Tz) je spojen s tímto¹ druhým vstupem (²di) tohoto jednoho koncového logického obvodu (Di), druhý vstup (²d2j druhého koncového logického obvodu (D2) je spojen s třetím výstupem (X3). zapojení pres třetí časový člen (T3) tak, že vstup (ts) tohoto časového' členu je spojen s třetím výstupem (X3) zapojení, a výstup tohoto časového členu (T3) je spojen s tímto druhým vstupem (²da) tohoto druhého koncového logického obvodu (Dz), popřípadě druhý vstup (²dN_1j dalšího koncového logického obvodu (Dn_J je spojen s dalším v pořadí výstupem (XN) zapojení přes další v pořadí časový člen (TNj tak, že vstup (tN) tohoto časového členu je spojen s dalším v pořadí výstupem (XNJ zapojení, a výstup tohoto časového členu (TN) je spojen s tímto druhým vstupem (²dN__J tohoto dalšíhokoncového logického obvodu (Dn.J.

   3 listy výkresů