CS255277B1 - Zapojeni k uvolňovánitoku signálů - Google Patents
Zapojeni k uvolňovánitoku signálů Download PDFInfo
- Publication number
- CS255277B1 CS255277B1 CS285085A CS285085A CS255277B1 CS 255277 B1 CS255277 B1 CS 255277B1 CS 285085 A CS285085 A CS 285085A CS 285085 A CS285085 A CS 285085A CS 255277 B1 CS255277 B1 CS 255277B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- counter
- signal
- gate
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Zapojení je určeno k uvolňování toku signálů v soustavách automatického řízení. Skládá se ze signálních vedení, z nichž každé se skládá z hradla, z čítače impulsů a skládá se z pamětového členu. Impulsní vstup (S) je spojen se vstupy (lhl až IhN) hradel (Hl až HN), výstupy hradel (Hl až HN) jsou spojeny s impulsními vstupy (lcl až lcN) ČitaČů (Cl až CN), a výstupy čítačů (Cl až CN) jsou spojeny s výstupy (XI až XN) zapojení přes časové členy (TI až TN). Výstupy (XI až XN) zapojení jsou spojeny s mazacími vstupy (ml až mN) pamětového členu (Μ), a výstupy (Ml až MN) pamětového členu (M) jsou spojeny s řídicími vstupy (2hl až 2hN) hradel (Hl až HN). Zapojení se uplatňuje tam, kde se vyžaduje programové uvolňování toku signálů dle posloupnosti řídicího signálu.
Description
Vynález se týká zapojení k uvolňování toku signálů v soustavách automatického a zejména jednoúčelového řízení a řeší zcela zvláštní případ uvolňování impulsního signálu na výstupy dosahovaný pouhou logickou volbou pořadí výstupů.
Jsou známa zapojení k uvolňování toku signálů složená z hradel, čítačů impulsů a pamětových obvodů, například k měření diference počtu impulsů, četnosti impulsů apod.
Známá zapojení na bázi elementárních logických obvodů neřeší přesné určování délek časových intervalů uvolnění toku signálů na výstupy zapojení pružnou volbou výstupů.
Tento požadavek řeší zapojení k uvolňování toku signálů podle vynálezu, složené ze signálních vedení, z nichž každé se skládá z hradla, z čítače impulsů, a složené z pamětového členu, jehož podstata spočívá v tom, že impulsní vstup je spojen s prvním až N-tým vstupem prvního až N-tého .hradla, přičemž výstup prvního až N-tého hradla je spojen s prvním až N-tým vstupem prvního áž N-tého čítače, jehož výstup je spojen s prvním až N-tým výstupem prvního až N-tého signálního vedení, přičemž první až N-tý výstup prvního až N-tého signálního vedení je spojen s prvním až N-tým nastavovacím vstupem prvního až N-tého čítače a s prvním až N-tým vstupem pamětového členu, první až N-tý výstup pamětového členu je spojen s prvním až N-tým řídicím vstupem prvního až N-tého hradla.
Výstup prvního až N-tého čítače je spojen s prvním až N-tým výstupem zapojení přes první až N-tý časový člen tak, že výstup prvního až N-tého čítače je spojen se vstupem prvního až N-tého časového členu, a výstup prvního až N-tého časového členu je spojen s prvním až N-tým výstupem zapojení.
Předností zapojení k uvolňování toku signálů podle vynálezu je přesné určováni délek časových intervalů uvolnění toku signálů z jednoho vstupu na výstupy zapojení, dosahované logickými signály volby jednotlivých výstupů a volby délek časových intervalů.
Zapojení k uvolňování toku signálů podle vynálezu je v příkladném provedeni znázorněno na přiloženém výkrese. Na obr. 1 je impulsní vstup S spojen se vstupem lhl prvního hradla Hl, se vstupem lh2 druhého hradla H2, se vstupem IhN N-tého hradla HN. Výstup prvního hradla Hl je spojen s impulsním vstupem lei prvního čítače Cl, jehož výstup je spojen sprvním výstupem zapojení XI přes první časový člen TI tak, že je spojen se vstupem tl prvního časového členu TI, a výstup prvního časového členu Tl je spojen s prvním výstupem zapojení Xl.
Výstup druhého hradla H2 je spojen s impulsním vstupem lc2 druhého čítače C2, jehož výstup je spojen s druhým výstupem zapojení X2 přes druhý časový člen T2 tak, že je spojen se vstupem t2 druhého časového členu T2, a výstup druhého časového členu T2 je spojen s druhým výstupem zapojení X2, až výstup N-tého hradla HN je spojen s impulsním vstupem lcN N-tého čítače CN, jehož výstup je spojen s N-tým výstupem zapojení XN přes N-tým časový člen TN tak, že je spojen se vstupem tN N-tého časového členu TN, a výstup N-tého časového členu TN je spojen s N-tým výstupem zapojení XN.
První výstup zapojení XI je spojen s nastavovacím vstupem 2cl prvního čítače Cl a s prvním mazacím vstupem ml pamětového členu M, druhý výstup zapojení X2 je spojen s nastavovacím vstupem 2c2 druhého čítače C2 a s druhým mazacím vstupem m2 pamětového členu M, až N-tý výstup zapojení XN je spojen s nastavovacím vstupem 2cN N-tého čítače CN a s N-tým mazacím vstupem mN pamětového členu M. První výstup Ml pamětového členu M je spojen s řídicím vstupem 2hl prvního hradla Hl, druhý výstup M2 pamětového členu M je spojen s řídicím vstupem 2h2 druhého hradla H2, až N-tý výstup MN pamětového členu M je spojen s řídicím vstupem 2hN N-tého hradla HN.
První čítač cl má předvolbu AI a nulovací vstup ocl, druhý čítač C2 má předvolbu A2 a nulovací vstup oc2, až N-tý čítač CN má předvolbu AN a nulovací vstup ocN.
Pamětový člen M má nastavovací vstup πιο, první záznamový vstup zl, druhý záznamový vstup z2, až N-tý záznamový, vstup zN.
Funkce zapojení k uvolňování toku signálů podle vynálezu je taková, že ve výchozím stavu je na každém výstupu Ml, M2, ..., MN pamětového členu M nulový signál, a každé hradlo H1, H2, ..., HN je uzavřeno. Přivedením signálu na některý záznamový vstup, například první záznamový vstup zl pamětového členu M se vybudí na prvním výstupu Ml tohoto pamětového členu M signál, který otevírá první hradlo H1.
Impulsy z impulsního vstupu zapojení S přecházejí na impulsní vstup lcl prvního čítače Cl, a po načítání do stavu odpovídajícího předvolbě AI vzniká na výstupu tohoto prvního čítače Cl signál, který vybudí na výstupu prvního časového členu TI a tedy i na prvním výstupu zapojení XI časový signál. Tento časový signál přechází zároveň na první mazací vstup ml pamětového členu M a vymazává 'signál na prvním výstupu Ml tohoto pamětového členu M, čímž se první hradlo H1 uzavírá, a přechází dále na nastavovací vstup 2cl prvního čítače Cl, čímž se tento první čítač Cl například vynuluje, anebo nastaví do stavu shodného s předvolbou AI.
Obdobně přivedením signálu například na druhý záznamový vstup z2 pamětového členu M se vybudí na druhém výstupu M2 tohoto pamětového členu M signál, který otevírá druhé hradlo H2. Impulsy u Impulsního vstupu zapojení S přecházejí na impulsní vstup lc2 druhého čítače C2, a po načítání do stavu odpovídajícího předvolbě A2 vzniká na výstupu tohoto druhého čítače C2 signál, který vybudí na výstupu druhého časového členu T2 a tedy i na druhém výstupu zapojení X2 časový signál.
Tento časový signál přechází zároveň na druhý mazací vstup m2 pamětového členu M a vymazává signál na druhém výstupu M2 tohoto pamětového členu M, čímž se druhé hradlo H2 uzavírá, a přechází dále na nastavovací vstup 2c2 druhého čítače C2, čímž se tento druhý čítač C2 například vynuluje, anebo nastaví do stavu shodného s předvolbou A2
Zvláštní případ nastane pro N=2, a při takovém spojení záznafnových a mazacích vstupů pamětového členu M, že první záznamový vstup zl je spojen s druhým mazacím vstupem m2, a druhý záznamový vstup z2 je spojen sprvním mazacím vstupem ml. Pamětový člen M se redukuje do klopného obvodu, a časový signál na prvním výstupu zapojeni XI překlopí tento klopný obvod tak, že po předchozím stavu signálů na výstupech Ml, M2 vyjádřeném logickými signály 1, 0 vzniká opačný stav, vyjádřený logickými signály 0, 1, čímž se otvírá druhé hradlo H2 a tok signálů se střídavě opakuje.
Nastavovací vstup mo pamětového členu M umožňuje pomocí logického signálu nastavení tohoto pamětového členu do předem zvoleného stavu, například vymazání signálů na všech výstupech, na zvoleném výstupu, podle zvoleného pořadí výstupů apod.
Nulovací vstupy ocl, oc2, ..., ocN umožňují pomocí logických signál nastavení těchto čítačů do předem zvoleného například vynulovaného stavu, komplementárního stavu apod.
Výsledná funkce je taková, že na výstupech zapojení vznikají signály v časových intervalech přesné délky rovné násobku impulsního signálu na impulsním vstupu, anebo signály po předem odpočítaném počtu kroků apod.
Další uplatnění zapojení podle vynálezu záleží ve spojení záznamových vstupů zl, , ··>
zN pamětového členu M s výstupy přídavného logického členu pro volbu pořadí, například s výstupy logického členu určujícího volbu v pořadí podle času apod.
Časové signály na výstupech zapojení se využívají k řízení posloupnosti mechanických úkonů, výrobních operací, generování řídicích signálů ve složitých logických soustavách apod.
Claims (2)
- PŘEDMĚT VYNÁLEZU1. Zapojení k uvolňování toku signálů, složené ze signálních vedení, z nichž každé se skládá z hradla, z čítače impulsů, a složené z paměťového členu, vyznačující se tím, že impulsní vstup (S) je spojen s prvním až N-tým vstupem (lhl až IhN) prvního až N-tého hradla (H1 až HN), přičemž výstup prvního až N-tého hradla (1H až HN) je spojen s prvním až N-tým vstupem (lol až lcN) prvního až N-tého čítače (Cl až CN), jehož výstup je spojen s prvním až N-tým výstupem prvního až N-tého signálního vedení, přičemž první až N-tý výstup (XI až XN) prvního až N-tého signálního vedení je spojen s prvním až N-tým nastavovacím vstupem (2cl až 2cN) prvního až N-tého čítače (Cl až CN) a s prvním až N-tým mazacím vstupem (ml až mN) paměťového členu (M), první až N-tý výstup (Ml až MN) paměťového členu (M) je spojen s prvním až N-tým řídicím vstupem (2hl až IhN) prvního až N-tého hradla (H1 až HN).
- 2. Zapojení podle bodu 1 vyznačené tím, že výstup prvního až N-tého čítače (Cl až CN) je spojen s prvním až N-tým výstupem zapojení (XI až XN) přes první N-tý časový člen (TI až TO)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS285085A CS255277B1 (cs) | 1985-04-18 | 1985-04-18 | Zapojeni k uvolňovánitoku signálů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS285085A CS255277B1 (cs) | 1985-04-18 | 1985-04-18 | Zapojeni k uvolňovánitoku signálů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS255277B1 true CS255277B1 (cs) | 1988-02-15 |
Family
ID=5366803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS285085A CS255277B1 (cs) | 1985-04-18 | 1985-04-18 | Zapojeni k uvolňovánitoku signálů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS255277B1 (cs) |
-
1985
- 1985-04-18 CS CS285085A patent/CS255277B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0204300A3 (en) | A programmable macrocell using eprom or eeprom transistors for architecture control in programmable logic circuits | |
| EP0031950A2 (en) | Memory device | |
| US4445204A (en) | Memory device | |
| US5015886A (en) | Programmable sequential-code recognition circuit | |
| US4390987A (en) | Multiple input master/slave flip flop apparatus | |
| JPH03231515A (ja) | プログラマブル論理装置 | |
| CS255277B1 (cs) | Zapojeni k uvolňovánitoku signálů | |
| US4748595A (en) | Circuit arrangement comprising a matrix-shaped memory arrangement for variably adjustable delay of digital signals | |
| SU1259337A1 (ru) | Асинхронный регистр сдвига | |
| CS204154B1 (cs) | Zapojení pro uvolňování průchodu signálů | |
| SU744953A1 (ru) | Устройство дл контрол последовательности чередовани асинхронных импульсных сигналов | |
| SU1737483A1 (ru) | Устройство дл приема и передачи информации | |
| SU1387182A1 (ru) | Программируемый многоканальный таймер | |
| SU734809A1 (ru) | Реверсивный сдвигающий регистр | |
| SU1322246A1 (ru) | Таймер | |
| SU1474582A1 (ru) | Устройство дл расширени временных интервалов | |
| SU1224789A1 (ru) | Устройство дл измерени временных интервалов | |
| US4621370A (en) | Binary synchronous count and clear bit-slice module | |
| SU1569804A1 (ru) | Устройство дл программного управлени | |
| SU1418656A1 (ru) | Коммутатор дл управлени шаговым двигателем | |
| SU954947A1 (ru) | Программный задатчик частоты | |
| SU907792A1 (ru) | Многоканальное устройство дл задержки и воспроизведени пр моугольных импульсов | |
| SU1494010A1 (ru) | Устройство буферной пам ти | |
| SU1368877A1 (ru) | Числоимпульсное вычислительное устройство | |
| SU1633490A1 (ru) | Счетчик импульсов, сохран ющий информацию при перерывах питани |