CS232658B1 - Zapojení pro nastavování stavu číslicového automatu - Google Patents

Abstract

Zapojení je určeno pro nastavování stavu číslicového automatu, zejména v oblasti řízení členěných výrobních úseků, a skládá se nejméně ze dvou úseků, z nichž každý obsahuje dva vazební členy spojené jednotlivě se dvěma snímači příslušného úseku, kde výstupy těchto vazebních členů jsou spojeny se vstupy paměťového obvodu příslušného úseku. Podstata zapojení záleží v tom, že vedlejší vstup prvního vazebního členu prvního úseku je spojen s výstupem prvního stupně přídavného řetězce logických obvodů, vedlejší vstup prvního vazebního členu druhého úseku je spojen s výstupem druhého stupně přídavného řetězce logických obvodů. Výsledkem je postupné buzení paměťových obvodů určujících vnitřní stav jednotlivých úseků automatu v časových odstupech předem stanovené délky.

Description

Vynález se týká zapojení pro nastavování stavu číslicového 'automatu, zejména v oblasti řízení členěných výrobních úseků.

Na úrovni zhámého stavu techniky chybí v oblasti jednoúčelových řídicích automatů universální řešení nastavování stavu, vyjma všeobecného vynulováni, které se uskutečňuje přivedením signálu na mazací vedehí, spojující mazací vstupy paměťových obvodů, malziací vedení čítačů, registrů a podobně.

Tyto· nevýhody řeší pro specifické použití v členěných výrobních linkách zapojení pro nastavování s|tavu číslicového automatu složené nejméně ze dvou úseků, z nichž každý obsahuje dva vazební členy spojené jednotlivě se dvěma snímači příslušného úseku, kde výstupy těchto vazebních členů jsou spojeny se vstupy paměťového obvodu příslušného úseku, jehož podstata spočívá v 'tom, že vedlejší Vstup prvního vazebního členu prvního úseku je spojen s výstupem prvního stupně přídavného řetězce logických obvodů, vedlejší vstup prvního vazebního členu druhého úseku je spojen s výstupem druhého stupně přídavného řetězíce logických obvodů.

Jednotlivé stupně přídavného řetězce logických obvodů se skládají z klopných obvodů v registrovaném ziapojepí výstupů jednotlivého klopného obvodu se vstupy dalšího klopného obvodu.

Jednotlivé stupně přídavného řetězce logických obvodů se skládají z časových obvodů se spožděním začátku signálu spojených v kaskádě za sebou tak, že výstup jednotlivého časového obvodu je spojen se vstppem dalšího časového obvodu.

Předností zapojení pro nastavování stavu číslicového automatu podle vynálezu ie postupné buzení paměťových obvodů určujících vnittřní stav jednotlivých úseků tohoto automatu v časových odstupech předem stanovené délky, a to prostřednictvím vazebních členů jednotlivých snímačů osazených v jednotlivých pracovních místech výrobního úseku.

Zapojení pro nastavování stavu číslicového automiajtu podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese, kde obr. 1 znázorňuje zapojení s přídavným řetězcem logických obvodů složeným z klopných obvodů, a obr. 2 znázorňuje zapojení s přídavným řetězcem logických obvodů složeným z časových obvodů se spožděním začátku signálu.

Na obr. 1 je vstup a, prvního vazebního členu V) prvního úseku spojen s prvním snímačem A_:L prvního úseku, výstup tohoto vazebního členu je spojen s prvním vstupem' paměťového obvodu Pí prvního úseku. Vstup b_x druhého vazebního členu Wj prvního úseku je spojen s druhým snímačem B| prvního úseku, výstup tohoto vazebního členu je spojen s druhým Vstupem ²Pi paměťového obvodu Pí prvního úseku. Výstup tohoto paměťového obvodu je spojen ,s výstupem X_x prvního úseku. Vedlejší vstup taj prvního vazebního členu V_x prvního úseku je spojen s prvním výstupem ^fRi prvního klopného obvodu R_L.

Vstup a₂ prtyního vazebního členu V₂ druhého úseku je spojen s prvním snímačem A₂ druhého úseku, výstup tohoto vazebního clenu je spojen s prvním vstupem ^Ťp2 paměťového obvodu P2 druhého úseku. Vstup b2 druhého vazebního členu W2 druhého úseku je spojen s druhým snímačem B2 druhého úseku, výstup tohoto vazebního členu je spojen s druhým vstupem ²p2 paměťového obvodu P₂ druhého úseku. Výstup tohoto paměťového obvodu je spojen is výstupem X₂ druhého úseku. Vedlejší ‘vstup a₂ prvního vazebního členu V₂ druhého úseku je spojen s prvním výstupem ^2 druhého klopného obvodu R₂.

Vstup a₃ prvního vazebního členu V₃ třetího úseku je spojen s prvním snímačem A₃ třetího úseku, výstup tohoto vazebního členu je spojen is prvním vstupem ^3 paměťového obvodu P₃ třetího úseku. Vstup b₃ druhého vazebního členu W₃ třetího úseku je spojen s druhým snímačem B₃ třetího úseku, výstup tohoto vazebního členu je spojen s druhým vstupem ²p₃ paměťového obvodu P₃ třetího úseku. Výstup tohoto paměťového obvodu je spojen s výstupem X₃ třetího úseku. Vedlejší vstup 'ai₃ prvního vazebního členu V₃ třetího úseku je spojen s prvním výstupem ^₃ třetího klopného obvodu R₃.

Klopné obvody R_b R₂, R₃ přídavného řetězce logických obvodů jsou spojeny tak, že první výstup 4^ prvního klopného obvodu Ri je spojen s prvním vstupem % druhého klopného obvodu R₂, druhý výstup ²Ri prvního klopného obvodu Rf je spojen s druhým vstupem ²r2 druhého klopného obvodu R2, první výstup ^2 druhého klopného obvodu R2 je spojen s prvním vstupem' ^3 třetího klopného obvodu R3, druhý výstup ²R2 druhého klopného obvodu R₂ je spojen s druhým vstupem ²r₃ třetího klopného obvodu R₃.

Na obr. 2 je vedlejší vstup prvního vazebního členu prvního úseku spojen s výstupem prvního časového obvodu Tj, vedlejší v,stuip w₂ prvního vazebního členu V₂ druhého úseku je spojen s výstupem druhého časového obvodu T₂, vedlejší vstup a₃ prvního vazebního členu V₃ třetího úseku je spojen s výstupem třetího časového obvodu T₃.

Časové obvody Τ_χ, T₂, T₃ přídavného řetězce logických obvodů jsou spojeny tak, že výstup prvního časového obvodu Ti je spojen se vstupem t₂ druhého časového obvodu T₂, výstup druhého časového obvodu T₂ je spojen se vstupem t₃ třetího časového obvodu T₃.

Jako vazební člen se uvažuje vstupní převodník číslicového automatu, který převádí stav snímače na logický signál standard232658 ní úrovně, přičemž se předpokládá funkce logického součtu těchto převodníků, vztaženo na vstup a na vedlejší vstup jednotlivého převodníku.

Jako paměťový obvod se uvažuje dvojková paměť 'se záznamovým vstupem, s mazacím vstupem a s výstupem, kde signál přivedený na záznamový vstup způsobuje vybuzení signálu na výstupu, a signál přivedený na mazací vstup způsobuje odbuzení signálu na výstupu. Předpokládá se, že smluvně představuje první vstup záznamový vlstup, a druhý vstup představuje mazací vstup paměťového obvodu.

Jako iklopný obvod přídavného řetězec logických obvodů so uvažuje klopný obvod se dvěma hladinovými vstupy a se dvěma hladinovými výstupy, přizpůsobený obvyklému registrovanému zapojení.

Jako časový obvod přídavného řetězce logických obvodů se uvažuje časový obvod se zpožděním začátku signálu, kde signál přivedený na vstup způsobuje vybuzení signálu na výstupu s (konečným časovým spožděním.

Funkce zapojení pro nastavování stavu číslicového automatu podle vynálezu v příkladném provedení podle obr. 1 je taková, že ve výchozím postavení jsou na vstupech vazebních členů signály logické nuly a paměťové obvody jsou vymazány.

Spuštěním registru složeného z klopný h obvodů R_lf R₂, Rg přicházejí na vedlejší Vstupy a_1; ai, 0S3 vazebních členů V_lt V₂, V₃ postupně budicí signály v časových odstupech jednotlivých kroků tohoto registru. Ve [Stejných časových odstupech přicházeJí tedy na záznamové vstupy ¹p₃ paměťových obvodů Pj, P₂, P3 přefclápěcí signály a výsledkem je postupné uvedení těchto paměťových obvodů do vybuzeného stavu, popřípadě postupné vybuzení signálů na výstupech Xi, X₂, X3 jednotlivých úseků zapojení, a to v časových odstupech jednotlivých kroků tohoto registru.

V příkladném provedení podle obr. 2 vybuzením přídavného řetězce složeného z časových obvodů Tt, T₂, T₃ vznikají postupně na výstupech těchto obvodů signály vždy se zpožděním začátku signálu v závislosti na konkrétní velikosti časového zpoždění jednotlivého časového obvodu, a tyto signály přecházejí na vedlejší vstupy cti, a₂, «3 vazebních členů V_b V₂, V₃ jako budicí signály těchto vazebních .'členů. Ve stejných časových odstupech přicházejí tedy na záznamové vstupy ^£p2, ¹p3 paměťových obvodů P_lt P₂, P3 překlápěcí signály a výsledkem je polstupné uvedení těchto paměťových obvodů do vybuzeného stavu, popřípadě postupné vybuzení signálů na výstupech X_x, X₂, X3 jednotlivých úseků zapojejií, a to v časových odstupech zpoždění 'začátku signálu jednotlivých časových ob'vodů T|, T₂, T₃.

¹ Zapojení pro nastavování stavu číslicového automatu podle vynálezu se uplatňuje v oblasti řídicích automatů členěných výrobních linek, složených například z jedTioírvých pracovních míst seřazených postupně za sebou.

' Zcela konkrétná uplatnění nachází ve výrobních linkách sléváren.

Claims (3)

1. pRedmEt ' 1. Zapojení pro nastavování stavu číslicového automatu složené nejméně ze dvou úseků, z nichž každý ohsahuje dva vazební členy spojené jednotlivě se dvěma snímači příslušného úseku, kde výstupy těchto vazebních, členů jsou spojeny se vstupy paměťového obvodu příslušného úseku, vyznačené tím, že vedlejší vstup (aj prvního vazebního členu (Vj) prvního úseku je spojen s výstupem (¾) prvního stupně (RJ přídavného řetězce logických obvodů, vedlejší vstup (a₂) prvního vazebního členu (V₂j druhého úseku je spoien 3 výstupem (¾) druhého stupně (R₂) přídavného řetězce logických obvodů.

   YNALEZU
2. 2. Zapojení podle bodu 1, vyznačené tím, že jednotlivé stupně přídavného řetězce lo gických obvodů se skládají z klopných obvodů [Ri, R₂, R3} v registrovém zapojení výstupů (%, 2RJ jednotlivého klopného obvodu (RJ se vstupy (¹r2, ²r2) dalšího klopného obvodu (R₂j.
3. 3. Zapojení .podle bodu 1, vyznačené tím, že jednotlivé stupně přídavného řetězce logických obvodů se skládají z časových obvodů se zpožděním začátku signálu spojených v kaskádě za sebou tak, že výstup jednotlivého časového obvodu (Τ_χ) je spojen se vstupem (T₂) dalšího časového obvodu (T₂j.