CN205944070U - 指纹感测器 - Google Patents

指纹感测器 Download PDF

Info

Publication number
CN205944070U
CN205944070U CN201620537117.8U CN201620537117U CN205944070U CN 205944070 U CN205944070 U CN 205944070U CN 201620537117 U CN201620537117 U CN 201620537117U CN 205944070 U CN205944070 U CN 205944070U
Authority
CN
China
Prior art keywords
top surface
nude film
dielectric layer
plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620537117.8U
Other languages
English (en)
Inventor
郑季洋
朴东久
金金森
朴杰森
洪诗煌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Imark Technology Co
Amkor Technology Inc
Original Assignee
Imark Technology Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imark Technology Co filed Critical Imark Technology Co
Application granted granted Critical
Publication of CN205944070U publication Critical patent/CN205944070U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48165—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Image Input (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

指纹感测器。本实用新型的各种方面提供各种指纹感测器装置，所述指纹感测器装置包括互连结构，例如接合线，所述互连结构的至少一部分延伸到用来安放板的介电层中，和/或所述指纹感测器装置包括互连结构，所述互连结构从自所述板侧向地偏移的位置处的半导体裸片向上延伸。

Description

指纹感测器
技术领域
本实用新型有关于指纹感测器。
背景技术
当前用于形成感测器装置(例如，指纹感测器装置)的半导体封装和方法并不适当，例如，会导致感测准确性和/或装置可靠性不足、装置比需要的更厚、装置难以整合到其它产品和/或整合到其它产品中的成本高、等等。通过比较常规和传统方法与如在本申请的其余部分中参考图式阐述的本实用新型，所属领域的技术人员将显而易见此类方法的另外的限制和缺点。
实用新型内容
本实用新型的各种方面提供一种指纹感测器装置以及一种制作指纹感测器装置的方法。作为非限制性实例，本实用新型的各种方面提供各种指纹感测器装置以及其制造方法，所述指纹感测器装置包括互连结构，例如接合线，所述互连结构的至少一部分延伸到用来安放板的介电层中，和/或所述指纹感测器装置包括互连结构，所述互连结构从自所述板侧向地偏移的位置处的半导体裸片向上延伸。
附图说明
图1示出根据本实用新型的各种方面的制作感测器装置的实例方法的流程图。
图2A-2E示出说明根据本实用新型的各种方面的实例感测器装置的横截面图以及制作感测器装置的实例方法。
图3示出说明根据本实用新型的各种方面的实例感测器装置的横截面图以及制作感测器装置的实例方法。
图4A-4C示出说明根据本实用新型的各种方面的实例感测器装置的横截面图以及制作感测器装置的实例方法。
具体实施方式
以下论述通过提供实例来呈现本实用新型的各种方面。此类实例是非限制性的，并且由此本实用新型的各种方面的范围应不必受所提供的实例的任何特定特征限制。在以下论述中，短语“例如”和“示例性”是非限制性的且通常与“借助于实例而非限制”“例如且不加限制”等等同义。
如本文中所使用，“和/或”意指通过“和/或”联结的列表中的项目中的任何一个或多个。作为一实例，“x和/或y”意指三元素集合{(x),(y),(x,y)}中的任何元素。换句话说，“x和/或y”意指“x和y中的一个或两个”。作为另一实例，“x、y和/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。换句话说，“x、y和/或z”意指“x、y和z中的一个或多个”。
本文中所使用的术语仅出于描述特定实例的目的，且并不意图限制本实用新型。如本文中所使用，除非上下文另外明确指示，否则单数形式也意图包含复数形式。将进一步理解，术语“包括”、“包含”、“具有”等等当在本说明书中使用时，表示所陈述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
将理解，虽然术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开来。因此，例如，在不脱离本实用新型的教示内容的情况下，下文论述的第一元件、第一组件或第一部分可被称为第二元件、第二组件或第二部分。类似地，各种空间术语，例如“上部”、“下部”、“侧部”等等，可以用于以相对方式将一个元件与另一元件区分开来。然而，应理解，组件可以不同方式定向，例如，在不脱离本实用新型的教示内容的情况下，半导体装置可以侧向转动使得其“顶”表面水平地朝向且其“侧”表面垂直地朝向。
在图式中，为了清楚起见可以放大层、区和/或组件的厚度或大小。相应地，本实用新型的范围应不受此类厚度或大小限制。另外，在图式中，类似参考标号可以在整个论述中指代类似元件。
此外，应理解，当元件A被提及为“连接到”或“耦合到”元件B时，元件A可以直接连接到元件B或间接连接到元件B(例如，插入元件C(和/或其它元件)可以定位在元件A与元件B之间)。
应理解，尽管本文中呈现的实例主要涉及指纹感测器及其制造方法，但是本实用新型的范围不限于此。例如，本实用新型的各种方面容易适用于其它形式的感测器(例如，血管感测器、温度感测器、湿度感测器、图像感测器、通用生物识别感测器、眼或视网膜感测器、声音感测器、材料检测器等)。
另外，应理解，本文中呈现的实例不限于任何特定类型的指纹感测(例如，光学感测类型、半导体感测类型等)。在涉及半导体感测类型的指纹感测器的实例情境中，本文中呈现的各种实例不限于任何特定类型的此类感测(例如，利用温度和/或压力感测器，利用电容感测器等)。此外，应理解，本文中呈现的实例可以适用于其中同时感测整个指纹(例如，当放置手指时等)的所谓单次感测装置或技术、和/或其中连续地(或依序地)感测(例如，当滑移手指时等)局部经扫描的指纹的所谓连续感测装置或技术。
本实用新型的各种方面提供一种指纹感测器封装(或装置)，所述指纹感测器封装(或装置)可以例如通过以下步骤简化其制造(或建造)过程：将并不干扰导电线(例如，接合线等)的介电(或绝缘)薄膜附接到板(例如，透明板等)的底表面，且随后将上面附接有介电薄膜的板附接到半导体裸片的平面顶表面。
本实用新型的各种方面提供一种指纹感测器封装(或装置)，所述指纹感测器封装(或装置)可以通过以下步骤简化其制造(或建造)过程：附接板(例如，透明板等)，附接的方式使得在半导体裸片的平面顶表面的外周界上暴露接合垫，因此所述板并不干扰连接到接合垫的导电线(例如，接合线等)。
本实用新型的各种方面还提供一种指纹感测器封装(或装置)，其中所述指纹感测器封装包含：衬底，所述衬底包含多个导电图案；半导体裸片，所述半导体裸片具有平面顶表面，所述平面顶表面在其上具有多个接合垫并安装在衬底的顶表面上；导电线，所述导电线电连接半导体裸片的接合垫与衬底的导电图案；介电层(例如，绝缘薄膜等)，所述介电层附接到半导体裸片的顶表面；板(例如，透明板等)，所述板附接到介电层的顶部(或顶侧)；以及包封材料(例如，绝缘模塑材料等)，所述包封材料覆盖衬底的顶表面、导电线以及半导体裸片的侧部。
本实用新型的各种方面另外提供一种指纹感测器封装(或装置)，其中所述指纹感测器封装包含：衬底，所述衬底包含多个导电图案；半导体裸片，所述半导体裸片具有平面顶表面，所述平面顶表面在其上具有多个接合垫并安装在衬底的顶表面上；导电线，所述导电线电连接半导体裸片的接合垫与衬底的导电图案；板(例如，透明板等)，所述板附接到介电层的顶部(或顶侧)以便从多个接合垫侧向地偏移；以及包封材料(例如，绝缘模塑材料等)，所述包封材料覆盖衬底的顶表面、导电线以及半导体裸片。
本实用新型的各种方面提供一种指纹感测器装置(或封装)以及其制造方法，所述指纹感测器装置(或封装)包含：衬底，所述衬底具有衬底顶面、衬底底面以及在衬底顶面与衬底底面之间的衬底侧面，所述衬底包括在衬底顶面上的导电层；半导体裸片，所述半导体裸片具有裸片顶面、裸片底面以及在裸片顶面与裸片底面之间的裸片侧面，所述半导体裸片包括在裸片顶面上的接合垫；导电互连结构，所述导电互连结构电连接接合垫与导电图案；介电层(DL)，所述DL具有DL顶面、耦合到裸片顶面的DL底面、以及在DL顶面与DL底面之间的DL侧面；板，通过所述板感测指纹，所述板具有板顶面、耦合到DL顶面的板底面、以及在板顶面与板底面之间的板侧面；以及包封材料，所述包封材料覆盖衬底顶面、裸片侧面以及导电互连结构。
导电互连结构可以(例如)包含接合线。介电层可以(例如)围绕接合线的上部部分，并且包封材料可以围绕接合线的下部部分。介电层可以(例如)包含将板底面粘附到裸片顶面的粘合层。介电层可以(例如)覆盖整个裸片顶表面。板可以(例如)包括玻璃。包封材料可以(例如)覆盖仅裸片顶面的未被板覆盖的一部分。包封材料可以(例如)覆盖DL侧面和板侧面。介电层可以(例如)由与包封材料不同的材料形成。介电层可以(例如)包括预制片材。板可以(例如)覆盖整个裸片顶面但是覆盖小于整个衬底顶面。裸片顶面可以(例如)包括半导体裸片的平面的且最上部的表面。
本实用新型的各种方面提供一种指纹感测器装置(或封装)，其包含：衬底，所述衬底具有衬底顶面、衬底底面以及在衬底顶面与衬底底面之间的衬底侧面，所述衬底包括在衬底顶面上的导电图案；半导体裸片，所述半导体裸片具有裸片顶面、裸片底面以及在裸片顶面与裸片底面之间的裸片侧面，其中裸片顶面包括半导体裸片的最上部平面的面并且半导体裸片包括在裸片顶面上的接合垫；接合线，所述接合线电连接接合垫与导电图案；包封材料，所述包封材料围绕裸片侧面，并且具有与裸片顶面共面的包封物顶面、包封物底面以及在包封物顶面与包封物底面之间的包封物侧面；以及介电层(DL)，所述DL具有DL顶面、耦合到裸片顶面且耦合到包封物顶面的DL底面、以及在DL顶面与DL底面之间的DL侧面，其中介电层覆盖整个裸片顶面以及包封物顶面的至少一部分。
指纹感测器装置可以(例如)包含板，通过所述板感测指纹，所述板具有板顶面、耦合到DL顶面的板底面、以及在板顶面与板底面之间的板侧面。介电层可以(例如)包括将板底面粘附到裸片顶面的粘合剂。介电层可以(例如)接触并围绕接合线的至少第一部分，并且包封材料接触并围绕接合线的至少第二部分。
本实用新型的各种方面提供一种指纹感测器装置(或封装)，其包含：衬底，所述衬底具有衬底顶面、衬底底面以及在衬底顶面与衬底底面之间的衬底侧面，所述衬底包括在衬底顶面上的导电图案；半导体裸片，所述半导体裸片具有裸片顶面、裸片底面以及在裸片顶面与裸片底面之间的裸片侧面，其中裸片顶面包括半导体裸片的最上部平面的面并且半导体裸片包括在裸片顶面上的接合垫；接合线，所述接合线电连接接合垫与导电图案；包封材料，所述包封材料围绕裸片侧面，并且具有包封物顶面、包封物底面以及在包封物顶面与包封物底面之间的包封物侧面；介电层(DL)，所述DL具有DL顶面、耦合到裸片顶面的DL底面、以及在DL顶面与DL底面之间的DL侧面；以及板，通过所述板感测指纹，所述板具有板顶面、耦合到DL顶面的板底面、以及在板顶面与板底面之间的板侧面，其中所述板定位在仅裸片顶面的从接合垫侧向地偏移的一部分上。
介电层可以(例如)包含将板底面粘附到裸片顶面的粘合层。包封材料可以(例如)覆盖仅裸片顶面的未被板覆盖的一部分。包封材料可以(例如)覆盖DL侧面和板侧面。
本实用新型的以上和其它方面将在各种实例实施方案的以下描述中进行描述并从各种实例实施方案的以下描述中显而易见。现将参考附图呈现本实用新型的各种方面。
应注意，尽管一般在形成多个指纹感测器装置(例如，呈晶片或面板形式)之后进行分离的情况下呈现本文中提供的实例，但本实用新型的范围不限于此。例如，在实例实施方案中，针对整个制造过程或其任何部分，可以单独地制造指纹感测器装置。
图1示出根据本实用新型的各种方面的制作感测器装置(例如，指纹感测器装置)的实例方法1000的流程图。实例方法1000可以(例如)与本文中所论述的任何其它方法(例如，关于图2A-2E、图3、图4A-4C等所论述的实例方法)共享任何或全部特征。图2A-2E示出说明根据本实用新型的各种方面的实例感测器装置的横截面图以及制作感测器装置的实例方法。图2A-2E中示出的结构可以与图3、图4A-4C等中示出的类似结构共享任何或全部特征。图2A-2E可以(例如)示出在图1的实例方法1000的各种阶段(或块)的实例感测器装置(例如，指纹感测器装置)。现将一起论述图1和2A-2E。应注意，在不脱离本实用新型的范围的情况下，可以改变实例方法1000的实例块的顺序，可以省略各种块，和/或可以添加各种块。
一般来说，实例方法1000可以包括耦合半导体裸片与衬底(块1010)、将半导体裸片电连接到衬底(块1020)、附接板(块1030)、包封(块1040)以及分离(块1050)。
实例方法1000可以在块1005处开始执行。实例方法1000可以响应于任何各种原因或条件而开始执行，在此提供所述各种原因或条件的非限制性实例。例如，实例方法1000可以响应于从实例方法1000的另一个块或另一方法(例如，与图2A-2E、图3、图4A-4C相关的实例方法或其任何部分等)接收过程流程而开始执行。又例如，实例方法1000可以响应于方法1000所使用的材料的到达、响应于过程或设备或方法1000所使用的其它资源的可用性等而开始执行。另外，例如，实例方法1000可以响应于使用者和/或自动化命令的开始(例如，来自过程控制器、安全系统等)而开始执行。一般来说，实例方法1000可以响应于任何各种原因或条件而开始执行。相应地，本实用新型的范围不受任何特定开始原因或条件的特征限制。
实例方法1000可以在块1010处包括耦合半导体裸片与衬底。块1010可以包括以任何各种方式进行此类耦合，在此提供所述各种方式的非限制性实例。
块1010可以(例如)包括以任何各种方式提供(例如，接收和/或制备等)半导体裸片。例如，块1010可以包括接收呈完全制备或部分制备状态的半导体裸片。例如，块1010可以包括接收来自不同地理位置处的建造机构或相关联分销机构的充分制备或部分制备的裸片、来自相同的一般地理位置处的上游制造过程的充分制备或部分制备的裸片等。例如，可以在现场或在与本文中所论述的任何其它处理活动有关的场外执行本文中所论述的任何或全部的半导体裸片制备活动。
半导体裸片可以(例如)包括第一裸片面(例如，平面的裸片顶面或顶表面等)、第二裸片面(例如，平面的裸片底面或底表面等)以及在第一裸片面与第二裸片面之间的一个或多个外围裸片面(例如，平面的裸片侧面或侧表面等)。在实例实施方案中，半导体裸片的整个第一面和整个第二面可以是平面的(例如，在其外围边缘处没有(例如)用于为接合线或其它特征留出空间的阶跃或凹口等)。
虽然没有明确示出，但是半导体裸片的第一裸片面可以(例如)包括指纹感测单元。指纹感测单元可以(例如)包括指纹感测电路(例如，迹线、电极、光学元件、电容性感测元件等)和/或指纹处理电路(例如，用以处理或分析从指纹感测电路接收的指纹相关信号的逻辑电路等)。指纹感测单元可以(例如)通过感测和分析电容(例如，电容的改变或电容模式)、光学图像(例如，针对可见和/或不可见的辐射)、温度、压力等来检测指纹。指纹感测单元用以感测指纹特征的部分(例如，在半导体裸片的第一裸片面上)可通常在本文中称为指纹感测区域。在实例实施方案中，指纹感测区域可以位于半导体裸片的中心(或居中)区中。指纹感测区域可以(例如)是长方形、正方形等。例如，从顶视图看，半导体裸片可以类似地(例如)是正方形、长方形等。
半导体裸片的第二裸片面可以(例如)包括块体半导体材料。此类块体半导体材料可以(例如)尽可能地变薄但是仍提供对第一裸片面上的感测器电路的结构支撑。尽管主要在接合线半导体裸片的情况下呈现本文中的实例，但应理解，本实用新型的范围不限于此。例如，第二裸片面可以包括各种类型的互连结构，例如通过导电通孔(例如，硅穿孔等)或穿过半导体裸片的其它导电通路电连接到第一裸片面的互连结构。此类导电互连结构可以(例如)包括导电凸块或导电球(例如，焊料凸块或焊料球等)、金属桩或金属柱(例如，铜桩或铜柱等)等。另外，可以利用除接合线(例如，电镀迹线等)外的其它互连结构。
在实例实施方案中，第一裸片面可以包括裸片互连垫(例如，接合垫、迹线、焊盘、图案等)。此类裸片互连垫可以(例如)用于将半导体裸片电连接到另一组件(例如，衬底、一般信号分配结构、另一裸片、无源组件、电源、信号源或阱点等)。此类裸片互连垫可以(例如)定位在第一裸片面上在感测单元的感测区域的周界之外(和/或在所述周界周围)。例如，此类裸片互连垫可以围绕任何数目的面上(例如，一个面、两个面、四个面、三个面上等)的感测单元(或感测区域)。
裸片互连垫可以(例如)包括任何各种导电材料(例如，铜、铝、银、金、镍、其合金等)。裸片互连垫可以(例如)通过第一裸片面上的介电层(例如，顶部介电层)中的孔口暴露。介电层可以(例如)覆盖裸片互连垫的侧表面和/或裸片互连垫的顶表面的外周界。
块1010可以包括以任何各种方式制备半导体裸片。例如，为了获得半导体裸片的所要薄度(或厚度)，块1010可以包括将半导体裸片薄化为所要厚度。例如，块1010可以包括磨削半导体裸片的第二裸片面(例如，半导体裸片的背面或非活动面)以实现所要厚度。又例如，块1010可以包括通过利用化学/机械平坦化(CMP)和/或任何其它类型的薄化处理来执行薄化。块1010可以(例如)包括将半导体裸片薄化为单个裸片或薄化为裸片的晶片(例如在晶片薄化处理中)。以此方式，半导体裸片可以是在薄化之后分离的(或从晶片切分的)。
应注意，尽管本文中呈现的实例通常涉及单个半导体裸片，但是也可以提供任何数目的半导体裸片和/或其它电子组件并与衬底耦合。
示出块1010的各种方面的实例实施方案200A在图2A处示出。实例实施方案200A(或组合件、子组合件、封装等)包括半导体裸片120，所述半导体裸片具有第一裸片面120a(例如，平面的裸片顶面或顶表面等)、第二裸片面120b(例如，平面的裸片底面或底表面等)、以及在第一裸片面120a与第二裸片面120b之间的一个或多个外围裸片面120c(例如，平面的裸片侧面或侧表面等)。在实例实施方案200A中，半导体裸片120的整个第一裸片面120a和整个第二裸片面120b是平面的(例如，在其外围边缘处没有阶跃或凹口等)。
实例半导体裸片120的第一裸片面120a包括指纹感测单元123，指纹感测单元123在图2A中示出，但是出于说明的清晰性目的而未在其它图中示出。实例指纹感测单元可以(例如)包括指纹感测电路(例如，迹线、电极、光学元件、电容性感测元件等)和/或指纹处理电路(例如，用以处理或分析从指纹感测电路接收的指纹相关信号的逻辑电路等)。指纹感测单元可以(例如)通过感测电容(例如，电容的改变或电容模式)、光学图像(例如，针对可见和/或不可见的辐射)、温度、压力等来检测指纹。指纹感测单元用以感测指纹特征的部分(例如，在半导体裸片120的第一裸片面120a上)可通常在本文中称为指纹感测区域。在实例实施方案中，指纹感测区域可以位于第一裸片面120a的中心(或居中)区中。指纹感测区域可以(例如)是长方形、正方形等。(例如)从顶视图看，半导体裸片120可以类似地是正方形、长方形等。
在实例实施方案200A中，第一裸片面120a包括裸片互连垫121(例如，垫片、焊盘、迹线、图案等)。虽然仅示出一个裸片互连垫121，但是应理解，可以存在任何数目的此类垫片。如本文所论述，实例裸片互连垫121用于将半导体裸片120电连接到衬底110。实例裸片互连垫121可以(例如)定位在第一裸片面120a上在感测单元的感测区域的周界之外(和/或在所述周界周围)。例如，多个实例裸片互连垫121可以邻接或围绕任何数目的面上(例如，一个面、两个面、四个面、三个面上等)的感测单元(或感测区域)。在实例实施方案200A中，实例裸片互连垫121示出为朝向半导体裸片120的一个周界面侧向地偏移，但是本实用新型的范围不限于此。
实例裸片互连垫121可以(例如)包括任何各种导电材料(例如，铜、铝、银、金、镍、其合金等)。实例裸片互连垫121可以(例如)通过第一裸片面120a上的介电层(例如，顶部介电层)中的孔口暴露。此类介电层(如果存在)可以覆盖裸片互连垫121的侧表面和/或裸片互连垫121的顶表面的外周界。
一般来说，块1010可以包括提供半导体裸片。相应地，本实用新型的范围不应受半导体裸片的任何特定类型的特征或提供半导体裸片的任何特定方式的特征限制。
除提供半导体裸片之外，块1010还可以包括耦合半导体裸片与衬底。块1010可以包括以任何各种方式耦合半导体裸片(和/或其它半导体裸片或其它电子组件)与衬底，在此提供所述各种方式的非限制性实例。
块1010可以(例如)包括耦合半导体裸片与包括任何各种特征的衬底。例如，衬底可以包括电路板材料(例如，FR-4玻璃环氧树脂、G-10布纹玻璃和环氧树脂、FR-n(其中n＝1至6)、CEM-m(其中m＝1至4)、层合材料、层合热固性树脂、包铜层合材料、树脂浸渍B状态布(预浸体)、聚四氟乙烯、其组合、其等效物等)。衬底还可以(例如)是无芯的。衬底可以包括一层或多层的任何各种介电材料，例如，无机介电材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物等)和/或有机介电材料(例如，聚合物、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、模塑材料、酚醛树脂、环氧树脂等)，但本实用新型的范围不限于此。衬底可以(例如)包括硅或任何各种半导体材料。衬底还可以(例如)包括玻璃(例如，玻璃、蓝宝石玻璃、钢化玻璃等)或金属板(或晶片)。衬底可以包括任何各种配置。例如，衬底可以呈晶片或面板形式。衬底还可以(例如)呈切分或分离形式。
衬底可以(例如)是或仅包括不具有导电路由路径的块体材料。替代地，例如，衬底可以包括一个或多个导电层、通孔、和或信号分配结构。例如，衬底可以包括从衬底的顶表面到或朝向衬底的底表面延伸至衬底中的导电通孔。又例如，替代延伸直通衬底的导电通孔(或除延伸直通衬底的导电通孔之外)，衬底可以包括呈间接路径(例如，呈包括垂直导电路径段或部分和橫向导电路径段或部分的组合的导电路径)在衬底的顶表面与底表面之间延伸的导电路径。
块1010可以(例如)包括以任何各种方式耦合(或安装或附接)半导体裸片与衬底。例如，块1010可以包括利用粘合层耦合半导体裸片与衬底。例如，可以利用半导体裸片与衬底之间的粘合层将第二裸片面(例如，裸片底面等)耦合到第一衬底面(例如，衬底顶面等)。在实例实施方案中，此类耦合可能仅是机械的(例如，在不同过程中执行电互连)。然而，在其它实例实施方案中，此类耦合可以在同一过程中机械且电性地耦合半导体裸片与衬底。
现在参考图2A的实例实施方案200A。实例实施方案200A(或组合件、子组合件、封装等)包括半导体裸片110，其中第二裸片面120b(例如，裸片底面等)通过半导体裸片120与衬底110之间的粘合层122耦合到第一衬底面110a(例如，衬底顶面等)。
实例裸片互连垫121将(例如，在块1020处)电连接到其上的实例导电层111a(例如，图案、迹线、垫片、焊盘等)在第一衬底面110a上。通过贯通衬底110的导电通孔112电连接到实例导电层111a的实例导电层111b(例如，图案、迹线、垫片、焊盘等)在第二衬底面110b上。应注意，尽管导电通孔112示出为直通的通孔，但是导电通孔112还可以遵循贯通衬底110的主体的间接路线(例如，利用多层互连)。在第二衬底面110b上的导电层111b可以(例如)用于将指纹感测器装置连接到另一电路(例如，连接到封装上封装配置中的电路、连接到多芯片模块的衬底、连接到母板等)。
应注意，尽管本文中提供的实例通常涉及耦合单个半导体裸片与衬底，但是也可以耦合任何数目的裸片和/或其它电子组件。
一般来说，块1010可以包括耦合(或安装或附接)半导体裸片与衬底。相应地，本实用新型的范围不应受半导体裸片的任何特定类型的特征或耦合半导体裸片与衬底的任何特定方式的特征限制。
实例方法1000可以在块1020处包括将半导体裸片电连接到衬底。块1020可以包括以任何各种方式进行此类电连接，在此提供所述各种方式的非限制性实例。应注意，在其中在块1010处执行全部电连接的实例实施方案中，可以省略块1020。
块1020可以(例如)包括将第一裸片面上的裸片互连垫(或其多个)电连接到第一衬底面上的对应导电层(例如，图案、垫片、迹线、焊盘等)。此类电连接可以(例如)包括线接合、金属电镀或沉积等。
尽管本文中示出和论述的实例通常涉及通过线接合来进行电连接，但是本实用新型的范围不限于此。例如，可以利用任何各种电互连结构。
例如，块1020可以(例如)包括利用任何各种类型的互连结构(例如，导电球或导电凸块、焊料球或焊料凸块、金属柱或金属桩、铜柱或铜桩、焊料加盖柱或焊料加盖桩、焊胶、导电粘合剂等)将半导体裸片耦合和/或电连接到衬底。块1020可以包括利用任何各种接合技术(例如，热压(TC)接合、热压非导电胶(TCNCP)接合、块回焊、粘合附着等)电连接半导体裸片与衬底。在实例实施方案中，块1020可以包括利用导电凸块将半导体裸片的裸片互连垫(例如，垫片、迹线、焊盘、图案等)电连接到衬底的对应导电层(例如，图案、迹线、焊盘、垫片等)。如本文所论述，此类裸片互连垫可以(例如)通过半导体裸片上的介电层(或钝化层)中的对应开口(或孔口)暴露。类似地，衬底上的此类导电层可以(例如)通过衬底上的介电层(或钝化层)中的对应开口(或孔口)暴露。
示出块1020的各种方面的实例实施方案200B在图2B处示出。实例实施方案200B(或组合件、子组合件、封装等)包括如关于块1010和图2A所论述的半导体裸片120和衬底110。第一裸片面120a上的裸片互连垫121通过接合线130电连接到第一衬底面110a上的导电层111a。实例导电层111a又连接到从衬底顶面110a到衬底底面110b延伸穿过衬底110的导电通孔112。导电通孔112又电连接到第二衬底面111b上的导电层111b。此类导电层111b可以(例如)用来(例如，利用本文中所论述的任何实例导电互连结构等)将指纹感测器装置连接到另一电路。
应注意，尽管本文中提供的实例通常涉及连接单个半导体裸片，但是也可以连接任何数目的裸片和/或其它电子组件。
一般来说，块1020可以包括将半导体裸片电连接到衬底。相应地，本实用新型的范围不应受半导体裸片的任何特定类型的特征或将半导体裸片连接到衬底的任何特定方式的特征限制。
实例方法1000可以在块1030处包括附接板。块1030可以包括以任何各种方式附接(或形成)板，在此提供所述各种方式的非限制性实例。
在实例实施方案中，块1030可以包括利用介电层(例如，粘合层等)将预制板附接到半导体裸片，但是本实用新型的范围不限于此。例如，可以任何各种方式(例如，模塑、印刷、沉积等)在半导体裸片上(或跨半导体裸片)形成板(或防护层)。
介电层(DL)(例如，粘合层等)可以(例如)具有第一DL面(例如，平面的DL顶面表面等)、第二DL面(例如，平面的DL底面或底表面等)、以及在第一DL面与第二DL面之间的外围DL面(例如，DL侧面或侧表面等)。第二DL面可以(例如)直接接触和/或覆盖在块1020处连接的半导体裸片的第一裸片面(例如，裸片顶面等)。第一DL面可以(例如)直接接触和/或覆盖(本文中所论述的)板的一面。
在实例实施方案中，介电层可以是或包括非导电粘合剂(例如，包括一个或多个介电材料)，所述非导电粘合剂电隔离半导体裸片的整个第一裸片面，例如，在半导体裸片的第一裸片面与粘附到介电层的与半导体裸片相反的一面的组件(例如，板等)之间提供非导电路径。应注意，介电层材料可以与在块1040处形成的包封材料不同，但也可以相同。
介电层可以(例如)设定大小为大于半导体裸片的第一裸片面。在另一实例实施方案中，介电层的面积可以小于半导体裸片的第一裸片面，例如保留半导体裸片的第一裸片面的一部分不被介电层覆盖。又例如，介电层的面积可以匹配半导体裸片的第一裸片面的面积。
在实例实施方案中，介电层(例如，粘合层等)可以封装(例如，覆盖、围绕和/或接触等)在块1020处使用的互连结构的至少一部分。例如，在其中利用一个或多个接合线将半导体裸片电连接到衬底的实例实施方案中，介电层可以封装接合线的至少一部分(例如，上部部分等)。例如，至少接合线的高于裸片顶面的水平的部分可以由介电层封装。应注意，在其中介电层设定大小为悬垂于半导体裸片的外围之上的实例实施方案中，接合线在半导体裸片的覆盖面积之外的一部分也可以由介电层封装。又应注意，在其中介电层设定大小为小于第一裸片面的面积的实例实施方案中，从第一裸片面延伸的接合线不必由介电层封装(但是，取决于介电层的定位，可以由介电层封装)。
在实例实施方案中，可以考虑介电层呈现薄膜包线(FOW)特性。FOW特性可(例如)通常涉及这样的特性：其中介电层140包括凝胶(或胶等)特性，(例如)从而允许线结构(例如，接合线等)或其它互连结构(例如，接合垫等)在形成时或在置放介电层140时由介电层140封装。应注意，当介电层140固化时，此类凝胶特性(例如)通常会消失，但是至少一些可塑性可以保留。
介电层(例如，粘合层等)可以包括任何各种特征。例如，介电层可以包括粘合液体或胶或凝胶、预制粘合片材或薄膜、绝缘薄膜等。在实例实施方案中，当附接板时介电层可以具有凝胶类或胶类稠性，所述稠性当固化时转为固体稠性。在实例实施方案中，介电层可以是透明的，但是本实用新型的范围不限于此。
块1030可以包括以任何各种方式形成介电层(例如，粘合层等)。例如，块1030可以包括通过光刻、丝网印刷、滴涂和铺开或压滚、打印、涂刷、浸渍、层合预制片材或薄膜等形成介电层。
板可以(例如)具有第一板面(例如，平面的板顶面或顶表面等)、第二板面(例如，平面的板底面或底表面等)、以及在第一板面与第二板面之间的外围板面(例如，板侧面或侧表面等)。
也可以称为防护板的板(或层)可以包括任何各种特征。板可以(例如)防止半导体裸片受外部力和/或污染物(例如，归因于手指按压、滑动等)影响。板可以(例如)覆盖半导体裸片的至少第一裸片面。在实例实施方案中，板可以具有比半导体裸片更大的面积(例如，悬垂于半导体裸片之上)。板还可以(例如)具有与衬底相同的大小，(例如)从而形成指纹感测器装置的整个顶面。虽然实例板可以包括材料的预制板(例如，在块1030处的附接之前形成)，但是本实用新型的范围不限于此。例如，可以在板的材料沉积在介电层上时(或在此之后)形成板。
板可以包括各种材料中的任何一个或多个。例如，防护板可以包括玻璃、蓝宝石、蓝宝石玻璃、钢化玻璃、塑料、聚碳酸酯(PC)、聚酰胺(PI)等中的一个或多个，但是本实用新型的各方面并不限于此。在实例实施方案中，板可以包括氧化铝涂层。例如，块1030可以包括通过粒子冲击(或机械冲击)、热喷涂、等离子体喷涂、超音速火焰(HVOF)喷涂等在板上形成氧化铝涂层(或其它涂层)。
应注意，在各种实例实施方案中，板可以是或包括另一装置(例如，其中整合指纹感测器装置的消费型电子装置)的板。例如，板可以是较大板(例如，窗口、涂层、显示屏幕等)的一部分。
在实例实施方案中，第一介电层面(例如，介电层顶面等)可以粘附到第二板面(例如，板底面等)，并且第二介电层面(例如，介电层底面等)可以粘附到第一裸片面(例如，裸片顶面等)。
块1030可以(例如)包括首先在板上形成介电层，且随后将具有介电层的板置放在半导体裸片上。然而，在另一实例情境中，块1030可以包括首先在第一裸片面上形成介电层，且随后将板置放在具有介电层的第一裸片面上。
示出块1030的各种方面的实例实施方案200C在图2C处示出。实例实施方案200C(或组合件、子组合件、封装等)包括在半导体裸片120的裸片顶面120a上(例如，直接在裸片顶面120a上，等)的介电层140。第二DL面140b粘附到第一裸片面120a。第一DL面140b粘附到第二板面150b。
实例介电层140具有均匀的厚度并设定大小为大于半导体裸片120的第一裸片面120a的面积。实例介电层140可以(例如)包括非导电粘合剂的连续层，例如，在半导体裸片120的第一裸片面120a与板150的第二板面150b之间提供非导电路径。然而，在替代实施方案中，介电层140可以包括孔口(或开口)，通过所述孔口(或开口)可以与另一组件进行导电接触。
介电层140封装(例如，覆盖、围绕和/或接触等)接合线130的顶部部分。例如，介电层140直接定位在半导体裸片120之上(例如，在半导体裸片120的覆盖面积内)的第一部分封装接合线130的第一部分，并且介电层140悬垂于半导体裸片140之上(例如，在半导体裸片120的覆盖面积之外)的第二部分封装接合线130的第二部分。此时在制造过程中，暴露接合线130的第三部分(例如，下部部分等)(所述部分可以例如在块1040处封装)。
在形成介电层和/或将板附接到半导体裸片之后，可以固化介电层(介电层可以呈未固化或半固化状态)以使介电层硬化。
第一板面150a(或板顶面等)暴露，例如，用于与被感测的手指接触或至少与被感测的手指极为接近。示出实例板150具有的面积大体上大于半导体裸片120的面积，例如悬垂于半导体裸片120的外围边缘之上。
一般来说，块1030可以包括附接板。相应地，本实用新型的范围不应受板的任何特定类型的特征或附接板的任何特定方式的特征限制。
实例方法1000可以在块1040处包括包封。块1040可以包括以任何各种方式包封(例如，半导体裸片、衬底、板和/或介电层等)，在此提供所述各种方式的非限制性实例。
块1040可以(例如)包括形成包封材料，所述包封材料覆盖衬底的至少第一衬底面(例如，衬底顶面等)，在块1010处在所述第一衬底面安装半导体裸片。包封材料可以(例如)具有第二包封物面(例如，底面或底表面等)，所述第二包封物面覆盖第一衬底面(例如，尚未被半导体裸片覆盖的部分等)。
包封材料还可以(例如)覆盖和围绕半导体裸片的至少外围裸片面。包封材料还可以(例如)覆盖和围绕介电层和/或板的至少外围裸片面。
在实例实施方案中，包封材料可以包括与第一裸片面(例如，裸片顶面或顶表面等)共面的第一包封物面(例如，包封物顶面或顶表面等)。例如，在块1030处附接的介电层和/或板可以界定第一包封物面(例如，包封物顶面或顶表面等)。
另外，在实例实施方案中，包封材料可以包括与第一板面(例如，板顶面或顶表面等)共面的第一包封物面(例如，包封物顶面或顶表面等)。然而，在替代实施方案中，包封材料可以覆盖板的第一板面(或例如其外围部分)。例如，包封材料可以包括第一包封物面，所述第一包封物面高于第一板面并包括暴露第一板面(或其一部分)的孔口。
在各种实例实施方案中，例如在其中板和/或介电层不完全覆盖第一裸片面的实施方案中，包封材料还可以覆盖第一裸片面的未被介电层和/或板覆盖的部分。
包封材料可以包括任何各种包封或模塑材料(例如，树脂、聚合物、聚合物复合材料、具有填充剂的聚合物、环氧树脂、具有填充剂的环氧树脂、具有填充剂的环氧丙烯酸酯、硅酮树脂、其组合、其等效物等)。包封材料可以(例如)包括聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、双马来酰亚胺三嗪(BT)、酚醛树脂、本文中所论述的任何介电材料等中的任何一个或多个。在各种实例实施方案中，包封材料可以(例如)是不透明的。
块1040可以包括以任何各种方式(例如，压缩模塑、传递模塑、液体包封物模塑、真空层合、胶印刷、薄膜辅助模塑等)形成包封材料。在实例实施方案中，块1040可以包括利用密封模套或薄膜辅助模塑技术来保持板的第一板面(例如，板顶面或顶表面等)不含包封材料。在另一实例实施方案中，块1040可以包括最初形成包封材料以覆盖板的第一板面，且随后薄化包封材料直到从包封材料暴露板的第一板面。在实例实施方案中，块1040可以包括在介电层(和/或板)与衬底之间的空的空间中形成包封材料。
示出块1040的各种方面的实例实施方案200D在图2D处示出。实例实施方案200D(或组合件、子组合件、封装等)包括覆盖衬底110的第一衬底面110a(例如，衬底顶面等)的至少一部分的包封材料160。实例包封材料160还覆盖在第一衬底面110a上或在所述第一衬底面110a处的导电层111a(例如，迹线、图案、焊盘、垫片等)。实例包封材料160另外覆盖并围绕半导体裸片120的侧面120c。实例包封材料160还分别覆盖并围绕介电层140和板150的侧面140c和150c。实例包封材料160另外覆盖第二DL面140b的未被半导体裸片120覆盖的外围部分。实例包封材料160包括与第一板面150a共面的第一包封物面160a(例如，包封物顶面等)。
一般来说，块1040可以包括包封。相应地，本实用新型的范围不应受包封材料的任何特定类型的特征或包封的任何特定方式的特征限制。
实例方法1000可以在块1050处包括分离。块1050可以包括以任何各种方式进行分离，在此提供所述各种方式的非限制性实例。
如本文所论述，可以在个别封装级执行或可以在晶片或面板级执行本文中所论述的各种方法块(或操作或步骤)。在其中在晶片或面板级执行块1010-1040的实例实施方案中，块1050可以包括将所述封装分离为个别封装。
块1050可以(例如)包括沿着装置之间的分离(或锯切或切割)道切割多个指纹感测器装置的晶片或面板。此类切割可以(例如)包括激光切割、机械锯切、等离子体切割等。
示出块1050的各种方面的实例实施方案200E在图2E处示出。实例实施方案200E(或组合件、子组合件、封装等)示出从指纹感测器装置的面板或晶片分离的个别指纹感测器装置100。应注意，尽管实例实施方案200E并未示出在导电层111b上的额外互连结构(例如，导电凸块或导电球、金属桩或金属柱等)，但是可以在块1050处的分离之前或之后形成此类结构。沿着分离线(或分离道)，外围包封物面160c和外围衬底面110c可以(例如)共面。
应注意，可以(例如)在实例方法1000的任何实例块之后执行分离，(例如)接着进行单个封装过程。
一般来说，块1050可以包括分离。相应地，本实用新型的范围不应受分离的任何特定类型或方式的特征限制。
实例方法1000可以在块1095处包括视需要继续制造(或处理)。块1095可以包括以任何各种方式继续制造(或处理)，在此提供所述各种方式的非限制性实例。
例如，块1095可以包括执行额外的衬底处理功能、将额外电子组件安装到衬底、将装置互连结构附接到衬底、覆盖、一般封装、测试、标记、运送、将指纹感测装置100整合到另一产品中等。又例如，块1095可以包括将实例方法1000的执行流程引导到实例方法1000的任何先前块(或其部分)。另外例如，块1095可以包括将实例方法1000的执行流程引导到本文中所揭示的任何其它方法或其部分(例如，与图3相关联的实例方法、与图4A-4C相关联的实例方法，等)。
一般来说，块1095可以包括继续制造(或处理)。因此，本实用新型的范围不应受继续制造(或处理)的任何特定方式或类型的特征限制。
如图2E中示出的实例实施方案200E中所示(所述实例实施方案在本文中还可以称为指纹感测器装置100(或封装))，根据图1的实例方法1000制造的实例指纹感测器装置可以在手指(或其指纹)触摸或极为接近于板150的第一板面150a(例如，板顶面等)时基于电容的改变而感测指纹，其在半导体裸片120的第一裸片面120a(例如，裸片顶面等)上，所述半导体裸片在第一裸片面上包含指纹感测单元。指纹感测器装置(或封装)100可进一步包含电连接到衬底110(例如，电连接到第二衬底面110b上的导电层111b和/或电连接到第一衬底面110a上的导电层111a)的柔性电路板或其它互连结构(未示出)。柔性电路板可以(例如)电连接到指纹感测器封装100的一个或多个输入和/或输出垫并且可以电连接到外部衬底或外部电子装置。
如本文中所陈述，本实用新型的范围不限于所论述的具体实例方法步骤(或相关联结构)。例如，可以从图1的实例方法1000移除各种块(或其部分)或将各种块(或其部分)添加到图1的实例方法1000，可以重新排列各种块(或其部分)，可以修改各种块(或其部分)等。例如，如本文所论述，板和/或介电层的大小可以变化。在实例实施方案中，第一板面(例如，板顶面等)的大小(或面积)可以等于(例如，完全等于和/或在制造公差内等于，等)第一衬底面(例如，衬底顶面等)的大小(或面积)。图3提供实例实施方案。
具体来说，图3示出说明根据本实用新型的各种方面的实例感测器装置的横截面图以及制作感测器装置的实例方法。图3中示出的结构可以与图2A-2E、图4A-4C等中示出的类似结构共享任何或全部特征。图3可以(例如)示出在图1的实例方法1000的阶段(或块)的实例感测器装置(例如，指纹感测器装置)。现将一起论述图1和3。
在本文中还可以称为指纹感测器装置200(或封装)的实例实施方案300包括介电层240，所述介电层可以与图2C-2E的介电层140、图4A-4C的介电层340等共享任何或全部特征。实例实施方案300还包括板250，所述板可以与图2C-2E的板150、图4A-4C的板350等共享任何或全部特征。实例实施方案300还包括包封材料260，所述包封材料可以与图2D-2E的包封材料160、图4B-4C的包封材料360等共享任何或全部特征。
介电层(DL)240具有第一DL面240a(例如，DL顶面或顶表面等)、第二DL面240b(例如，DL底面或底表面等)、以及在第一DL面240a与第二DL面240b之间的外围DL面240c(例如，DL侧面或侧表面等)。板250具有第一板面250a(例如，板顶面或顶表面等)、第二板面250b(例如，板底面或底表面等)、以及在第一板面250a与第二板面250b之间的外围板面250c(例如，板侧面或侧表面等)。包封材料260具有第一包封物面260a(例如，包封物顶面或顶表面等)、第二包封物面260b(例如，包封物底面或底表面等)、以及在第一包封物面260a与第二包封物面260b之间的外围包封物面260c(例如，包封物侧面或侧表面等)。
第二包封物面260b在第一衬底面110a上，并且包封材料260覆盖并围绕外围裸片面120c。第一包封物面260a与第一裸片面120a共面。第二DL面240b覆盖第一包封物面260a和第一裸片面120a。第二板面250b覆盖第一DL面240a。另外，在实例实施方案300中，外围衬底面110c、外围包封物面260c、外围DL面240c以及外围板面250c共面。
参考实例方法1000，在块1030处附接介电层和板并且固化(和硬化)介电层之后，实例方法1000的执行流至块1040。在块1040处，在组合件的空的区域中形成包封材料。接着从面板或晶片分离个别指纹感测器装置，从而形成实例指纹感测器装置200。
如本文中所陈述，本实用新型的范围不限于所论述的具体实例方法步骤(或相关联结构)。例如，可以从图1的实例方法1000移除各种块(或其部分)或将各种块(或其部分)添加到图1的实例方法1000，可以重新排列各种块(或其部分)，可以修改各种块(或其部分)等。例如，如本文所论述，板和/或介电层的大小可以变化。在实例实施方案中，第一板面(例如，板顶面或顶表面等)的大小(或面积)可以小于第一裸片面(例如，裸片顶面或顶表面等)的大小(或面积)。图4A-4C提供实例实施方案。
具体来说，图4A-4C示出说明根据本实用新型的各种方面的实例感测器装置的横截面图以及制作感测器装置的实例方法。图4A-4C中示出的结构可以与图2A-2E、图3等中示出在类似结构共享任何或全部特征。图4A-4C可以(例如)示出在图1的实例方法1000的各个阶段(或块)的实例感测器装置(例如，指纹感测器装置)。现将一起论述图1和4A-4C。
在本文中还可以称为指纹感测器装置300(或封装)的实例实施方案400A-400C包括介电层340，所述介电层可以与图2C-2E的介电层140、图3的介电层240等共享任何或全部特征。实例实施方案400A-400C还包括板350，所述板可以与图2C-2E的板150、图3的板250等共享任何或全部特征。实例实施方案400B-400C另外包括包封材料360，所述包封材料可以与图2D-2E的包封材料160、图3的包封材料260等共享任何或全部特征。
参考图1的块1030和图4A的实例实施方案400A，也可以与介电层340的大小匹配的第一板面350a(例如，板顶面或顶表面等)的大小(或面积)可以小于第一裸片面120a(例如，裸片顶面或顶表面等)的大小(或面积)。第一裸片面120a上的实例互连垫121不被介电层340和板350覆盖。例如，外围裸片面120c2从外围DL面340c和外围板面350c(外围DL面340c和外围板面350c可以彼此共面)侧向地向外定位。然而，应注意，在另一实例实施方案中，介电层340或板350中的任一个可以覆盖互连垫121。另外，虽然外围裸片面120c1中的至少一个(或两个、或三个)示出为与对应的外围DL面340c1并与对应的外围板面350c1共面，但是情况并不总是如此。
参考图1的块1040和图4B的实例实施方案400B，第一包封物面360a(例如，包封物顶面或顶表面等)与第一板面350a(例如，板顶面或顶表面等)共面。第二包封物面360b(例如，包封物底面或底表面等)覆盖第一衬底面110a和在其上的导电层111a。包封材料360还覆盖并围绕粘合层122、半导体裸片120、介电层340和板350的外围侧表面。包封材料360另外覆盖互连垫121并围绕(或覆盖或接触)接合线130(例如，接合线130在互连垫121与导电层111a之间的所有表面)。包封材料360还覆盖在其上置放互连垫121的第一裸片面120a(例如，裸片顶面等)的端部。应注意，虽然第一裸片面120a的仅一端示出为被包封材料360覆盖，但是第一裸片面120a的任何或所有端部都可以此方式被包封物覆盖(例如，一端、两端、四端、三端等)并且可以具有定位在其上的互连结构121。
参考图1的块1050，实例实施方案400C(或组合件、子组合件、封装等)示出从指纹感测器装置的面板或晶片分离的个别指纹感测器装置300。应注意，尽管实例实施方案400C并未示出在导电层111b上的额外互连结构(例如，导电凸块或导电球、金属桩或金属柱等)，但是可以在块1050处的分离之前或之后形成此类结构。沿着分离线(或分离道)，外围包封物面360c和外围衬底面110c可以(例如)共面。
本文中的论述包含示出电子装置(例如，指纹感测器装置)的各种部分及其制造方法的许多示意图。为了清楚地示意，这些图并未示出每个实例组合件的所有方面。本文中提供的任何实例组合件和/或方法可以与本文中提供的任何或全部其它组合件和/或方法共享任何或全部特征。
综上所述，本实用新型的各种方面提供一种指纹感测器装置和一种制作指纹感测器装置的方法。作为非限制性实例，本实用新型的各种方面提供各种指纹感测器装置以及其制造方法，所述指纹感测器装置包括互连结构，例如接合线，所述互连结构的至少一部分延伸到用来安放板的介电层中，和/或所述指纹感测器装置包括互连结构，所述互连结构从自所述板侧向地偏移的位置处的半导体裸片向上延伸。虽然已经参考某些方面和实例描述了以上内容，但是所属领域的技术人员应理解，在不脱离本实用新型的范围的情况下，可以进行各种修改并可以替代等效物。另外，在不脱离本实用新型的范围的情况下，可以进行许多修改以使特定情况或材料适应本实用新型的教示内容。因此，希望本实用新型不限于所揭示的特定实例，而是本实用新型将包含落入所附权利要求书的范围内的所有实例。

Claims (20)

1.一种指纹感测器装置，其特征在于，包括：
衬底，所述衬底具有衬底顶面、衬底底面以及在所述衬底顶面与所述衬底底面之间的衬底侧面，所述衬底包括在所述衬底顶面上的导电层；
半导体裸片，所述半导体裸片具有裸片顶面、裸片底面以及在所述裸片顶面与所述裸片底面之间的裸片侧面，所述半导体裸片包括在所述裸片顶面上的接合垫；
导电互连结构，所述导电互连结构电连接所述接合垫与所述导电图案；
介电层，所述介电层具有介电层顶面、耦合到所述裸片顶面的介电层底面、以及在所述介电层顶面与所述介电层底面之间的介电层侧面；
板，通过所述板感测指纹，所述板具有板顶面、耦合到所述介电层顶面的板底面、以及在所述板顶面与所述板底面之间的板侧面；以及
包封材料，所述包封材料覆盖所述衬底顶面、所述裸片侧面以及所述导电互连结构。
2.根据权利要求1所述的指纹感测器装置，其特征在于，所述导电互连结构包括接合线。
3.根据权利要求2所述的指纹感测器装置，其特征在于，所述介电层围绕所述接合线的上部部分，并且所述包封材料围绕所述接合线的下部部分。
4.根据权利要求1所述的指纹感测器装置，其特征在于，所述介电层包括将所述板底面粘附到所述裸片顶面的粘合层。
5.根据权利要求1所述的指纹感测器装置，其特征在于，所述介电层覆盖整个所述裸片顶表面。
6.根据权利要求1所述的指纹感测器装置，其特征在于，所述板包括玻璃。
7.根据权利要求1所述的指纹感测器装置，其特征在于，所述包封材料覆盖仅所述裸片顶面的未被所述板覆盖的一部分。
8.根据权利要求1所述的指纹感测器装置，其特征在于，所述包封材料覆盖所述介电层侧面和所述板侧面。
9.根据权利要求1所述的指纹感测器装置，其特征在于，所述介电层由与所述包封材料不同的材料形成。
10.根据权利要求1所述的指纹感测器装置，其特征在于，所述介电层包括预制片材。
11.根据权利要求1所述的指纹感测器装置，其特征在于，所述板覆盖整个所述裸片顶面但是覆盖小于整个所述衬底顶面。
12.根据权利要求1所述的指纹感测器装置，其中所述裸片顶面包括所述半导体裸片的平面的且最上部的表面。
13.一种指纹感测器装置，其特征在于，包括：
衬底，所述衬底具有衬底顶面、衬底底面以及在所述衬底顶面与所述衬底底面之间的衬底侧面，所述衬底包括在所述衬底顶面上的导电图案；
半导体裸片，所述半导体裸片具有裸片顶面、裸片底面以及在所述裸片顶面与所述裸片底面之间的裸片侧面，其中所述裸片顶面包括所述半导体裸片的最上部平面的面并且所述半导体裸片包括在所述裸片顶面上的接合垫；
接合线，所述接合线电连接所述接合垫与所述导电图案；
包封材料，所述包封材料围绕所述裸片侧面，并且具有与所述裸片顶面共面的包封物顶面、包封物底面以及在所述包封物顶面与所述包封物底面之间的包封物侧面；以及
介电层，所述介电层具有介电层顶面、耦合到所述裸片顶面且耦合到所述包封物顶面的介电层底面、以及在所述介电层顶面与所述介电层底面之间的介电层侧面，
其中所述介电层覆盖整个所述裸片顶面以及所述包封物顶面的至少一部分。
14.根据权利要求13所述的指纹感测器装置，其特征在于，包括板，通过所述板感测指纹，所述板具有板顶面、耦合到所述介电层顶面的板底面、以及在所述板顶面与所述板底面之间的板侧面。
15.根据权利要求14所述的指纹感测器装置，其特征在于，所述介电层包括将所述板底面粘附到所述裸片顶面的粘合层。
16.根据权利要求13所述的指纹感测器装置，其特征在于，所述介电层接触并围绕所述接合线的至少第一部分，并且所述包封材料接触并围绕所述接合线的至少第二部分。
17.一种指纹感测器装置，其特征在于，包括：
衬底，所述衬底具有衬底顶面、衬底底面以及在所述衬底顶面与所述衬底底面之间的衬底侧面，所述衬底包括在所述衬底顶面上的导电图案；
半导体裸片，所述半导体裸片具有裸片顶面、裸片底面以及在所述裸片顶面与所述裸片底面之间的裸片侧面，其中所述裸片顶面包括所述半导体裸片的最上部平面的面并且所述半导体裸片包括在所述裸片顶面上的接合垫；
接合线，所述接合线电连接所述接合垫与所述导电图案；
包封材料，所述包封材料围绕所述裸片侧面，并且具有包封物顶面、包封物底面以及在所述包封物顶面与所述包封物底面之间的包封物侧面；
介电层，所述介电层具有介电层顶面、耦合到所述裸片顶面的介电层底面、以及在所述介电层顶面与所述介电层底面之间的介电层侧面；以及
板，通过所述板感测指纹，所述板具有板顶面、耦合到所述介电层顶面的板底面、以及在所述板顶面与所述板底面之间的板侧面，其中所述板定位在仅所述裸片顶面的从所述接合垫侧向地偏移的一部分上。
18.根据权利要求17所述的指纹感测器装置，其特征在于，所述介电层包括将所述板底面粘附到所述裸片顶面的粘合层。
19.根据权利要求17所述的指纹感测器装置，其特征在于，所述包封材料覆盖仅所述裸片顶面的未被所述板覆盖的一部分。
20.根据权利要求17所述的指纹感测器装置，其特征在于，所述包封材料覆盖所述介电层侧面和所述板侧面。
CN201620537117.8U 2015-06-04 2016-06-03 指纹感测器 Active CN205944070U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150079157A KR20160143071A (ko) 2015-06-04 2015-06-04 지문센서 패키지
KR10-2015-0079157 2015-06-04
US15/144,565 US9728476B2 (en) 2015-06-04 2016-05-02 Fingerprint sensor and manufacturing method thereof
US15/144,565 2016-05-02

Publications (1)

Publication Number Publication Date
CN205944070U true CN205944070U (zh) 2017-02-08

Family

ID=57452011

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201610391114.2A Pending CN106252311A (zh) 2015-06-04 2016-06-03 指纹感测器以及其制造方法
CN202210520244.7A Pending CN114843232A (zh) 2015-06-04 2016-06-03 指纹感测器以及其制造方法
CN201620537117.8U Active CN205944070U (zh) 2015-06-04 2016-06-03 指纹感测器

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201610391114.2A Pending CN106252311A (zh) 2015-06-04 2016-06-03 指纹感测器以及其制造方法
CN202210520244.7A Pending CN114843232A (zh) 2015-06-04 2016-06-03 指纹感测器以及其制造方法

Country Status (4)

Country Link
US (5) US9728476B2 (zh)
KR (1) KR20160143071A (zh)
CN (3) CN106252311A (zh)
TW (1) TW202324648A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252311A (zh) * 2015-06-04 2016-12-21 艾马克科技公司 指纹感测器以及其制造方法
US12002725B2 (en) 2015-06-04 2024-06-04 Amkor Technology Singapore Holding Pte. Ltd. Sensor package and manufacturing method thereof

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9785821B2 (en) * 2015-08-28 2017-10-10 Synaptics Incorporated Capacitive sensor architecture for biometric sensing
KR20170082358A (ko) * 2016-01-06 2017-07-14 하나 마이크론(주) 스마트 기기의 트랙패드 반도체 패키지 및 그 제조 방법
US10796975B2 (en) * 2016-04-02 2020-10-06 Intel Corporation Semiconductor package with supported stacked die
US20190081028A1 (en) * 2016-05-30 2019-03-14 Mitsumi Electric Co., Ltd. Optical module, module, and methods for manufacturing optical module and module
MY181171A (en) * 2016-11-28 2020-12-21 Carsem M Sdn Bhd Low-profile electronic package
CN107066920A (zh) * 2016-12-23 2017-08-18 浙江大学 指纹识别面板及装置
CN106803079B (zh) * 2017-01-20 2020-08-21 Oppo广东移动通信有限公司 指纹模组及移动终端
CN107078122B (zh) * 2017-01-22 2020-04-03 深圳市汇顶科技股份有限公司 一种指纹芯片封装及加工方法
KR101910518B1 (ko) 2017-04-11 2018-10-22 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
CN108496179A (zh) * 2017-04-12 2018-09-04 深圳市汇顶科技股份有限公司 光学指纹传感器和光学指纹传感器的封装方法
CN107735798B (zh) * 2017-05-05 2021-08-10 深圳市汇顶科技股份有限公司 一种指纹模组及移动终端
JP2019066319A (ja) * 2017-09-29 2019-04-25 株式会社ジャパンディスプレイ 検出装置及び電子機器
SE1751447A1 (en) * 2017-11-24 2019-05-25 Fingerprint Cards Ab Cost-efficient fingerprint sensor component and manufacturing method
US10762319B2 (en) * 2018-01-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fingerprint sensor and manufacturing method thereof
CN108417538A (zh) * 2018-03-16 2018-08-17 上海图正信息科技股份有限公司 一种指纹传感器玻璃盖板封装工艺及结构
JP7162487B2 (ja) * 2018-10-05 2022-10-28 ローム株式会社 チップ部品およびその製造方法
KR102102681B1 (ko) * 2018-10-16 2020-04-21 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
KR102307736B1 (ko) * 2018-10-16 2021-10-05 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
KR20210099435A (ko) 2020-02-04 2021-08-12 삼성전자주식회사 지문 인식 겸용 터치 센서 및 이를 포함하는 디스플레이 장치
US11570339B2 (en) * 2020-09-30 2023-01-31 Lextar Electronics Corporation Photodiode package structure with shutters, forming method thereof, and wearable device having the same
CN113511628A (zh) * 2021-08-10 2021-10-19 华天科技（西安）有限公司 一种基于研磨工艺mems产品的制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4702586B2 (ja) * 2001-09-10 2011-06-15 日本電気株式会社 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器
KR100564915B1 (ko) * 2004-02-10 2006-03-30 한국과학기술원 정전용량방식 지문센서 및 이를 이용한 지문 센싱방법
TWI250591B (en) 2004-03-18 2006-03-01 Advanced Semiconductor Eng Sliding type fingerprint sensor package
KR100958358B1 (ko) 2008-01-23 2010-05-17 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US20100117224A1 (en) * 2008-08-29 2010-05-13 Vertical Circuits, Inc. Sensor
KR101024748B1 (ko) 2008-12-15 2011-03-24 하나 마이크론(주) 서포터 칩을 갖는 반도체 패키지 및 그 제조 방법
KR20150060098A (ko) 2013-11-25 2015-06-03 크루셜텍 (주) 지문센서 모듈 및 이를 포함하는 휴대단말기
CN104182736B (zh) 2014-08-26 2017-08-25 南昌欧菲生物识别技术有限公司 指纹识别传感器封装结构及封装方法
CN104217220A (zh) 2014-08-27 2014-12-17 深圳贝特莱电子科技有限公司 一种嵌入式的半导体指纹传感器
CN104194271B (zh) * 2014-08-29 2016-08-17 天津德高化成新材料股份有限公司 用于指纹传感器感应层的介电复合材料及制备方法
CN104538379A (zh) * 2014-12-31 2015-04-22 华天科技（西安）有限公司 一种基于局部塑封工艺的指纹设计封装结构及其制备方法
KR101942141B1 (ko) * 2015-05-12 2019-01-24 앰코테크놀로지코리아(주) 지문센서 패키지
KR20160143071A (ko) 2015-06-04 2016-12-14 앰코 테크놀로지 코리아 주식회사 지문센서 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106252311A (zh) * 2015-06-04 2016-12-21 艾马克科技公司 指纹感测器以及其制造方法
US11177187B2 (en) 2015-06-04 2021-11-16 Amkor Technology Singapore Holding Pte. Ltd. Sensor package and manufacturing method thereof
US11682598B2 (en) 2015-06-04 2023-06-20 Amkor Technology Singapore Holding Pte. Sensor package and manufacturing method thereof
US12002725B2 (en) 2015-06-04 2024-06-04 Amkor Technology Singapore Holding Pte. Ltd. Sensor package and manufacturing method thereof

Also Published As

Publication number Publication date
US11177187B2 (en) 2021-11-16
US20220077013A1 (en) 2022-03-10
US9728476B2 (en) 2017-08-08
TW201644026A (zh) 2016-12-16
US10672676B2 (en) 2020-06-02
US9984947B2 (en) 2018-05-29
US20180269121A1 (en) 2018-09-20
CN114843232A (zh) 2022-08-02
TW202324648A (zh) 2023-06-16
CN106252311A (zh) 2016-12-21
US20200294875A1 (en) 2020-09-17
US11682598B2 (en) 2023-06-20
US20230290699A1 (en) 2023-09-14
KR20160143071A (ko) 2016-12-14
US20160358007A1 (en) 2016-12-08
US20170338163A1 (en) 2017-11-23

Similar Documents

Publication Publication Date Title
CN205944070U (zh) 指纹感测器
CN205984935U (zh) 指纹感测器装置
EP3465758B1 (en) Image sensor semiconductor packages and related methods
CN104051394B (zh) 半导体封装和封装半导体装置的方法
CN106206485A (zh) 图像传感器模组及其制作方法
CN108604582A (zh) 承载超薄衬底
CN109891430B (zh) 指纹传感器模块以及用于制造指纹传感器模块的方法
CN108021867A (zh) 屏幕下方传感器组件
TWI780523B (zh) 用於健康照護產品中溫度感測之封裝技術
TWI523168B (zh) 半導體封裝之改良
CN102915995B (zh) 半导体封装件、基板及其制造方法
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
CN102270585B (zh) 电路板结构、封装结构与制作电路板的方法
CN106449680A (zh) 图像传感器模组及其制作方法
CN206558504U (zh) 图像传感器模组
CN206163474U (zh) 图像传感器模组
CN206022366U (zh) 传感器模组
CN206225362U (zh) 图像传感器模组
CN106571377A (zh) 图像传感器模组及其制作方法
CN206558501U (zh) 指纹传感器模组
CN206558502U (zh) 指纹传感器模组
TWI839321B (zh) 指紋感測器裝置
US12002725B2 (en) Sensor package and manufacturing method thereof
CN108428675A (zh) 封装结构及其制法
TWI334648B (en) Circuit substrate with embedded photo sensor and method of fabricating the same

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant