JP2019066319A - 検出装置及び電子機器 - Google Patents

検出装置及び電子機器 Download PDF

Info

Publication number
JP2019066319A
JP2019066319A JP2017191882A JP2017191882A JP2019066319A JP 2019066319 A JP2019066319 A JP 2019066319A JP 2017191882 A JP2017191882 A JP 2017191882A JP 2017191882 A JP2017191882 A JP 2017191882A JP 2019066319 A JP2019066319 A JP 2019066319A
Authority
JP
Japan
Prior art keywords
detection
glass substrate
circuit board
detection device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017191882A
Other languages
English (en)
Inventor
大地 鈴木
Daichi Suzuki
大地 鈴木
倉澤　隼人
Hayato Kurasawa
隼人 倉澤
水橋　比呂志
Hiroshi Mizuhashi
比呂志 水橋
利範 上原
Toshinori Uehara
利範 上原
鈴木　祐司
Yuji Suzuki
祐司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017191882A priority Critical patent/JP2019066319A/ja
Priority to US16/142,359 priority patent/US20190102596A1/en
Publication of JP2019066319A publication Critical patent/JP2019066319A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】検出感度の向上が可能な検出装置及び電子機器を提供する。【解決手段】第１回路基板と、第１回路基板の一方の面に取り付けられるガラス基板と、第１回路基板の一方の面とガラス基板とを接続する金属ワイヤと、ガラス基板と金属ワイヤとを覆う樹脂部材、とを備え、ガラス基板は、静電容量を検出するための検出電極を有する。【選択図】図６

Description

本発明は、検出装置及び電子機器に関する。
指の表面の凹凸を検出することで、指紋の形状を検出する静電容量式の検出装置が知られている（例えば、特許文献１参照）。
特開２００４−３１７３５３号公報
静電容量式の検出装置において、検出感度の向上が望まれている。
本発明は、検出感度の向上が可能な検出装置及び電子機器を提供することを目的とする。
一態様に係る検出装置は、第１回路基板と、前記第１回路基板の一方の面に取り付けられるガラス基板と、前記第１回路基板の一方の面と前記ガラス基板とを接続する金属ワイヤと、前記ガラス基板と前記金属ワイヤとを覆う樹脂部材、とを備え、前記ガラス基板は、静電容量を検出するための検出電極を有する。
図１は、実施形態１に係る検出装置の構成例を示す斜視図である。 図２は、実施形態１に係る検出装置の構成例を示す平面図である。 図３は、図２に示した平面図をＡ１１−Ａ１２線で切断した断面図である。 図４は、図２に示した平面図をＡ１３−Ａ１４線で切断した断面図である。 図５は、実施形態１に係る検出素子の構成例を示す平面図である。 図６は、実施形態１に係る検出素子の構成例を示す断面図である。 図７は、ガラス基板の構成例を示す断面図である。 図８は、指紋センサ部を含む指紋検出装置の構成例を示すブロック図である。 図９は、指紋センサ部の構成例を示す平面図である。 図１０は、相互静電容量方式の検出の基本原理を説明するための説明図である。 図１１は、相互静電容量方式の検出の基本原理を説明するための等価回路の一例を示す説明図である。 図１２は、相互静電容量方式の検出の駆動信号及び検出信号の波形の一例を表す図である。 図１３は、送信用導電体から指を介して検出電極に交流矩形波が影響する様子を模式的に示す図である。 図１４は、実施形態１に係る検出装置の製造方法を示す断面図である。 図１５は、実施形態１に係る検出装置の製造方法を示す断面図である。 図１６は、実施形態１に係る検出装置の製造方法を示す断面図である。 図１７は、実施形態１に係る検出装置の製造方法を示す断面図である。 図１８は、実施形態１に係る検出装置の製造方法を示す断面図である。 図１９は、実施形態１に係る検出装置の製造方法を示す断面図である。 図２０は、実施形態１に係る検出装置の製造方法を示す断面図である。 図２１は、実施形態１に係る検出装置の製造方法を示す断面図である。 図２２は、実施形態１に係る検出素子において、ガラス基板に金属ワイヤが接触している態様を示す断面図である。 図２３は、比較例に係る検出素子の構成例を示す断面図である。 図２４は、実施形態２に係る検出装置の構成例を示す断面図である。 図２５は、実施形態３に係る検出機能付き電子機器の構成例を示す模式図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施形態１）
図１は、実施形態１に係る検出装置の構成例を示す斜視図である。図２は、実施形態１に係る検出装置の構成例を示す平面図である。図３は、図２に示した平面図をＡ１１−Ａ１２線で切断した断面図である。図４は、図２に示した平面図をＡ１３−Ａ１４線で切断した断面図である。
図２は、検出装置１００の内、指紋センサ部１、ガラス基板１０、第１回路基板２０金属ワイヤ２５、コーティング層３５、第２回路基板６０、第２回路基板６０の一方の面６０ａ、第２端子部６５、外部接続端子６６、第２配線６７、送信用導電体７０、貫通穴７０Ｈ、ＩＣ素子８０を示している。
図３は検出装置１００の内、指紋センサ部１、ガラス基板１０、第１回路基板２０、下面２０ｂ、パッド電極２１、接続端子２２、配線２３、樹脂部材３３、樹脂部材３３の側面３３ｃ、コーティング層３５、第２回路基板６０、第２回路基板６０の上面６０ａ、第１端子部６１、第１配線６３、第２端子部６５、接着層６９、送信用導電体７０、貫通穴７０Ｈ、送信用導電体７０の第１部位７１及び第２部位７２、パッド電極１３３を示している。
図１から図４に示すように、検出装置１００は、第２回路基板６０と、第２回路基板６０の一方の面（以下、上面）６０ａ側に配置された検出素子５０と、第２回路基板６０と検出素子５０との間に配置された接着層６９と、第２回路基板６０の上面６０ａ側に配置された送信用導電体７０と、上面６０ａ側に配置されたＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子８０と、を備える。接着層６９は、例えば、異方性導電シート（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＡＣＦ）である。ＩＣ素子８０は、後述する検出部４０（図８参照）として機能する。
第２回路基板６０は、例えばフレキシブルプリント回路（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ；以下、ＦＰＣ）基板である。第２回路基板６０には、厚さが薄くて柔軟性が高い絶縁性フィルム基材が用いられている。第２回路基板６０は、第１端子部６１と、第２端子部６５と、第１端子部６１とＩＣ素子８０とを接続する第１配線６３と、第２端子部６５とＩＣ素子８０とを接続する第２配線６７と、を有する。第１端子部６１及び第２端子部６５は、第２回路基板６０の上面６０ａに露出している。また、第１配線６３及び第２配線６７は、第２回路基板６０の内部に設けられている。また、第２回路基板６０は、検出装置１００の外部に配置される装置との間で信号を入出力するための外部接続端子６６を備える。
なお、図１に示すように、検出装置１００は、第３回路基板９０を備えてもよい。第３回路基板９０は、例えばＦＰＣ基板であり、第２回路基板２０の外部接続端子６６に接続する。
図５は、実施形態１に係る検出素子の構成例を示す平面図である。図５では、後述するコーティング層及び樹脂部材の図示を省略している。図６は、実施形態１に係る検出素子の構成例を示す断面図である。図６に示す断面図は、図５に示した平面図をＡ１５−Ａ１６線で切断した断面を含む。
図５及び図６に示すように、検出素子５０は、指紋センサ部１を含むデバイスである。検出素子５０は、第１回路基板２０と、第１回路基板２０の一方の面（以下、上面）２０ａ上に設けられたガラス基板１０と、ガラス基板１０と第１回路基板２０との間に配置された接着層３１と、ガラス基板１０と第１回路基板２０とを接続する金属ワイヤ２５と、第１回路基板２０の上面２０ａ側に配置されてガラス基板１０及び金属ワイヤ２５を覆う樹脂部材３３と、樹脂部材３３の上面３３ａに設けられた絶縁性のコーティング層３５と、を備える。
ガラス基板１０は、第１回路基板２０と対向する下面１０ｂと、下面１０ｂの反対側に位置する上面１０ａと、上面１０ａと下面１０ｂとの間に位置する側面１０ｃと、を有する。ガラス基板１０には、指紋センサ部１が設けられている。指紋センサ部１については後で図８及び図９等を参照しながら説明する。なお本実施形態では、ガラス基板に代えて、可視光の透過率が７０％以上の絶縁性基板を用いることも可能である。
第１回路基板２０は、例えば、プリント回路板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）等のリジッド基板である。第１回路基板２０には、第２回路基板６０と比べて、厚さが厚くて剛性が高い絶縁性基材が用いられている。図３に示したように、第１回路基板２０は、上面２０ａに露出しているパッド電極２１と、下面２０ｂに露出している接続端子２２と、パッド電極２１と接続端子２２とを接続する配線２３と、を有する。配線２３は、絶縁性基材の内部を通ってパッド電極２１と接続端子２２とを接続している。また、接続端子２２は、ＡＣＦ等の接着層６９を介して、第２回路基板６０の第１端子部６１に接続している。パッド電極２１、接続端子２２及び配線２３は、例えば銅（Ｃｕ）等の金属で構成されている。
接着層３１は、ガラス基板１０の下面１０ｂと、第１回路基板２０の上面２０ａとを接着している。接着層３１は、例えば絶縁性である。接着層３１には、例えば、ダイアタッチフィルム（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ；以下、ＤＡＦ）が用いられる。ＤＡＦは、後述のダイシング工程で使用されるダイシングテープとしての機能と、後述のダイアタッチメント工程で使用される接着層としての機能とを有する。図示しないが、ＤＡＦは、フィルムと、フィルムの一方の面に設けられた接着層とを有する。ＤＡＦの接着層が、接着層３１に用いられる。
金属ワイヤ２５は、ガラス基板１０のパッド電極１３３に接続する第１端部２５１と、
第１回路基板２０のパッド電極２１に接続する第２端部２５２と、第１端部２５１と第２端部２５２との間に位置するワイヤ本体２５３と、を有する。これにより、金属ワイヤ２５は、ガラス基板１０のパッド電極１３３と、第１回路基板２０のパッド電極２１とを接続している。金属ワイヤ２５は、例えば金（Ａｕ）線である。
本実施形態の検出素子５０において、ワイヤ本体２５３とガラス基板１０との間に電流は流れない。そのため、金属ワイヤ２５のワイヤ本体２５３をガラス基板１０に接して設けられることが可能である。図６に示す例では、ワイヤ本体２５３をガラス基板１０の上面１０ａ及び側面１０ｃに沿って配置することができる。
樹脂部材３３は、例えば、エポキシ樹脂を主成分とする熱硬化性樹脂である。樹脂部材３３の外観は、例えば直方体である。樹脂部材３３は、ガラス基板１０と、金属ワイヤ２５と、第１回路基板２０の上面２０ａにおいて接着層３１から露出している領域とを覆って封止している。樹脂部材３３の下面３３ｂ（図４参照）は、第１回路基板２０に密着している。
図２から図４に示すように、送信用導電体７０は、樹脂部材３３の側面３３ｃと隣り合う第１部位７１と、第１部位７１に支持されて樹脂部材３３の上面３３ａを覆う第２部位７２と、を有する。第１部位７１及び第２部位７２は、それぞれ板状である。第１部位７１の端部は、例えばはんだ（図示せず）を介して、第２回路基板６０の第２端子部６５に接続している。また、第２部位７２には、ガラス基板１０と対向する位置に貫通穴７０Ｈが設けられている。第２部位７２の形状は、貫通穴７０Ｈを囲むリング状となっている。送信用導電体７０は、例えば、ステンレス鋼等の金属部材で構成されている。
図７は、ガラス基板の構成例を示す断面図である。図７に示すように、ガラス基板１０は、ガラス製の基材１０１と、半導体層１０３と、第１層間絶縁膜１０５と、ゲート電極１０７と、配線層１０９と、第２層間絶縁膜１１１と、ソース電極１１３と、ドレイン電極１１５と、第３層間絶縁膜１１７と、検出電極１２０と、パシベーション膜１３１と、パッド電極１３３とを有する。
また、図７に示すように、ガラス基板１０は、パッド電極１３３が配置されるパッド領域Ｒｐａｄと、薄膜トランジスタＴｒが配置されるトランジスタ領域Ｒｔｆｔと、検出電極１２０が配置される検出領域Ｒｅｌｄとを有する。
半導体層１０３は、トランジスタ領域Ｒｔｆｔにおいて、基材１０１の一方の面１０１ａ上に設けられている。第１層間絶縁膜１０５は、基材１０１上に設けられており、半導体層１０３を覆っている。第１層間絶縁膜１０５の上面は平坦化されている。
ゲート電極１０７は、トランジスタ領域Ｒｔｆｔの第１層間絶縁膜１０５上に設けられている。配線層１０９は、パッド電極１３３の第１層間絶縁膜１０５上に設けられている。第２層間絶縁膜１１１は、第１層間絶縁膜１０５上に設けられており、ゲート電極１０７及び配線層１０９を覆っている。第２層間絶縁膜１１１の上面は平坦化されている。
トランジスタ領域Ｒｔｆｔにおいて、第２層間絶縁膜１１１及び第１層間絶縁膜１０５には、半導体層１０３を底面とする貫通穴が形成されている。また、パッド領域Ｒｐａｄにおいて、第２層間絶縁膜１１１には、配線層１０９を底面とする貫通穴が形成されている。ソース電極１１３及びドレイン電極１１５は、第２層間絶縁膜１１１上に形成されている。トランジスタ領域Ｒｔｆｔにおいて、ソース電極１１３及びドレイン電極１１５は、第２層間絶縁膜１１１及び第１層間絶縁膜１０５に設けられた貫通穴を埋め込んでいる。これにより、ソース電極１１３及びドレイン電極１１５は、半導体層１０３にそれぞれ接続している。また、パッド領域Ｒｐａｄにおいて、ソース電極１１３は、第２層間絶縁膜１１１に設けられた貫通穴を埋め込んでいる。これにより、ソース電極１１３は、配線層１０９に接続している。
第３層間絶縁膜１１７は、第２層間絶縁膜１１１上に設けられており、ソース電極１１３及びドレイン電極１１５を覆っている。第３層間絶縁膜１１７の上面は平坦化されている。トランジスタ領域Ｒｔｆｔにおいて、第３層間絶縁膜１１７には、ドレイン電極１１５を底面とする貫通穴が形成されている。また、パッド領域Ｒｐａｄにおいて、第３層間絶縁膜１１７には、ソース電極１１３を底面とする貫通穴が形成されている。検出電極１２０は、第３層間絶縁膜１１７上に形成されている。トランジスタ領域Ｒｔｆｔにおいて、検出電極１２０は、第３層間絶縁膜１１７に設けられた貫通穴を埋め込んでいる。これにより、検出電極１２０は、ドレイン電極１１５に接続している。
パシベーション膜１３１は、第３層間絶縁膜１１７上に設けられており、検出電極１２０を覆っている。パッド領域Ｒｐａｄにおいて、パシベーション膜１３１及び第３層間絶縁膜１１７には、ソース電極１１３を底面とする貫通穴が形成されている。パッド電極１３３は、パシベーション膜１３１上に設けられている。パッド領域Ｒｐａｄにおいて、パッド電極１３３は、パシベーション膜１３１及び第３層間絶縁膜１１７に設けられた貫通穴を埋め込んでいる。これにより、パッド電極１３３は、ソース電極１１３に接続している。
基材１０１上に積層される各膜の材料について、一例を挙げる。第１層間絶縁膜１０５は、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜で構成されている。また、第１層間絶縁膜１０５は単層に限定されず、積層構造の膜でもよい。例えば、第１層間絶縁膜１０５は、シリコン酸化膜上にシリコン窒化膜が形成された、積層構造の膜であってもよい。同様に、第２層間絶縁膜１１１及び第３層間絶縁膜１１７も、シリコン酸化膜、シリコン窒化膜又はシリコン酸化窒化膜で構成されている。第２層間絶縁膜１１１及び第３層間絶縁膜１１７も単層に限定されず、積層構造の膜でもよい。
半導体層１０３は、ポリシリコン膜又は酸化物半導体膜で構成されている。ゲート電極１０７及び配線層１０９は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金膜で構成されている。ソース電極１１３と、ドレイン電極１１５は、チタンとアルミニウムとの合金である、チタンアルミニウム（ＴｉＡｌ）膜で構成されている。検出電極１２０は、可視光を透過可能な導電膜で構成されている。以下、可視光を透過可能な性質を透光性という。透光性の導電膜として、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜が挙げられる。パッド電極１３３は、アルミニウム、又はアルミニウム合金膜で構成されている。パシベーション膜１３１は、絶縁膜であり、シリコン窒化膜等の無機材料の膜、又は樹脂膜で構成されている。
図８は、指紋センサ部を含む指紋検出装置の構成例を示すブロック図である。図９は、指紋センサ部の構成例を示す平面図である。図８に示すように、検出装置１００は、指紋センサ部１と、検出制御部１１と、検出電極選択回路１５と、マルチプレクサ１４と、検出部４０とを備える。指紋センサ部１は、ガラス基板１０に設けられている（後述の図１３参照）。
検出制御部１１は、指紋センサ部１の検出動作を制御する回路である。検出制御部１１は、送信用導電体７０に検出用の駆動信号Ｖｓを供給する。検出電極選択回路１５は、検出制御部１１から供給される制御信号に基づいて、検出電極１２０（後述の図１３参照）を選択し、選択した検出電極１２０をマルチプレクサ１４に接続する。マルチプレクサ１４は、検出制御部１１から供給される制御信号に基づいて、検出電極１２０から供給される検出信号Ｖｄｅｔを選択して検出部４０に出力する。
例えば、図９に示すように、指紋センサ部１は、検出電極１２０と、信号線ＳＧＬ１、ＳＧＬ２…及びゲート線ＧＣＬ１、ＧＣＬ２…を有する。検出電極１２０は、行方向（Ｘ軸方向）及び列方向（Ｙ軸方向）にそれぞれ並んで配置されている。信号線ＳＧＬ１、ＳＧＬ２…は、検出信号Ｖｄｅｔを出力するための配線である。信号線ＳＧＬ１、ＳＧＬ２…は、薄膜トランジスタＴｒのソース電極１１３（図７参照）に接続している。信号線ＳＧＬ１、ＳＧＬ２…は、行方向（Ｘ軸方向）に並び、列方向（Ｙ軸方向）に延在している。ゲート線ＧＣＬ１、ＧＣＬ２…は、薄膜トランジスタＴｒをオン、オフするための配線である。ゲート線ＧＣＬ１、ＧＣＬ２…は、薄膜トランジスタＴｒのゲート電極１０７（図７参照）に接続している。ゲート線ＧＣＬ１、ＧＣＬ２…は、列方向（Ｙ軸方向）に並び、行方向（Ｘ軸方向）に延在している。
検出電極選択回路１５は、検出制御部１１から供給される制御信号に基づいて、複数のゲート線ＧＣＬ１、ＧＣＬ２…の中から１本のゲート線ＳＧＬ（例えば、ＳＧＬ２）を選択する。そして、検出電極選択回路１５は、選択したゲート線ＳＧＬ２に所定の電圧を印加する。これにより、２行目に属する検出電極１２０は、信号線ＳＧＬ１、ＳＧＬ２…を介してマルチプレクサに接続される。マルチプレクサ１４は、検出制御部１１から供給される制御信号に基づいて、信号線ＳＧＬ１、ＳＧＬ２…の中から１本以上の信号線ＧＣＬ（例えば、ＧＣＬ２、ＧＣＬ４）を選択する。そして、マルチプレクサ１４は、選択した信号線ＧＣＬ２、ＧＣＬ４を検出部４０に接続する。これにより、２行２列目の検出電極１２０から検出部４０に検出信号Ｖｄｅｔが供給される。また、２行４列目の検出電極１２０から検出部４０に検出信号Ｖｄｅｔが供給される。
検出部４０は、検出制御部１１から供給される制御信号と、マルチプレクサ１４から出力される検出信号Ｖｄｅｔとに基づいて、指紋センサ部１に接触又は近接する指等の表面の凹凸を検出して、指紋の形状や指紋を検出する回路である。検出部４０は、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、合成部４６と、検出タイミング制御部４７と、を備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出信号増幅部４２と、Ａ／Ｄ変換部４３と、信号処理部４４と、座標抽出部４５と、合成部４６とが同期して動作するように制御する。
検出信号Ｖｄｅｔは、指紋センサ部１から検出部４０の検出信号増幅部４２に供給される。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。
信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、指紋センサ部１に対する指の接触又は近接の有無を検出する論理回路である。信号処理部４４は、指による検出信号の差分の信号（絶対値｜ΔＶ｜）を取り出す処理を行う。信号処理部４４は、絶対値｜ΔＶ｜を所定のしきい値電圧と比較し、この絶対値｜ΔＶ｜がしきい値電圧未満であれば、指が非接触状態であると判断する。一方、信号処理部４４は、絶対値｜ΔＶ｜がしきい値電圧以上であれば、指が接触又は近接状態であると判断する。このようにして、検出部４０は、指の接触又は近接を検出することが可能となる。
座標抽出部４５は、信号処理部４４において指の接触又は近接が検出されたときに、その検出座標を求める論理回路である。座標抽出部４５は、検出座標を合成部４６に出力する。合成部４６は、指紋センサ部１から出力される検出信号Ｖｄｅｔを組み合わせて、接触又は近接する指の形状や指紋を示す二次元情報を生成する。合成部４６は、二次元情報を検出部４０の出力Ｖｏｕｔとして出力する。又は、合成部４６は、二次元情報に基づいた画像を生成し、画像情報を出力Ｖｏｕｔとしてもよい。
上述したＩＣ素子８０（図２参照）は、図８に示す検出部４０として機能する。検出部４０の機能の一部は、第１回路基板２０（図２参照）に搭載される図示しないＩＣ素子に含まれていてもよく、外部のＭＰＵ（Ｍｉｃｒｏ−ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）の機能として設けられてもよい。
指紋センサ部１は、静電容量型の検出の基本原理に基づいて動作する。ここで、図１０から図１３を参照して、指紋センサ部１による検出の基本原理について説明する。図１０は、相互静電容量方式の検出の基本原理を説明するための説明図である。図１１は、相互静電容量方式の検出の基本原理を説明するための等価回路の一例を示す説明図である。図１２は、相互静電容量方式の検出の駆動信号及び検出信号の波形の一例を表す図である。図１３は、送信用導電体から指を介して検出電極に交流矩形波が影響する様子を模式的に示す図である。なお、図１０に示す駆動電極Ｅ１は図１３に示す送信用導電体７０に相当し、図１０に示す検出電極Ｅ２は図１３に示す検出電極１２０に相当する。
例えば、図１０に示すように、容量素子Ｃ１は、誘電体Ｄを挟んで互いに対向配置された一対の電極、駆動電極Ｅ１及び検出電極Ｅ２を備えている。図１１に示すように、容量素子Ｃ１は、その一端が交流信号源（駆動信号源）Ｓに接続され、他端は電圧検出器ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば、図８に示した検出部４０に含まれる積分回路である。
交流信号源Ｓから駆動電極Ｅ１（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇが印加されると、検出電極Ｅ２（容量素子Ｃ１の他端）側に接続された電圧検出器ＤＥＴを介して、図１２に示すような出力波形（検出信号Ｖｄｅｔ）が現れる。なお、この交流矩形波Ｓｇは、図８に示した検出制御部１１が出力する駆動信号Ｖｓに相当するものである。
指が接触又は近接していない状態（非接触状態）では、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流が流れる。図１１に示す電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ１の変動を電圧の変動（点線の波形Ｖ１（図１２参照））に変換する。
一方、指が接触又は近接した状態（接触状態）では、図１３に示すように、送信用導電体７０（駆動電極Ｅ１に相当）に指Ｆｉｎが接触する。そして、検出制御部１１から送信用導電体７０に供給される駆動信号Ｖｓ（交流矩形波Ｓｇに相当）は、指Ｆｉｎを介して検出電極１２０（検出電極Ｅ２に相当）に影響を与える。つまり、指Ｆｉｎが駆動電極Ｅ１の一部として作用する。このため、接触状態では、駆動電極Ｅ１と検出電極Ｅ２との離隔距離が実質的に小さくなり、図１０に示した容量素子Ｃ１は、非接触状態での容量値よりも容量値の大きい容量素子として作用する。そして、図１２に示すように、電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ１の変動を電圧の変動（実線の波形Ｖ２）に変換する。
この場合、波形Ｖ２は、上述した波形Ｖ１と比べて振幅が大きくなる。これにより、波形Ｖ１と波形Ｖ２との電圧差分の絶対値｜ΔＶ｜は、指などの外部から接触又は近接する外部物体の影響に応じて変化することになる。なお、電圧検出器ＤＥＴは、波形Ｖ１と波形Ｖ２との電圧差分の絶対値｜ΔＶ｜を精度よく検出するため、回路内のスイッチングにより、交流矩形波Ｓｇの周波数に合わせて、コンデンサの充放電をリセットする期間Ｒｅｓｅｔを設けた動作とすることがより好ましい。
検出部４０は、絶対値｜ΔＶ｜を所定のしきい値電圧と比較し、絶対値｜ΔＶ｜がしきい値電圧未満であれば、指が非接触状態であると判断する。一方、検出部４０は、絶対値｜ΔＶ｜がしきい値電圧以上であれば、指が接触又は近接状態であると判断する。また、指が接触又は近接状態であると判断されると、検出部４０は、絶対値｜ΔＶ｜の差異に基づいて、指の表面の凹凸による容量変化を検出する。
次に、実施形態１に係る検出装置の製造方法について説明する。図１４から図２１は、実施形態１に係る検出装置の製造方法を示す断面図である。図１４に示すように、製造装置は、指紋センサ部１（図８参照）がマトリックス状に多面付けで形成されたガラスウェハ１０ｗｆをダイシングする（ダイシング工程）。これにより、１枚のガラスウェハ１０ｗｆから、複数個のガラス基板１０が得られる。
次に、図１５に示すように、製造装置は、ガラス基板１０の下面１０ｂを接着層３１を介して基板２０ＢＬの上面２０ａに取り付ける（ダイアタッチメント工程）。基板２０ＢＬには、図６に示した第１回路基板２０がマトリックス状に多面付けで形成されている。なお、接着層３１にＤＡＦの接着層が用いられる場合、製造装置は、ダイシング工程を実行する前にガラスウェハ１０ｗｆにＤＡＦを予め貼付しておいてもよい。そして、ダイシング工程では、製造装置は、ガラスウェハ１０ｗｆと共にＤＡＦの接着層を切断してもよい。これにより、ダイシング後の複数のガラス基板１０に接着層３１を個々に塗布する（又は、貼付する）場合と比べて、接着層３１の設置が容易となる。
次に、図１６に示すように、製造装置は、ガラス基板１０と基板２０ＢＬとを金属ワイヤ２５で接続する（ワイヤボンディング工程）。ワイヤボンディング工程では、金属ワイヤ２５の第１端部２５１がガラス基板１０のパッド電極１３３に接続される。金属ワイヤ２５の第２端部２５２が基板２０ＢＬのパッド電極２１に接続される。
次に、図１７に示すように、製造装置は、基板２０ＢＬに取り付けられたガラス基板１０及び金属ワイヤ２５を樹脂部材３３で封止する（モールディング工程）。モールディング工程では、基板２０ＢＬにおいて、ガラス基板１０が取り付けられた面側に金型（図示せず）を配置される。製造装置は、金型と基板２０ＢＬとに挟まれた空間内に樹脂を注入する。これにより、ガラス基板１０及び金属ワイヤ２５を封止する樹脂部材３３が形成される。
次に、図１８に示すように、製造装置は、樹脂部材３３の上面３３ａに絶縁性の樹脂を塗布して、コーティング層３５を形成する（コーティング工程）。次に、図１９に示すように、製造装置は、コーティング層３５、樹脂部材３３及び基板２０ＢＬ（図１８参照）を切断して個片化する（個片化工程）。これにより、複数個の検出素子５０が得られる。
次に、図２０に示すように、製造装置は、接着層６９を介して、検出素子５０を第２回路基板６０の上面６０ａに取り付ける（基板アタッチメント工程）。また、基板アタッチメント工程と前後して、図２１に示すように、製造装置は、送信用導電体７０を第２回路基板６０の上面６０ａに取り付ける（導電体アタッチメント工程）。これにより、送信用導電体７０のリング状の第２部位７２は、第１部位７１によって第２回路基板６０上で支持される。検出素子５０の上面は、リング状の第２部位７２と向か合う。検出素子５０の４つの側面のうちの３つの側面は、壁状の第１部位７２と向かい合う。また、導電体アタッチメント工程では、送信用導電体７０の第１部位７１の端部が、はんだ（図示せず）等を介して、第２回路基板６０の第２端子部６５に接続される。以上の工程を経て、図１から図４に示した検出装置１００が完成する。
以上説明したように、実施形態１に係る検出装置１００は検出素子５０を有する。検出素子５０は、第１回路基板２０と、第１回路基板２０に取り付けられるガラス基板１０と、第１回路基板２０とガラス基板１０とを接続する金属ワイヤ２５と、ガラス基板１０と金属ワイヤ２５とを覆う樹脂部材３３、とを備え、ガラス基板１０は、静電容量を検出するための検出電極１２０を有する。これによれば、金属ワイヤ２５のワイヤ本体２５３がガラス基板１０に接触しても、ワイヤ本体２５３とガラス基板１０との間に電流は流れない。
このため、実施形態１に係る検出素子５０は、後述の比較例（図２３参照）と比べて、金属ワイヤ２５を低ループにすることができ、樹脂部材３３においてガラス基板１０上に位置する部分の厚さｄ１（図６参照）を薄くすることができる。厚さｄ１は、ガラス基板１０の上面１０ａと樹脂部材３３の上面３３ａとの離隔距離である。これにより、樹脂部材３３の上面３３ａに接触する指Ｆｉｎと検出電極１２０との距離を小さくすることができる。指Ｆｉｎと検出電極１２０との距離が小さいほど、検出素子５０による指紋の検出感度は高くなる。このため、検出感度の向上が可能な検出装置１００を提供することができる。
図２２は、実施形態１に係る検出素子において、ガラス基板に金属ワイヤが接触している態様を示す断面図である。ワイヤ本体２５３は、ガラス基板１０の上面１０ａ及び側面１０ｃの少なくとも一方に接触していてもよい。また、ワイヤ本体２５３は、ガラス基板１０の上面１０ａ及び側面１０ｃの少なくとも一方に平行に延びていてもよい。例えば図２２に示すように、ワイヤ本体２５３は、ガラス基板１０の上面１０ａ及び側面１０ｃにそれぞれ接触していてもよい。ワイヤ本体２５３は、ガラス基板１０の上面１０ａと側面１０ｃとの間に位置する角部に接触していてもよい。また、ワイヤ本体２５３の一部はガラス基板１０の上面１０ａに平行に延び、ワイヤ本体２５３の他の一部はガラス基板１０の側面１０ｃに沿って平行に延びていてもよい。このような態様であれば、金属ワイヤ２５をさらに低ループにすることができ、上記の厚さｄ１をさらに小さくすることができる。これにより、検出素子５０の検出感度をさらに向上させることができる。
また、ガラス製の基材１０１は、シリコン等の半導体基板と比べて安価である。このため、検出素子５０や、検出素子５０を備える検出装置１００の製造コストの低減が可能である。
また、実施形態に係る検出装置１００は、検出素子５０と、第２回路基板６０と、送信用導電体７０とを備える。第２回路基板６０は、検出素子５０が有する第１回路基板２０の下面２０ｂ側に配置されている。送信用導電体７０は、第２回路基板６０に取り付けられており、樹脂部材３３と隣り合っている。これによれば、指Ｆｉｎが樹脂部材３３に接触又は近接すると、検出装置１００は、検出制御部１１が出力する駆動信号Ｖｓを送信用導電体７０を介して指Ｆｉｎに伝えることができる。
また、送信用導電体７０は、樹脂部材３３の側面３３ｃと隣り合う第１部位７１と、第１部位７１に支持されて樹脂部材３３の上面３３ａを覆う第２部位７２と、を有する。第２部位７２には、ガラス基板１０と対向する位置に貫通穴７０Ｈが設けられている。これによれば、第２部位７２はガラス基板１０の上方を囲むリングとなる。このため、図１３に示したように、指Ｆｉｎが指紋センサ部１に接触又は近接するときに、指Ｆｉｎを送信用導電体７０に接触させることが容易となる。
また、第１回路基板２０はＰＣＢ等のリジッド基板である。第２回路基板６０はフレキシブル基板である。これによれば、第１回路基板２０の強度は高いため、ワイヤボンディング装置を用いて、金属ワイヤ２５の第２端部２５２を第１回路基板２０に接合することが容易である。また、第２回路基板６０は折り曲げることが可能である。このため、例えば、図示しない電子機器の筐体内に第２回路基板６０を収容することが容易であり、電子機器に対する検出装置１００の取り付けの自由度を高めることができる。
なお、上記の実施形態１では、検出装置１００が指Ｆｉｎの形状や指紋を検出することを説明した。しかしながら、検出装置１００の検出対象は指Ｆｉｎに限定されるものではない。検出装置１００は、指Ｆｉｎではなく、手のひらを検出対象としてもよい。また、検出装置１００、指Ｆｉｎ及び手のひらの両方を検出対象としてもよい。検出装置は、手のひらの凹凸による容量変化を検出することで、手のひらの形状や掌紋を検出することができる。
また、上記の実施形態１では、送信用導電体７０が、第１部位７１と、第２部位７２とを有し、第２部位７２に貫通穴７０Ｈが設けられていることを説明した。しかしながら、送信用導電体７０の構成はこれに限定されない。例えば、第２部位７２においてガラス基板１０と対向する位置には、貫通穴７０Ｈではなく、切欠き（図示せず）が設けられていてもよい。または、送信用導電体７０は、第１部位７１のみで構成されていてもよい。このような態様であっても、指Ｆｉｎが指紋センサ部１に接触又は近接するときに、指Ｆｉｎを送信用導電体７０に接触させることが可能である。
（比較例）
図２３は、比較例に係る検出素子の構成例を示す断面図である。図２３に示すように、比較例に係る検出素子５５０は、第１回路基板２０と、接着層５３１を介して第１回路基板２０上に設けられたシリコン基板５１０と、シリコン基板５１０のパッド電極５３３と第１回路基板２０とを接続する金属ワイヤ５２５と、シリコン基板５１０と金属ワイヤ５２５とを覆う樹脂部材５３０と、樹脂部材５３０の上面５３０ａに設けられたコーティング層５３５と、を備える。比較例に係る検出素子５５０では、シリコン基板５１０のエッジ部や側面に金属ワイヤ５２５が接触すると、金属ワイヤ５２５とシリコン基板５１０との間で電流が流れる可能性がある。このため、金属ワイヤ５２５は、シリコン基板５１０のエッジ部や側面に接触しないように、高ループに形成される。また、金属ワイヤ５２５が高ループに形成されるため、樹脂部材５３０は厚く形成される。このため、樹脂部材５３０においてシリコン基板５１０上に位置する部位の厚さｄ２は、実施形態１の厚さｄ１（図６、図２２参照）よりも厚くなる。
（実施形態２）
図２４は、実施形態２に係る検出装置の構成例を示す断面図である。図２４に示すように、実施形態２に係る検出装置２００は、検出素子１５０と、光学センサ２２０とを備える。また、検出素子１５０は、ガラス基板１０と、金属ワイヤ２５と、第１回路基板２０と、透光性の接着シート１３０と、透光性の樹脂部材１４０と、を備える。
実施形態２では、第１回路基板２０に貫通穴２０Ｈが設けられている。貫通穴２０Ｈは、第１回路基板２０の上面２０ａと下面２０ｂとの間を貫通している。また、第１回路基板２０の下面２０ｂ側において、貫通穴２０Ｈの内周面には、貫通穴２０Ｈの中心に向けて突き出た縁部１２１が設けられている。これにより、貫通穴２０Ｈの直径は、第１回路基板２０の上面１２０ａ側よりも下面２０ｂ側の方が小さくなっている。
透光性の接着シート１３０は、ガラス基板１０の下面１０ｂに貼付されている。ガラス基板１０は、接着シート１３０が貼付された下面１０ｂを下側に向けた状態で、第１回路基板２０の貫通穴２０Ｈ内に配置されている。ガラス基板１０の周縁部は、接着シート１３０を介して縁部１２１に固定されている。
金属ワイヤ２５は、第１回路基板２０の貫通穴２０Ｈ内に配置されたガラス基板１０のパッド電極１３３と、第１回路基板２０のパッド電極２１とを接続している。透光性の樹脂部材１４０は、ガラス基板１０の上面１０ａと、第１回路基板２０の上面２０ａと、金属ワイヤ２５とを覆っている。
光学センサ２２０は、透光性の接着シート１３を挟んでガラス基板１０と対向する位置に配置されている。光学センサ２２０は、貫通穴２０Ｈに配置されたガラス基板１０を通して、樹脂部材１４０側を監視する。そして、光学センサ２２０は、樹脂部材１４０に接触又は近接する指Ｆｉｎを検出すると、発光する。ユーザは、光学センサ２２０が発する光を視認することによって、検出装置２００が指Ｆｉｎを検出していることを知ることができる。
以上説明したように、実施形態２に係る検出装置２００は、検出素子１５０と、光学センサ２２０とを備える。検出素子１５０は、第１回路基板２０と、第１回路基板２０の上面２０ａに取り付けられるガラス基板１０と、第１回路基板２０の上面２０ａとガラス基板１０とを接続する金属ワイヤ２５と、ガラス基板１０と金属ワイヤ２５とを覆う樹脂部材１４０、とを備える。ガラス基板１０は、静電容量を検出するための検出電極１２０を有する。これによれば、検出素子１５０においても、金属ワイヤ２５を低ループにすることができ、樹脂部材１４０の厚さを薄くすることができる。これにより、検出感度の向上が可能な検出装置２００を提供することができる。
（実施形態３）
図２５は、実施形態３に係る電子機器の構成例を示す模式図である。図２５に示すように、実施形態３に係る電子機器３００は、例えば、実施形態１で説明した検出装置１００（図示せず）と、検出装置１００に接続される液晶ディスプレイ３５０とを備える。液晶ディスプレイ３５０は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）等が形成されたＴＦＴ基板３１０と、対向基板３２０と、ＴＦＴ基板３１０と対向基板３２０との間に配置された液晶層（図示せず）と、を有する。この例では、ＴＦＴ基板３１０はパッド電極３１１を有する。パッド電極３１１は、第２回路基板６０のパッド電極６８とがＡＣＦ３６９を介して接続されている。このような構成であれば、検出機能付き電子機器３００は、検出装置１００による指紋等の検出結果を液晶ディスプレイ３５０に伝達することができる。電子機器３００は、検出装置１００による指紋等の検出結果に基づいて液晶ディスプレイ３５０の電源をオン、オフしたり、液晶ディスプレイ３５０に検出結果を表示したりすることができる。
以上説明したように、実施形態３に係る電子機器３００は、検出装置１００を備える。検出装置１００は、金属ワイヤ２５を低ループにした検出素子５０を有する。このため、検出感度の向上が可能な電子機器３００を提供することができる。
なお、実施形態３では、検出装置に接続される被接続装置として液晶ディスプレイ３５０を説明したが、被接続装置は液晶ディスプレイに限定されるものではない。被接続装置は、例えば有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイであってもよい。
以上、本発明の好適な実施形態を説明したが、本発明はこのような実施形態に限定されるものではない。実施形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
例えば、本態様の検出装置及び電子機器は、以下の態様をとることができる。
（１）第１回路基板と、
前記第１回路基板の一方の面側に取り付けられるガラス基板と、
前記第１回路基板の一方の面と前記ガラス基板とを接続する金属ワイヤと、
前記ガラス基板と前記金属ワイヤとを覆う樹脂部材、とを備え、
前記ガラス基板は、静電容量を検出するための検出電極を有する、検出装置。
（２）前記ガラス基板は、
前記第１回路基板と対向する第１面と、
前記第１面の反対側に位置する第２面と、
前記第１面と前記第２面との間に位置する第３面と、を有し、
前記金属ワイヤは、
ワイヤ本体と、
前記ワイヤ本体の一端に位置し、前記第２面に接合される第１端部と、
前記ワイヤ本体の他端に位置し、前記第１回路基板に接合される第２端部と、を有し、
前記ワイヤ本体は、前記第２面及び前記第３面の少なくとも一方に接触している、上記（１）に記載の検出装置。
（３）前記ワイヤ本体は、前記第２面及び前記第３面の少なくとも一方に平行に延びている、上記（２）に記載の検出装置。
（４）前記第１回路基板の前記一方の面の反対側に配置される第２回路基板と、前記第２回路基板に取り付けられる送信用導電体と、をさらに備え、前記送信用導電体は前記樹脂部材と隣り合っている、上記（１）乃至（３）のいずれか１項に記載の検出装置。
（５）前記送信用導電体は、
前記樹脂部材の側面と隣り合う第１部位と、
前記第１部位に支持されて前記樹脂部材の上面を覆う第２部位と、を有し、
前記第２部位には、前記ガラス基板と対向する位置に貫通穴が設けられている、上記（４）に記載の検出装置。
（６）前記第１回路基板はリジッド基板であり、
前記第２回路基板はフレキシブル基板である、上記（４）又は（５）に記載の検出装置。
（７）検出装置と、
前記検出装置に接続される被接続装置と、を備え、
前記検出装置は、
第１回路基板と、
前記第１回路基板に取り付けられるガラス基板と、
前記第１回路基板と前記ガラス基板とを接続する金属ワイヤと、
前記ガラス基板と前記金属ワイヤとを覆う樹脂部材、とを備え、
前記ガラス基板は、静電容量を検出するための検出電極を有する、電子機器。
１ 指紋センサ部
１０ ガラス基板
１０ａ、２０ａ、６０ａ 上面
１０ｂ、２０ｂ 下面
１０ｃ 側面
２０ 第１回路基板
２１ パッド電極
２２ 接続端子
２３ 配線
２５ 金属ワイヤ
３３ 樹脂部材
３３ａ 上面
３３ｃ 側面
３５ コーティング層
５０ 検出素子
６０ 回路基板
６１ 第１端子部
６３ 第１配線
６５ 第２端子部
６６ 外部接続端子
６７ 第２配線
７０ 送信用導電体
７０Ｈ 貫通穴
７１ 第１部位
７２ 第２部位
８０ ＩＣ素子
１００ 検出装置
１０１ 基材
１０３ 半導体層
１０５ 第１層間絶縁膜
１０７ ゲート電極
１０９ 配線層
１１１ 第２層間絶縁膜
１１３ ソース電極
１１５ ドレイン電極
１１７ 第３層間絶縁膜
１２０ 検出電極
２５１ 第１端部
２５２ 第２端部
２５３ ワイヤ本体

Claims (7)

  1. 第１回路基板と、
    前記第１回路基板の一方の面側に取り付けられるガラス基板と、
    前記第１回路基板の一方の面と前記ガラス基板とを接続する金属ワイヤと、
    前記ガラス基板と前記金属ワイヤとを覆う樹脂部材、とを備え、
    前記ガラス基板は、静電容量を検出するための検出電極を有する、検出装置。
  2. 前記ガラス基板は、
    前記第１回路基板と対向する第１面と、
    前記第１面の反対側に位置する第２面と、
    前記第１面と前記第２面との間に位置する第３面と、を有し、
    前記金属ワイヤは、
    ワイヤ本体と、
    前記ワイヤ本体の一端に位置し、前記第２面に接合される第１端部と、
    前記ワイヤ本体の他端に位置し、前記第１回路基板に接合される第２端部と、を有し、
    前記ワイヤ本体は、前記第２面及び前記第３面の少なくとも一方に接触している、請求項１に記載の検出装置。
  3. 前記ワイヤ本体は、前記第２面及び前記第３面の少なくとも一方に平行に延びている、請求項２に記載の検出装置。
  4. 前記第１回路基板の前記一方の面の反対側に配置される第２回路基板と、
    前記第２回路基板に取り付けられる送信用導電体と、をさらに備え、
    前記送信用導電体は前記樹脂部材と隣り合っている、請求項１乃至３のいずれか１項に記載の検出装置。
  5. 前記送信用導電体は、
    前記樹脂部材の側面と隣り合う第１部位と、
    前記第１部位に支持されて前記樹脂部材の上面を覆う第２部位と、を有し、
    前記第２部位には、前記ガラス基板と対向する位置に貫通穴が設けられている、請求項４に記載の検出装置。
  6. 前記第１回路基板はリジッド基板であり、
    前記第２回路基板はフレキシブル基板である、請求項４又は５に記載の検出装置。
  7. 検出装置と、
    前記検出装置に接続される被接続装置と、を備え、
    前記検出装置は、
    第１回路基板と、
    前記第１回路基板に取り付けられるガラス基板と、
    前記第１回路基板と前記ガラス基板とを接続する金属ワイヤと、
    前記ガラス基板と前記金属ワイヤとを覆う樹脂部材、とを備え、
    前記ガラス基板は、静電容量を検出するための検出電極を有する、電子機器。
JP2017191882A 2017-09-29 2017-09-29 検出装置及び電子機器 Pending JP2019066319A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017191882A JP2019066319A (ja) 2017-09-29 2017-09-29 検出装置及び電子機器
US16/142,359 US20190102596A1 (en) 2017-09-29 2018-09-26 Detection device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017191882A JP2019066319A (ja) 2017-09-29 2017-09-29 検出装置及び電子機器

Publications (1)

Publication Number Publication Date
JP2019066319A true JP2019066319A (ja) 2019-04-25

Family

ID=65896151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017191882A Pending JP2019066319A (ja) 2017-09-29 2017-09-29 検出装置及び電子機器

Country Status (2)

Country Link
US (1) US20190102596A1 (ja)
JP (1) JP2019066319A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018110513A1 (ja) * 2016-12-15 2018-06-21 株式会社村田製作所 能動素子、高周波モジュールおよび通信装置
TWI663551B (zh) * 2018-03-23 2019-06-21 致伸科技股份有限公司 組裝指紋辨識模組之方法
EP4318415A1 (en) * 2022-08-03 2024-02-07 IDSpire Corporation Ltd. Fingerprint recognition module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150269407A1 (en) * 2014-03-18 2015-09-24 J-Metrics Technology Co., Ltd. All-flat sensor with exposed colorful member and electronic device using such sensor
JP2017134828A (ja) * 2016-01-27 2017-08-03 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置
JP2018092223A (ja) * 2016-11-30 2018-06-14 ローム株式会社 指紋検出装置、電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241953B2 (en) * 2008-06-30 2012-08-14 Sandisk Technologies Inc. Method of fabricating stacked wire bonded semiconductor package with low profile bond line
JP5331610B2 (ja) * 2008-12-03 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN104851813A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
KR20160143071A (ko) * 2015-06-04 2016-12-14 앰코 테크놀로지 코리아 주식회사 지문센서 패키지
TWM523147U (zh) * 2015-09-10 2016-06-01 Metrics Technology Co Ltd J 指紋感測單元及指紋感測模組
US11003884B2 (en) * 2016-06-16 2021-05-11 Qualcomm Incorporated Fingerprint sensor device and methods thereof
US10509936B2 (en) * 2017-08-28 2019-12-17 Superc-Touch Corporation Fingerprint identification apparatus having conductive structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150269407A1 (en) * 2014-03-18 2015-09-24 J-Metrics Technology Co., Ltd. All-flat sensor with exposed colorful member and electronic device using such sensor
JP2017134828A (ja) * 2016-01-27 2017-08-03 株式会社ジャパンディスプレイ 指紋検出装置及び表示装置
JP2018092223A (ja) * 2016-11-30 2018-06-14 ローム株式会社 指紋検出装置、電子装置

Also Published As

Publication number Publication date
US20190102596A1 (en) 2019-04-04

Similar Documents

Publication Publication Date Title
US10430013B2 (en) Touch substrate and manufacturing method thereof, display device, fingerprint determination device and method for determining fingerprint
JP5647202B2 (ja) タッチ認識機能を有する表示装置
US20180088709A1 (en) Sensor device, input device, and electronic apparatus
US8716613B2 (en) Apparatus and method for electrostatic discharge protection
CN108319394B (zh) 触控面板及其驱动方法、触控装置
EP2759917A2 (en) Flexible display device having touch and bending sensing functions
KR102091035B1 (ko) 터치 스크린을 가지는 표시장치
US10061966B2 (en) Fingerprint identification apparatus
CN106169060B (zh) 具偏向电极的生物辨识装置及该装置的侦测控制方法
US10013596B2 (en) Fingerprint recognition apparatus
CN106169059B (zh) 具有反射遮蔽电极的生物辨识装置及生物辨识装置的侦测控制方法
CN110321021B (zh) 指纹传感器套件和包括该指纹传感器套件的显示装置
US10289893B2 (en) Fingerprint identification apparatus
JP2019066319A (ja) 検出装置及び電子機器
TWI650684B (zh) 顯示裝置
US20180321765A1 (en) Capacitive touch panel
JP2019066324A (ja) 検出装置及び電子機器
CN103942534B (zh) 生物特征识别传感器及包含其的电子设备
US20200219941A1 (en) Capacitive touch panel
TWM457236U (zh) 觸控面板
US20130069884A1 (en) Touch-sensing display panel
JP7044882B2 (ja) 検出装置付き表示機器
TWI616824B (zh) 指紋辨識裝置與具有指紋辨識功能之觸控裝置
KR20170026982A (ko) 지문 감지 센서 및 이의 제조 방법
US10236469B2 (en) Display device and detection method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211005