TWI663551B - 組裝指紋辨識模組之方法 - Google Patents

組裝指紋辨識模組之方法 Download PDF

Info

Publication number
TWI663551B
TWI663551B TW107110094A TW107110094A TWI663551B TW I663551 B TWI663551 B TW I663551B TW 107110094 A TW107110094 A TW 107110094A TW 107110094 A TW107110094 A TW 107110094A TW I663551 B TWI663551 B TW I663551B
Authority
TW
Taiwan
Prior art keywords
fingerprint recognition
paint
assembling
protective film
sensor
Prior art date
Application number
TW107110094A
Other languages
English (en)
Other versions
TW201941097A (zh
Inventor
許志豪
Original Assignee
致伸科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 致伸科技股份有限公司 filed Critical 致伸科技股份有限公司
Priority to TW107110094A priority Critical patent/TWI663551B/zh
Priority to US15/991,067 priority patent/US10607059B2/en
Application granted granted Critical
Publication of TWI663551B publication Critical patent/TWI663551B/zh
Publication of TW201941097A publication Critical patent/TW201941097A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)

Abstract

本發明係關於一種組裝指紋辨識模組之方法，先對感應連板之第一表面進行第一次噴塗工作，且分別覆蓋第一保護膜以及第二保護膜於感應連板之第一表面以及其第二表面。接下來切割感應連板以形成複數指紋辨識感應元件，同時可排除第一次噴塗工作所形成的肥邊結構。接下來分別對複數指紋辨識感應元件之複數側壁進行第二次噴塗工作，且排除被裁切的第一保護膜以及第二保護膜，使指紋辨識感應元件之第一表面的顏色與其側壁的顏色一致。

Description

組裝指紋辨識模組之方法
本發明係關於一種組裝方法，尤其係有關於組裝指紋辨識模組之方法。
近年來，指紋辨識技術應用於各種電子產品上，令使用者可輸入自己的指紋於電子產品內且讓電子產品存檔，之後使用者可藉由指紋辨識模組輸入自己的指紋，以進行電子產品的解鎖。利用指紋辨識技術來解鎖電子產品比以往手動輸入密碼的解鎖方式更快速、更方便，故受到使用者的青睞，且指紋辨識模組的需求亦隨之大增。
一般而言，指紋辨識模組包含有指紋辨識感應元件、保護蓋以及電路板，指紋辨識感應元件設置且電性連接於電路板，其功能為感應使用者之手指而擷取其指紋資訊。保護蓋包覆於指紋辨識感應元件，以保護指紋辨識感應元件，讓使用者之手指僅可與保護蓋接觸，而不直接與指 紋辨識感應元件接觸，以避免指紋辨識感應元件受損。然而，保護蓋之成本較高，為了降低指紋辨識模組之成本，市面上採用設置塗料於指紋辨識感應元件，以使被噴灑的塗料包覆指紋辨識感應元件，以保護之。
另外，指紋辨識模組係設置於電子裝置(例如智慧型手機、平板電腦等)上，且部份顯露於電子裝置之機殼外，以供使用者操作，其中，一般指紋辨識模組的顏色與電子裝置之機殼的顏色不同。為了美觀，會於上述噴灑塗料之過程中，選擇與機殼的顏色一致的塗料，以令指紋辨識模組的顏色與其機殼的顏色一致。
然而，被分佈於指紋辨識感應元件上之塗料會因應表面張力作用，而於指紋辨識感應元件的外緣區域形成肥邊結構，其會造成指紋辨識模組外觀上的缺陷。
因此，需要一種可解決美觀問題的組裝指紋辨識模組之方法。
本發明之目的在於提供一種可解決美觀問題的組裝指紋辨識模組之方法。
於一較佳實施例中，本發明提供一種組裝指紋辨識模組之方法，包括以下步驟：
(A)噴塗一第一塗料於一感應連板之一第一表面上。
(B)覆蓋一第一保護膜於該感應連板之該第一表面上，且覆蓋一第二保護膜於該感應連板之一第二表面上。
(C)裁切該感應連板，以形成複數指紋辨識感應元件。
(D)噴塗一第二塗料於該複數指紋辨識感應元件之複數側壁上。
(E)由該複數指紋辨識感應元件上排除被裁切之該第一保護膜以及該第二保護膜。
於一較佳實施例中，該步驟(A)包括以下步驟：
步驟(A1)：噴塗該第一塗料中之一第一底漆於該感應連板之該第一表面上。
步驟(A2)：噴塗該第一塗料中之一第一色漆於該第一底漆上。
步驟(A3)：噴塗該第一塗料中之一第一面漆於該第一色漆上。
於一較佳實施例中，該第二塗料係一第二色漆，且該第二色漆之顏色與該第一色漆之顏色相同。
簡言之，本發明方法係先對感應連板之第一表面進行第一次噴塗工作，接下來分別保護感應連板之第一表面以及其第二表面，且切割感應連板，以形成複數指紋辨識感應元件，同時可排除第一次噴塗工作所形成的肥邊結構。接下來分別對複數指紋辨識感應元件之複數側壁進行第二次噴塗工作，使得指紋辨識感應元件之整體顏色一致。最後，排除被裁切的第一保護膜以及第二保護膜，且進行指紋辨識感應元件與電路板之結合，以完成辨識感應模組之組裝。
1‧‧‧指紋辨識模組
11‧‧‧指紋辨識感應元件
12‧‧‧電路板
20‧‧‧感應連板
21‧‧‧第一塗料
22‧‧‧第一保護膜
23‧‧‧第二保護膜
22*‧‧‧已裁切之第一保護膜
23*‧‧‧已裁切之第二保護膜
24‧‧‧第二塗料
111‧‧‧基板
112‧‧‧感應晶粒
113‧‧‧封裝層
114‧‧‧指紋辨識感應元件之側壁
115‧‧‧指紋辨識感應元件之下表面
201‧‧‧連板基板
202‧‧‧連板封裝層
203‧‧‧感應連板之第一表面
204‧‧‧感應連板之外緣區域
205‧‧‧感應連板之第二表面
211‧‧‧第一底漆
212‧‧‧第一色漆
213‧‧‧第一面漆
214‧‧‧肥邊結構
221‧‧‧第一薄膜本體
222‧‧‧第一黏膠
231‧‧‧第二薄膜本體
232‧‧‧第二黏膠
1111‧‧‧電連接部
A~F、A1、A2、A3‧‧‧步驟
P‧‧‧定位參考點
圖1係本發明指紋辨識模組於一較佳實施例中之結構示意圖。
圖2係本發明組裝指紋辨識模組之方法於一較佳實施例中之流程圖。
圖3係本發明指紋辨識模組之感應連板於一較佳實施例中之結構剖面示意圖。
圖4係本發明指紋辨識模組之感應連板於一較佳實施例中被噴塗第一塗料之結構剖面示意圖。
圖5係本發明指紋辨識模組之感應連板與第一塗料於一較佳實施例中之局部結構剖面示意圖。
圖6係本發明指紋辨識模組之感應連板與第一保護膜以及第二保護膜於一較佳實施例中之結構分解示意圖。
圖7係本發明指紋辨識模組之感應連板於一較佳實施例中被裁切前之結構示意圖。
圖8係本發明指紋辨識模組之感應連板於一較佳實施例中被裁切後之結構剖面示意圖。
圖9係本發明指紋辨識模組之指紋辨識感應元件於一較佳實施例中被噴塗第二塗料之結構示意圖。
本發明提供一種組裝指紋辨識模組之方法，以解決習知技術問題。首先請參閱圖1，其為本發明指紋辨識模組於一較佳實施例中之結構示意圖。指紋辨識模組1包括指紋辨識感應元件11以及電路板12，且指紋辨識感應元件11係固定於電路板12上。於本較佳實施例中，指紋辨識感應元件11係以柵格陣列(Land Grid Array，LGA)方式而封裝之，電路板12可選用軟性電路板(FPC)或軟硬複合板。
指紋辨識感應元件11包括基板111、複數感應晶粒112以及封裝層113，基板111具有複數電連接部1111，設置於基板111之下表面(亦即，指紋辨識感應元件11之下表面115)感應晶粒112係設置於基板111上且與基板111打線接合(Wire Bonding)，而封裝層包覆複數感應晶粒112以及基板111之上表面，於本較佳實施例中，封裝層113係為環氧封裝材料(EMC)。
接下來說明組裝指紋辨識模組之方法。請參閱圖2，其為本發明組裝指紋辨識模組之方法於一較佳實施例中之流程圖。本發明組裝指紋辨識模組之方法包括以下步驟：
步驟A：噴塗第一塗料於感應連板之第一表面上。
步驟B：覆蓋第一保護膜於感應連板之第一表面上，且覆蓋第二保護膜於感應連板之第二表面上。
步驟C：裁切感應連板，以形成複數指紋辨識感應元件。
步驟D：噴塗第二塗料於複數指紋辨識感應元件之複數側壁上。
步驟E：由複數指紋辨識感應元件上排除被裁切之第一保護膜以及第二保護膜。
步驟F：設置指紋辨識感應元件於電路板上，以形成指紋辨識模組。
其中，步驟A包括：
步驟A1：噴塗第一塗料中之第一底漆於感應連板之第一表面上。
步驟A2：噴塗第一塗料中之第一色漆於第一底漆上。
步驟A3：噴塗第一塗料中之第一面漆於第一色漆上。
接下來說明組裝指紋辨識模組之方法的實施情形。請同時參閱圖3、圖4以及圖5，圖4係為本發明指紋辨識模組之感應連板於一較佳實施例中被噴塗第一塗料之結構剖面示意圖，而圖5係為本發明指紋辨識 模組之感應連板與第一塗料於一較佳實施例中之局部結構剖面示意圖。當生產線開始進行本發明組裝指紋辨識模組之方法時，首先進行步驟A：噴塗第一塗料21於感應連板20之第一表面203上，而圖4顯示出感應連板20之結構，感應連板20係包括連板基板201、複數感應晶粒112以及連板封裝層202。其中，複數感應晶粒112係設置於連板基板201上且與連板基板201打線接合(Wire Bonding)，而連板封裝層202包覆複數感應晶粒112以及連板基板201之上表面。其中，第一塗料21包括第一底漆211、第一色漆212以及第一面漆213，如圖5所示。
步驟A中，首先進行步驟A1：噴塗第一底漆211於感應連板20之第一表面203上。接下來，進行步驟A2：噴塗第一色漆212於第一底漆211上，使得感應連板20可顯示出第一色漆212之顏色。最後，進行步驟A3：噴塗第一面漆213於第一色漆212上，以保護第一色漆212。於步驟A完成之後，第一塗料21覆蓋於感應連板20之第一表面203上，由於表面張力作用，使得第一塗料21於感應連板20之外緣區域204上形成複數肥邊結構214，如圖4所示。於本較佳實施例中，第一色漆212之顏色與指紋辨識模組2所應用之電子裝置(未顯示於圖中)的機殼之顏色相同。
請同時參閱圖3以及圖6，圖6係為本發明指紋辨識模組之感應連板與第一保護膜以及第二保護膜於一較佳實施例中之結構分解示意圖。於步驟A完成之後，準備第一保護膜22以及第二保護膜23，圖6顯示出第一保護膜22以及第二保護膜23之結構，第一保護膜22包括第一薄膜本體221以及第一黏膠222，第一薄膜本體221可與感應連板20之第一表面203接觸。而第一黏膠222分佈於第一薄膜本體221上，其功能為結合第一薄膜本體221以及感應連板20之第一表面203。類似於第一保護膜22，第二保護膜23包括第二薄膜本體231以及第二黏膠232，第二薄膜本 體231可與感應連板20之第二表面203接觸。而第二黏膠232分佈於第二薄膜本體231上，其功能為結合第二薄膜本體231以及感應連板20之第二表面203。於本較佳實施例中，第一薄膜本體221以及第二薄膜本體231皆以聚醯亞胺(Polyimide，PI)材料或聚乙烯對苯二甲酸酯(Polyethylene Terephthalate，PET)材料所製成，而該第一黏膠222以及第二黏膠232皆採用硅膠。
接下來進行步驟B：以黏貼方式覆蓋第一保護膜22於感應連板20之第一表面203上，且以黏貼方式覆蓋第二保護膜23於感應連板20之第二表面203上。請同時參閱圖2、圖7以及圖8，圖7係為本發明指紋辨識模組之感應連板於一較佳實施例中被裁切前之結構示意圖，而圖8係為本發明指紋辨識模組之感應連板於一較佳實施例中被裁切後之結構剖面示意圖。於步驟B完成之後，進行步驟C：裁切感應連板20，以形成複數指紋辨識感應元件11，其中，於裁切之前必須預先判斷感應連板20中欲裁切的定位位置P，如圖7所示。一般而言，感應連板20上會有多個定位參考點，以提示感應連板20中的複數感應晶粒112之位置，藉此可決定欲裁切的定位位置P。關於定位參考點以及裁切運作知詳細過程為熟知本技藝人士所公知，故不再贅述。
需特別說明的是，步驟C中，可利用各種實體刀具或任何切割工具(例如雷射裁切器)裁切感應連板20，於裁切過程中則可切除感應連板20之外緣區域204，以排除複數肥邊結構214。圖8顯示出被裁切完成的指紋辨識感應元件11之結構，其中，每一指紋辨識感應元件11之上表面以及下表面分別被已裁切之第一保護膜22*以及已裁切之第二保護膜23*包覆，而僅有指紋辨識感應元件11之複數側壁114顯露於外。
請同時參閱圖1、圖2以及圖9，圖9係為本發明指紋辨識 模組之指紋辨識感應元件於一較佳實施例中被噴塗第二塗料之結構示意圖。於指紋辨識感應元件11形成之後，進行步驟E：分別噴塗第二塗料24於複數指紋辨識感應元件11之複數側壁114上，如圖9所示。於本較佳實施例中，第二塗料24係為第二色漆，且第二色漆之顏色與第一色漆212之顏色相同，使得指紋辨識感應元件11之上表面的顏色與其複數側壁114之顏色一致。
接下來，進行步驟F：分別由複數指紋辨識感應元件11上排除已裁切之第一保護膜22*以及已裁切之第二保護膜23*。最後，進行步驟G：分別設置指紋辨識感應元件11於相對應的電路板12上，以形成指紋辨識模組1，如圖1所示。於本較佳實施例中，指紋辨識感應元件11之第二表面(亦即其下表面)係以表面黏著技術(SMT)而設置於電路板12上，使位於指紋辨識感應元件11之第二表面上的複數電連接部1111得以與電路板12電性連接。藉由本發明方法所形成之指紋辨識模組1之整體顏色會與電子裝置的機殼顏色一致，且不會有肥邊結構存在。
需特別說明的有三，第一，於步驟A完成之後，由於表面張力作用而形成的複數肥邊結構214位於感應連板20之外緣區域204上，且本發明方法透過裁切感應連板20之外緣區域204而排除肥邊結構214，以解決指紋辨識模組之外觀不美觀的問題。第二，由於覆蓋第二保護膜23於感應連板20之第二表面203上，故可保護複數電連接部111，以避免於進行步驟F之過程中，發生汙染或損傷複數電連接部111之情形。第三，肥邊結構214會形成於感應連板20之外緣區域204上，而其外緣區域204係指感應連板20中各表面的外圍處，為了維持圖面之清晰可見，圖4、圖6以及圖7中僅顯示出感應連板20之第一表面203的兩側上之肥邊結構214。
根據上述可知，本發明方法係先對感應連板之第一表面進行第一次噴塗工作，接下來分別保護感應連板之第一表面以及其第二表面，且切割感應連板之外緣區域，以形成複數指紋辨識感應元件，同時可排除第一次噴塗工作所形成的肥邊結構。接下來分別對複數指紋辨識感應元件之複數側壁進行第二次噴塗工作，使得指紋辨識感應元件之整體顏色一致。最後，排除被裁切的第一保護膜以及第二保護膜，且進行指紋辨識感應元件與電路板之結合，以完成辨識感應模組之組裝。
以上所述僅為本發明之較佳實施例，並非用以限定本發明之申請專利範圍，因此凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含於本案之申請專利範圍內。

Claims (10)

  1. 一種組裝指紋辨識模組之方法，應用於一生產線之一組裝機台，該方法包括以下步驟：(A)藉由該組裝機台噴塗一第一塗料於一感應連板之一第一表面上，且該第一塗料於該感應連板之一外緣區域形成複數肥邊結構；(B)藉由該組裝機台覆蓋一第一保護膜於該感應連板之該第一表面上，且覆蓋一第二保護膜於該感應連板之一第二表面上；(C)藉由該組裝機台之一切割工具裁切該感應連板，以形成複數指紋辨識感應元件；(D)藉由該組裝機台噴塗一第二塗料於該複數指紋辨識感應元件之複數側壁上；以及(E)藉由該組裝機台由該複數指紋辨識感應元件上排除被裁切之該第一保護膜以及該第二保護膜。
  2. 如申請專利範圍第1項所述之組裝指紋辨識模組之方法，其中，於步驟(E)之後，更包括步驟(F)：藉由該組裝機台設置該指紋辨識感應元件於相對應之一電路板上，以形成一指紋辨識模組。
  3. 如申請專利範圍第2項所述之組裝指紋辨識模組之方法，其中，於步驟(E)中，該指紋辨識感應元件之該第二表面係以表面黏著技術(SMT)而設置於該電路板上，使位於該指紋辨識感應元件之該第二表面上之一電連接部與該電路板電性連接。
  4. 如申請專利範圍第1項所述之組裝指紋辨識模組之方法，其中，於步驟(A)中，該第一塗料設置於該感應連板上，因應表面張力作用，使該第一塗料於該感應連板之該外緣區域上形成複數肥邊結構。
  5. 如申請專利範圍第1項所述之組裝指紋辨識模組之方法，其中，於該步驟(B)中，該第一保護膜係以黏貼方式覆蓋於該感應連板之該第一表面上，且該第一保護膜包括：一第一薄膜本體，用以與該感應連板之該第一表面接觸；以及一第一黏膠，分佈於該第一薄膜本體上，用以結合該第一薄膜本體以及該感應連板之該第一表面。
  6. 如申請專利範圍第5項所述之組裝指紋辨識模組之方法，其中，該第一薄膜本體係以聚醯亞胺(PI)材料或聚乙烯對苯二甲酸酯(PET)材料所製成，而該第一黏膠係硅膠。
  7. 如申請專利範圍第1項所述之組裝指紋辨識模組之方法，其中，於該步驟(B)中，該第二保護膜係以黏貼方式覆蓋於該感應連板之該第二表面上，且覆蓋該感應連板之一電連接部，該第二保護膜包括：一第二薄膜本體，用以與該感應連板之該第二表面以及該電連接部接觸；以及一第二黏膠，分佈於該第二薄膜本體上，用以結合該第二薄膜本體以及該感應連板之該第二表面。
  8. 如申請專利範圍第7項所述之組裝指紋辨識模組之方法，其中，該第二薄膜本體係以聚醯亞胺(PI)材料或聚乙烯對苯二甲酸酯(PET)材料所製成，而該第二黏膠係硅膠。
  9. 如申請專利範圍第1項所述之組裝指紋辨識模組之方法，其中，該步驟(A)包括以下步驟：步驟(A1)：噴塗該第一塗料中之一第一底漆於該感應連板之該第一表面上；步驟(A2)：噴塗該第一塗料中之一第一色漆於該第一底漆上；以及步驟(A3)：噴塗該第一塗料中之一第一面漆於該第一色漆上。
  10. 如申請專利範圍第9項所述之組裝指紋辨識模組之方法，其中，該第二塗料係一第二色漆，且該第二色漆之顏色與該第一色漆之顏色相同。
TW107110094A 2018-03-23 2018-03-23 組裝指紋辨識模組之方法 TWI663551B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107110094A TWI663551B (zh) 2018-03-23 2018-03-23 組裝指紋辨識模組之方法
US15/991,067 US10607059B2 (en) 2018-03-23 2018-05-29 Method for assembling fingerprint identification module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107110094A TWI663551B (zh) 2018-03-23 2018-03-23 組裝指紋辨識模組之方法

Publications (2)

Publication Number Publication Date
TWI663551B true TWI663551B (zh) 2019-06-21
TW201941097A TW201941097A (zh) 2019-10-16

Family

ID=67764655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107110094A TWI663551B (zh) 2018-03-23 2018-03-23 組裝指紋辨識模組之方法

Country Status (2)

Country Link
US (1) US10607059B2 (zh)
TW (1) TWI663551B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111774272A (zh) * 2020-06-30 2020-10-16 Oppo广东移动通信有限公司 电子设备的中框及其加工方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982932A (en) * 1992-09-16 1999-11-09 Mikos, Ltd. Method and apparatus for flash correlation
TW200601175A (en) * 2004-06-30 2006-01-01 Advanced Semiconductor Eng Fingerprint sensor panel
CN104867883A (zh) * 2014-02-24 2015-08-26 新东亚微电子股份有限公司 指纹辨识芯片封装模块及其制造方法
CN204809209U (zh) * 2015-05-19 2015-11-25 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构
WO2018000429A1 (zh) * 2016-07-01 2018-01-04 华为技术有限公司 一种防水指纹识别模组和电子设备
TW201810116A (zh) * 2016-08-05 2018-03-16 致伸科技股份有限公司 組裝指紋辨識模組之方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204808363U (zh) * 2012-11-20 2015-11-25 韩国科泰高科株式会社 指纹传感器模块、具有此的便携式电子设备
US9514925B1 (en) * 2015-09-10 2016-12-06 Amazon Technologies, Inc. Protective coating for silicon substrate
JP2019066319A (ja) * 2017-09-29 2019-04-25 株式会社ジャパンディスプレイ 検出装置及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5982932A (en) * 1992-09-16 1999-11-09 Mikos, Ltd. Method and apparatus for flash correlation
TW200601175A (en) * 2004-06-30 2006-01-01 Advanced Semiconductor Eng Fingerprint sensor panel
CN104867883A (zh) * 2014-02-24 2015-08-26 新东亚微电子股份有限公司 指纹辨识芯片封装模块及其制造方法
TW201533859A (zh) * 2014-02-24 2015-09-01 Dynacard Co Ltd 指紋辨識晶片封裝模組及其製造方法
CN204809209U (zh) * 2015-05-19 2015-11-25 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构
WO2018000429A1 (zh) * 2016-07-01 2018-01-04 华为技术有限公司 一种防水指纹识别模组和电子设备
TW201810116A (zh) * 2016-08-05 2018-03-16 致伸科技股份有限公司 組裝指紋辨識模組之方法

Also Published As

Publication number Publication date
US10607059B2 (en) 2020-03-31
TW201941097A (zh) 2019-10-16
US20190294854A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
US10146982B2 (en) Method for assembling fingerprint identification module
KR101356143B1 (ko) 지문센서 패키지 및 그 제조방법
JP2013521582A (ja) 指紋センサ等のための一体成形したダイおよびベゼル構造
TWI604388B (zh) 指紋辨識模組及其製造方法
TWI624022B (zh) 指紋辨識模組及其製造方法
TW202004800A (zh) 一種防水電子裝置及其製造方法
US20160162724A1 (en) Fingerprint identification device and method for manufacturing thereof
WO2016176927A1 (zh) 一种触摸屏及移动通讯终端、一种触摸屏的制备方法
TWI663551B (zh) 組裝指紋辨識模組之方法
KR20160110092A (ko) 지문센서 패키지 및 이의 제조방법
CN104239848A (zh) 制造指纹识别起始键的方法
US11501553B2 (en) Cost-efficient fingerprint sensor component and manufacturing method
TWI653561B (zh) 觸控面板與其製造方法
US10380407B2 (en) Fingerprint identification apparatus and method for manufacturing the same
CN110298215B (zh) 组装指纹辨识模块的方法
US20180239945A1 (en) Fingerprint identification module and manufacturing method thereof
KR101829190B1 (ko) 글래스 외주면이 몰딩된 지문센서 패키지의 제조방법
US10108842B2 (en) Method for assembling fingerprint identification module
KR101833993B1 (ko) 투명강화조립층의 제조방법 및 이를 이용한 지문센서 어셈블리의 제조방법
KR101833991B1 (ko) 지문센서 모듈 및 이의 제조방법
CN209103313U (zh) 指纹感测装置、包括其的电子装置及该指纹感测装置的制造设备
TWI730812B (zh) 用於智慧卡之指紋感測晶片模組及其封裝方法
KR101936708B1 (ko) 지문인식 홈키 및 그의 제조방법
US12008833B2 (en) Capacitive fingerprint identification apparatus, preparation method and electronic device
CN107918754B (zh) 组装指纹辨识模块的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees