CN205666806U - 共模滤波器和附带esd保护电路的共模滤波器 - Google Patents

共模滤波器和附带esd保护电路的共模滤波器 Download PDF

Info

Publication number
CN205666806U
CN205666806U CN201490000969.2U CN201490000969U CN205666806U CN 205666806 U CN205666806 U CN 205666806U CN 201490000969 U CN201490000969 U CN 201490000969U CN 205666806 U CN205666806 U CN 205666806U
Authority
CN
China
Prior art keywords
inductance element
capacity cell
common
circuit
mode filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201490000969.2U
Other languages
English (en)
Inventor
植木纪行
秋山恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN205666806U publication Critical patent/CN205666806U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Balance/unbalance networks
    • H03H7/425—Balance-balance networks
    • H03H7/427—Common-mode filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/0026—Multilayer LC-filter

Abstract

在本实用新型的共模滤波器以及附带ESD保护电路的共模滤波器的第一信号线侧，由第一电感元件(L1)、第一电容元件(C1)、第二电容元件(C2)、第三电感元件(L3)和第五电感元件(L5)构成第一谐振电路(RC1)，由第一电感元件(L1)、第一电容元件(C1)和第二电容元件(C2)构成第三谐振电路(RC3)，并由第一电感元件(L1)、第三电感元件(L3)、第一电容元件(C1)、第二电容元件(C2)和第五电容元件(C5)构成第五谐振电路(RC5)。在第二信号线侧，第二谐振电路(RC2)、第四谐振电路(RC4)和第六谐振电路(RC6)被类似地构成。

Description

共模滤波器和附带ESD保护电路的共模滤波器
技术领域
本实用新型涉及抑制在差分传输线路中传播的共模噪声的共模滤波器和附带ESD保护电路的共模滤波器。
背景技术
为了抑制将在差分传输线路中传播的共模噪声，传统技术中使用共模扼流圈。共模扼流圈例如专利文献1中记述的那样包括两个线圈，两个线圈被构成为使由差模信号(常模信号)在各线圈中产生的磁场相抵消，而对于共模信号(共模噪声)而言磁场相互增强。
一般来说，在这样的共模扼流圈中，需要各线圈具有大的电感值，并且各线圈之间的耦合系数大。
现有技术文献
专利文献
专利文献1：日本专利特开2003-133135号公报
实用新型内容
实用新型要解决的技术问题
但是，如果增大线圈的电感值，并增大各线圈之间的耦合系数，则自谐振频率变低，信号的传输损耗也增大。因此，在如USB和HDMI(注册商标)等的高速接口用的差分传输线路那样在高频带使用的、且要求传输损耗小的差分传输线路中，难以利用如上所述的共模扼流圈。
本实用新型的目的在于提供这样的共模滤波器，即使其电感值小、耦合系数小仍具有高的共模噪声抑制效果，且在高频率下特性良好、传输损耗小。
解决技术问题的手段
本实用新型的共模滤波器和附带ESD保护电路的共模滤波器被构成为具有如下结构。
(1)本实用新型的共模滤波器是被插入在构成差分传输线路的第一信号线和第二信号线上的共模滤波器，其特征在于，
包括：被串联地插入在第一信号线的第一电感元件；
被串联地插入在第二信号线的第二电感元件；
第一端连接在对于第一信号线和第二信号线的中性点上的第三电感元件；
第一端连接在所述中性点上的第四电感元件；
连接在第一电感元件的第一端和第三电感元件的第二端之间的第一电容元件；
连接在第一电感元件的第二端和第三电感元件的第二端之间的第二电容元件；
连接在第二电感元件的第一端和第四电感元件的第二端之间的第三电容元件；
连接在第二电感元件的第二端和第四电感元件的第二端之间的第四电容元件；
连接在所述中性点和接地点之间的第五电感元件；以及
连接在所述中性点和接地点之间的第五电容元件，
第一谐振电路(串联谐振电路)由所述第一电感元件、第三电感元件、第一电容元件、第二电容元件和第五电感元件构成，
第二谐振电路(串联谐振电路)由所述第二电感元件、第三电容元件、第四电容元件、第四电感元件和第五电感元件构成，
第三谐振电路(并联谐振电路)由所述第一电感元件、第一电容元件和第二电容元件构成，
第四谐振电路(并联谐振电路)由所述第二电感元件、第三电容元件和第四电容元件构成，
第五谐振电路(串联谐振电路)由所述第一电感元件、第三电感元件、第一电容元件、第二电容元件和第五电容元件构成，
第六谐振电路(串联谐振电路)由所述第二电感元件、第四电感元件、第三电容元件、第四电容元件和第五电容元件构成。
(2)在上述(1)中，优选的是，由第一电感元件、第一电容元件、第二电容元件和第三电感元件构成的电路跟由第二电感元件、第三电容元件、第四电容元件和第四电感元件构成的电路对称。通过此结构，从共模到差模的变换量和从差模到共模的变换量减少。
(3)在上述(2)中，优选的是，第一谐振频率即第一、第二谐振电路的谐振频率、第二谐振频率即第三、第四谐振电路的谐振频率和第三谐振频率即第五、第六谐振电路的谐振频率各不相同。因此，可以在宽频带范围内衰减共模噪声。
(4)在上述(2)或(3)中，优选的是，在第三谐振电路和第四谐振电路的谐振频率下，第一电容元件、第二电容元件、第三电容元件和第四电容元件的阻抗大于第三电感元件和第四电感元件的串联阻抗。因此，差模信号的插入损耗的增大得以抑制。
(5)本实用新型的共模滤波器是在构成差分传输线路的第一信号线和第二信号线中插入的共模滤波器，其特征在于，
包括：串联地插入在所述第一信号线的第一电感元件；
串联地插入在所述第二信号线的第二电感元件；
第一端连接在对于所述第一信号线和所述第二信号线的中性点上、第二端连接在所述第一信号线上的第三电感元件；
第一端连接在所述中性点上、第二端连接在所述第二信号线上的第四电感元件；
连接在所述中性点和接地点之间的第五电感元件；以及
连接在所述中性点和接地点之间的第五电容元件，
在共模噪声的通带内由所述第五电感元件和所述第五电容元件的谐振电路形成了衰减极点。
(6)在上述(5)中，优选的是，所述第三电感元件和所述第四电感元件被卷绕和连接成对共模噪声进行差分耦合、对差模信号进行累积耦合。因此，差模损耗增大被抑制。
(7)本实用新型的附带ESD保护电路的共模滤波器包括：上述(1)至(6)中任一项所述的共模滤波器；以及插入在所述第一信号线和接地点之间以及所述第二信号线和接地点之间的ESD保护元件。
(8)在上述(7)中，优选的是，所述共模滤波器被构成在半导体基板的再布线层上，作为所述ESD保护元件的齐纳二极管被形成在所述半导体基板中。因此，可以减少应安装在电子设备电路基板上的元件数。
(9)本实用新型的共模滤波器是在构成差分传输线路的第一信号线和第二信号线上插入的共模滤波器，其特征在于，
包括：串联地插入在所述第一信号线上的第一电感元件(L1)；
串联地插入在所述第二信号线上的第二电感元件(L2)；
第一端连接在对于所述第一信号线和所述第二信号线的中性点上、第二端连接在所述第一信号线上的第三电感元件(L3)；
第一端连接在所述中性点上、第二端连接在所述第二信号线上的第四电感元件(L4)；
连接在所述中性点和接地点之间的第五电感元件(L5)；
连接在所述第一电感元件(L1)和所述第三电感元件(L3)之间的第一并联连接电容元件(C1/C2)；以及
连接在所述第二电感元件(L2)和所述第四电感元件(L4)之间的第二并联连接电容元件(C3/C4)，
由包含所述第一并联连接电容元件(C1/C2)、所述第三电感元件(L3)和所述第五电感元件(L5)而构成的串联谐振电路以及包含所述第二并联连接电容元件(C3/C4)、所述第四电感元件(L4)和所述第五电感元件(L5)而构成的串联谐振电路形成了衰减极点(f1)，由包含所述第一电感元件(L1)和所述第一并联连接电容元件(C1/C2)而构成的并联谐振电路以及包含所述第二电感元件(L2)和所述第二并联连接电容元件(C3/C4)而构成的并联谐振电路形成了衰减极点(f2)。
通过上述结构，共模噪声在包含频率(f1)的衰减极点和频率(f2)衰减极点的宽频带范围内被衰减。
(10)本实用新型的共模滤波器是插入在构成差分传输线路的第一信号线和第二信号线上的共模滤波器，其特征在于，
包括：串联地插入在所述第一信号线上的第一电感元件(L1)；
串联地插入在所述第二信号线上的第二电感元件(L2)；
第一端连接在对于所述第一信号线和所述第二信号线的中性点上、第二端连接在所述第一信号线上的第三电感元件(L3)；
第一端连接在所述中性点上、第二端连接在所述第二信号线上的第四电感元件(L4)；
连接在所述中性点和接地点之间的第五电容元件(C5)；
连接在所述第一电感元件(L1)和所述第三电感元件(L3)之间的第一并联连接电容元件(C1/C2)；以及
连接在所述第二电感元件(L2)和所述第四电感元件(L4)之间的第二并联连接电容元件(C3/C4)，
由包含所述第一并联连接电容元件(C1/C2)、所述第三电感元件(L3)和所述第五电容元件(C5)而构成的串联谐振电路以及由包含所述第二并联连接电容元件(C3/C4)、所述第四电感元件(L4)和所述第五电容元件(C5)而构成的串联谐振电路形成了衰减极点(f3)，由包含所述第一电感元件(L1)和所述第一并联连接电容元件(C1/C2)而构成的并联谐振电路以及由包含所述第二电感元件(L2)和所述第二并联连接电容元件(C3/C4)而构成的并联谐振电路形成了衰减极点(f2)。
通过上述结构，共模噪声在包含频率(f2)的衰减极点和频率(f3)衰减极点的宽频带范围内被衰减。
实用新型效果
根据本实用新型，可以构成共模噪声的抑制效果好、高频区的特性良好、传输损耗小的共模滤波器以及附带ESD保护电路的共模滤波器，即使其具有小的电感和小的耦合系数。
附图说明
图1是第一实施例的共模滤波器101的电路图。
图2(A)、(B)、(C)是表示构成在共模滤波器101中的6个谐振电路的图。
图3是表示从共模滤波器101的平衡端子(T1、T3)看到的回波损耗和插入损耗的频率特性的图。
图4是共模滤波器101上半部分的电路图。
图5(A)是第一谐振电路RC1的电路图，图5(B)是第三谐振电路RC3的电路图，图5(C)是第五谐振电路RC5的电路图。
图6(A)是经过500MHz到3.0GHz的频率扫描时从图4中所示的电路的端子T1看到的阻抗轨迹。图6(B)是表示从端子T1看到的回波损耗和插入损耗的频率特性的图。
图7是表示从中性点NP看到的阻抗虚部的频率特性的图。
图8是共模滤波器101对于差模信号的动作图。
图9是表示从图8的端子T1、T3看到的电路阻抗绝对值的频率特性的图。
图10(A)是表示第三电感器L3和第四电感器L4为差分耦合结构时共模滤波器的频率特性的图。图10(B)是表示第三电感器L3和第四电感器L4为累积耦合结构时共模滤波器的频率特性的图。
图11(A)表示在“差分耦合”(对于差模电流为累积耦合)的共模滤波器的差模插入损耗，图11(B)表示在“累积耦合”(对于差模电流为差分耦合)的共模滤波器的差模插入损耗。
图12是关于第三实施例的附带ESD保护电路的共模滤波器的透视图。
图13是关于第三实施例的附带ESD保护电路的共模滤波器的再布线层的各层平面图。
图14是关于第三实施例的附带ESD保护电路的共模滤波器的电路图。
图15是关于第四实施例的共模滤波器的各层平面图。
图16是表示关于第四实施例的共模滤波器的插入损耗的频率特性的图。
具体实施方式
以下参照附图举几个具体例子表示实施本实用新型的多个方式。各图中对相同的部件附以相同的标记。各实施例为示例，对不同实施例中示出的结构当然可以作部分的置换或组合。
《第一实施例》
参照各图就第一实施例的共模滤波器进行说明。图1是第一实施例的共模滤波器101的电路图。
图1所示的共模滤波器101是连接于由第一信号线SL1和第二信号线SL2构成的差分传输线路的平衡滤波器。第一信号线SL1上串联地插入在第一电感元件(以下称“第一电感器”)L1，第二信号线SL2上串联地插入在第二电感元件(以下称“第二电感器”)L2。共模滤波器101具备接地点，这成为第一信号线SL1和第二信号线SL2的基准。另外，共模滤波器101包括其第一端连接在对于第一信号线SL1和第二信号线SL2的中性点NP上的第三电感元件(以下称“第三电感器”)L3和其第一端连接在中性点NP上的第四电感元件(以下称“第四电感器”)L4。
在第一电感器L1的第一端和第三电感器L3的第二端之间连接有第一电容元件(以下称“第一电容器”)C1。另外，在第一电感器L1的第二端和第三电感器L3的第二端之间连接有第二电容元件(以下称“第二电容器”)C2。
在第二电感器L2的第一端和第四电感器L4的第二端之间连接有第三电容元件(以下称“第三电容器”)C3。另外，在第二电感器L2的第二端和第四电感器L4的第二端之间连接有第四电容元件(以下称“第四电容器”)C4。
而且，在中性点NP和接地点之间连接有第五电感元件(以下称“第五电感器”)L5和第五电容元件(以下称“第五电容器”)C5。
图2(A)、(B)、(C)是表示构成在上述共模滤波器101中的6个谐振电路的图。
如图2(A)所示，第一谐振电路(串联谐振电路)RC1由第一电感器L1、第一电容器C1、第二电容器C2、第三电感器L3和第五电感器L5构成。另外，第二谐振电路(串联谐振电路)RC2由第二电感器L2、第三电容器C3、第四电容器C4、第四电感器L4和第五电感器L5构成。
另外，第三谐振电路(并联谐振电路)RC3由第一电感器L1、第一电容器C1和第二电容器C2构成。另外，第四谐振电路(并联谐振电路)RC4由第二电感器L2、第三电容器C3和第四电容器C4构成。
第五谐振电路(串联谐振电路)RC5由第一电感器L1、第一电容器C1、第二电容器C2、第三电感器L3和第五电容器C5构成。另外，第六谐振电路(串联谐振电路)RC6由第二电感器L2、第四电感器L4、第三电容器C3、第四电容器C4和第五电容器C5构成。
图3是表示从平衡端子(T1、T3)看到的回波损耗和插入损耗的频率特性的图。这里，S21[DD]为差模信号的插入损耗，S11[DD]为差模信号的回波损耗，S21[CC]为共模噪声的插入损耗，S11[CC]为共模噪声的回波损耗。共模噪声的插入损耗S21[CC]中在频率f1、f2、f3处发生衰减极点。后文将描述这三个衰减极点发生的原因。
由第一电感器L1、第一电容器C1、第二电容器C2和第三电感器L3形成的电路跟由第二电感器L2、第三电容器C3、第四电容器C4和第四电感器L4形成的电路关于中性点NP对称。因此，对于共模噪声可以用从中性点NP分开的上半部分或下半部分的不平衡电路来说明共模滤波器101的动作。
图4是共模滤波器101上半部分的电路图。其中，各元件的值如下。
L1：6nH
L3：2nH
L5：3.7nH
C1：3pF
C2：3pF
C5：2.4pF
图5(A)是第一谐振电路RC1的电路图，图5(B)是第三谐振电路RC3的电路图，图5(C)是第五谐振电路RC5的电路图。
图6(A)是经过500MHz到3.0GHz的频率扫描时从图4中所示的电路的端子T1看到的阻抗轨迹。图6(B)是表示从端子T1看到的回波损耗和插入损耗的频率特性的图。图6(A)、(B)中各标志所指位置处的频率如下。
M01：910MHz(f1)
M02：1.67GHz(f2)
M03：2.71GHz(f3)
上述频率f1处的回波损耗的衰减是由第一谐振电路RC1引起的。即，对频率f1的共模噪声串联谐振，共模噪声被分流。
上述频率f2处的回波损耗的衰减是由第三谐振电路RC3引起的。即，对频率f2的共模噪声并联谐振，共模噪声的传播被阻断(反射)。
上述频率f3处的回波损耗的衰减是第五谐振电路RC5引起的。即，对频率f3的共模噪声串联谐振，共模噪声被分流。
如上述那样，共模滤波器101关于中性点NP对称，图2(A)中所示的第二谐振电路RC2与第一谐振电路RC1同样地工作。另外，图2(B)中所示的第四谐振电路RC4与第三谐振电路RC3同样地工作。此外，图2(C)中所示的第六谐振电路RC6与第五谐振电路RC5同样地工作。
对上述第三电感器L3和第四电感器L4而言，单独的一方也都作为共模滤波器工作，在只有一方的情况下，虽然于小型化有利，但是由于成了非对称电路，从共模到差模的变换量和从差模到共模的变换量增多。
图5(B)中，第五电感器L5和第五电容器C5构成了LC并联电路。图7是表示从中性点NP看到的阻抗虚部的频率特性的图。在图5(B)中示出的由第五电感器L5和第五电容器C5构成的LC并联电路的阻抗比第三谐振电路RC3的并联谐振阻抗充分大的频带中，第三谐振电路RC3作为并联谐振电路工作。因此，优选的是，第三谐振电路RC3的谐振频率与由第五电感器L5和第五电容器C5构成的LC并联电路的谐振频率相等或接近。
如图6(B)中所示那样，第一谐振频率f1即第一、第二谐振电路的谐振频率、第二谐振频率f2即第三、第四谐振电路的谐振频率和第三谐振频率f3即第五、第六谐振电路的谐振频率各不相同。因此，可在宽的频带范围内衰减共模噪声。
本实施例的共模滤波器如图1所示，包括：
被串联地插入在第一信号线SL1上的第一电感元件L1；
被串联地插入在第二信号线SL2上的第二电感元件L2；
第一端连接在对于第一信号线SL1和第二信号线SL2的中性点NP上、第二端连接在第一信号线SL1上的第三电感元件L3；
第一端连接在中性点NP上、第二端连接在第二信号线SL2上的第四电感元件L4；
连接在中性点NP和接地点之间的第五电感元件L5；
连接在第一电感元件L1和第三电感元件L3之间的第一并联连接电容元件(C1/C2)；以及
连接在第二电感元件L2和第四电感元件L4之间的第二并联连接电容元件(C3/C4)。
而且，如图2(A)所示，串联谐振电路RC1包含第一并联连接电容元件(C1/C2)、第三电感元件L3和第五电感元件L5而构成。另外，串联谐振电路RC2包含第二并联连接电容元件(C3/C4)、第四电感元件L4和第五电感元件L5而构成。
此外，如图2(B)所示，并联谐振电路RC3包含第一电感元件L1和第一并联连接电容元件(C1/C2)而构成。另外，并联谐振电路RC4包含第二电感元件L2和第二并联连接电容元件(C3/C4)而构成。
这样，串联谐振电路RC1、RC2和并联谐振电路RC3、RC4共用一部分元件(L1、C1、C2、L2、C3、C4)而耦合。一方的谐振电路为串联谐振电路(RC1、RC2)，而另一方的谐振电路为并联谐振电路(RC3、RC4)，因此，由串联谐振电路RC1、RC2产生的频率f1的衰减极点和由并联谐振电路RC3、RC4产生的频率f2的衰减极点之间的频带的衰减量也增大。(由于串联谐振电路和并联谐振电路相耦合，两个衰减极点不分离而被宽带化。)也就是说，共模噪声的衰减频带被宽带化。
另外，如2(C)所示，串联谐振电路RC5包含第一并联连接电容元件(C1/C2)、第三电感元件L3和第五电容元件C5而构成。另外，串联谐振电路RC6包含第二并联连接电容元件(C3/C4)、第四电感元件L4和第五电容元件C5而构成。
这样，串联谐振电路RC5、RC6和并联谐振电路RC3、RC4共用一部分元件(L1、C1、C2、L2、C3、C4)而耦合。一方的谐振电路为串联谐振电路(RC5、RC6)，另一方的谐振电路为并联谐振电路(RC3、RC4)，因此，由串联谐振电路RC5、RC6产生的频率f3的衰减极点和由并联谐振电路RC3、RC4产生的频率f2的衰减极点之间的频带的衰减量也增大。(由于并联谐振电路串联谐振电路相耦合，两个衰减极点不分离而被宽带化。)也就是说，共模噪声的衰减频带被宽带化。
如上所述，形成频率f1衰减极点的串联谐振电路RC1、RC2和形成频率f2衰减极点的并联谐振电路RC3、RC4相耦合，并且形成频率f2衰减极点的并联谐振电路RC3、RC4和形成频率f3衰减极点的串联谐振电路RC5、RC6相耦合，从而如图3中所示，在包含频率f1、f2、f3的宽频带范围内共模噪声被衰减。
图8是表示上述共模滤波器101对于差模信号的动作的图。对于差模的信号，由于中性点NP为接地点电位，因此图1所示的第五电感器L5和第五电容器C5等效地不存在，可以如图8那样表示。图9是表示从图8的端子T1、T3看到的电路阻抗绝对值的频率特性的图。
在差模的情况下，图8所示的第三谐振电路RC3和第四谐振电路RC4进行自谐振(并联谐振)的条件是第三电感器L3和第四电感器L4的串联电路的阻抗充分大于电容器C1、C2、C3、C4的阻抗，但是如图9表示，自谐振频率下的电容器C1、C2(、C3、C4)的阻抗与第三电感器L3和第四电感器L4的串联电路的阻抗相比并不是充分大。因此，差模信号不被第三谐振电路RC3和第四谐振电路RC4的并联谐振阻断(反射)，而以低损耗通过。
《第二实施例》
第二实施例中，描述了由第三电感器L3和第四电感器L4之间的耦合确定特性的例子。
根据第二实施例的共模滤波器的电路图与第一实施例中图1所示的电路图相同。图1中，在第三电感器L3和第四电感器L4被构成为相耦合的情况下，存在对共模电流差分耦合、对差模电流累积耦合的结构(以下称“差分耦合”)和相反地对共模电流累积耦合、对差模电流差分耦合的结构(以下称“累积耦合”)。
图10(A)是表示差分耦合结构时的共模滤波器的频率特性的图。图10(B)是表示累积耦合结构时的共模滤波器的频率特性的图。这里，S21[DD]为差模信号的插入损耗、S11[DD]为差模信号的回波损耗、S21[CC]为共模噪声的插入损耗、S11[CC]为共模噪声的回波损耗。此例中，第三电感器L3和第四电感器L4之间的耦合系数设为0.5。比较图10(A)和图10(B)后显见，如果采用差分耦合结构，可以很大地赢得2GHz附近的共模噪声的衰减量。
另外，由于第三电感器L3和第四电感器L4具有共模电流被差分耦合的关系，差模电流被累积耦合，因此可以减少获得预定电感所需的导体匝数和导体长度小。其结果是，可以实现小型化，并且也可以减少差模插入损耗。
图11(A)表示上述“差分耦合”(对于差模电流为累积耦合)的共模滤波器的差模插入损耗，图11(B)表示上述“累积耦合”(对于差模电流为差分耦合)的共模滤波器的差模插入损耗。此例中，第三电感器L3和第四电感器L4之间的耦合系数设为0.5。
这样，比较图11(A)(B)显见，如果采用差分耦合结构，可以减小1GHz附近的差模信号的插入损耗。
《第三实施例》
第三实施例中，示出在半导体基板的再布线层中构成共模滤波器的例子。
图12是第三实施例的附带ESD保护电路的共模滤波器的透视图。但是，为了表示出由多层构成，将层向厚度加以夸大进行描述。图13是上述再布线层的各层平面图。图14为本实施例的附带ESD保护电路的共模滤波器的电路图。
图12特别示出了在半导体基板SUB的表面上形成的再布线层RL。图12中，面SS为半导体基板的表面，它是再布线层的下表面。在半导体基板SUB中构成了基于p扩散层和n扩散层的双向齐纳二极管ZD1、ZD2。这些双向齐纳二极管是用于形成ESD保护元件的元件。图12中，附有再布线层中形成的各电路元件的标记。
图13中，第一层(1)是最下层，该层是电容器的下部电极层。第二层(2)是电容器的上部电极层，第三层(3)是布线层，第四～第六层(4)、(5)、(6)是电感器层，第七层(7)是布线层，第八层(8)是最上层，该层是输入输出电极层。图13中附有电路元件的标记。
图13中，布线层(3)中示出的双向齐纳二极管ZD1、ZD2是在半导体基板中构成的元件。双向齐纳二极管ZD1、ZD2与第三层(3)的电极图案的预定部位导通。因此，双向齐纳二极管ZD1被连接在端子T1和接地点之间，双向齐纳二极管ZD2被连接在端子T3和接地点之间。
图13中，从第四层(4)直到第六层(6)分别形成有第一电感器L1、第二电感器L2、第五电感器L5。另外，第四层(4)上形成有第三电感器L3，第五层(5)上形成有第三电感器L3。
第一电感器L1被连接在端子T1和端子T2之间，第二电感器L2被连接在端子T3和端子T4之间。
通过将图13所示的第一层(1)上形成的电极C1、C2、C3、C4、C5跟第二层(2)上形成的电极C1、C2、C3、C4、C5对置，分别构成电容器C1、C2、C3、C4、C5。电容器C1、C2各自的一端被连接到端子T1、T2，各自的另一端被连接到第三电感器L3的一端。电容器C3、C4各自的一端被连接到端子T3、T4，各自的另一端被连接到第四电感器L4的一端。
第三电感器L3的第一端、第四电感器L4的第一端和第五电感器L5的第一端被共同连接。第五电感器L5的第二端被连接在接地点上。电容器C5的一端被连接在第三电感器L3的第一端、第四电感器L4的第一端和第五电感器L5的第一端的共同连接点(中性点)上，电容器C5的另一端被连接在接地点上。
第一电感器L1和第二电感器L2的线圈卷绕轴朝向再布线层的层叠方向(垂直于面的方向)。而且，在与第一电感器L1和第二电感器L2的邻接部分流动的电流的方向被确定成这样：使得对于共模电流第一电感器L1和第二电感器L2以相反极性耦合，对于差模电流第一电感器L1和第二电感器L2以相同极性耦合。也就是说，第一电感器L1和第二电感器L2的线圈卷绕方向已被确定。
第三电感器L3和第四电感器L4被卷绕和连接成这样：对于共模电流使得第三电感器L3的磁场和第四电感器L4的磁场相互减弱(差分耦合)，并且对于差模信号使得第三电感器L3的磁场和第四电感器L4的磁场相互加强(累积耦合)。
图13中，电极GL3、GL4、GL5、GL6、GL7是连接在两个接地端子GND-GND之间的接地电极线。这样，通过在多个层上形成接地电极线，减小了两个接地端子GND-GND之间的电感分量和电阻分量。因此，在将该共模滤波器插入了差分传输线路时，对于共模电流而言，接地点的阻抗低，共模信号(噪声)的抑制效果得以提高。
另外，通过在多层上形成接地电极线，第一电感器L1和第二电感器L2跟第四电感器L4和第五电感器L5在电场上被隔离(屏蔽)。因此，第一电感器L1和第二电感器L2跟第四电感器L4和第五电感器L5之间的无用耦合被抑制，从共模到差模的变换和从差模到共模的变换被抑制。
这样，可以用半导体基板上的再布线层构成共模滤波器。另外，通过用构成了双向齐纳二极管ZD1、ZD2的半导体基板上的再布线层来构成共模滤波器，可以构成附带ESD保护功能的共模滤波器。
《第四实施例》
第四实施例中，示出了在陶瓷多层基板中构成共模滤波器的例子。电路图与第一实施例中图1所示的相同。
图15是第四实施例的共模滤波器的各层平面图。图15中附有电路元件的标记。
图15中，层(1)是最下层，层(19)是最上层。层(1)、(2)、(3)是第五电容器C5的形成层，层(5)是第五电感器L5的形成层，层(7)、(8)是第三电感器L3和第四电感器L4的形成层。层(10)～(13)是电容器C1、C2、C3、C4的形成层。层(14)～(18)是第一电感器L1和第二电感器L2的形成层。图15中，多个层上出现的小圆图案为通孔导体。层(4)、(6)、(9)是通孔导体的形成层。
第五电容器C5由层(1)、层(3)上形成的电极(接地导体)C5和层(2)上形成的电极C5构成。第一电感器L1连接在端子T1和端子T2之间，第二电感器L2连接在端子T3和端子T4之间。
电容器C1、C2各自的一端连接于端子T1、T2，各自的另一端连接于第三电感器L3的一端。电容器C3、C4各自的一端连接于端子T3、T4，各自的另一端连接于第四电感器L4的一端。
第三电感器L3的第一端、第四电感器L4的第一端和第五电感器L5的第一端经由层(5)、(6)、(7)的通孔导体共同连接。第五电感器L5的第二端连接到接地点。在第三电感器L3的第一端、第四电感器L4的第一端和第五电感器L5的第一端的共同连接点(中性点)上连接有电容器C5的一端，电容器C5的另一端连接到接地点。
第一电感器L1和第二电感器L2的线圈卷绕轴朝向层的层叠方向(垂直于面的方向)。而且，在第一电感器L1和第二电感器L2的邻接部分流动的电流的方向被确定成这样：使得对于共模电流第一电感器L1和第二电感器L2以相反极性耦合，对于差模电流第一电感器L1和第二电感器L2以相同极性耦合。也就是说，第一电感器L1和第二电感器L2的线圈卷绕方向已被确定。
第三电感器L3和第四电感器L4被卷绕和连接成这样：使得对于共模电流第三电感器L3和第四电感器L4差分耦合，并且对于差模信号第三电感器L3和第四电感器L4累积耦合。
由于是在第三电感器L3和第四电感器L4的形成层跟第一电感器L1和第二电感器L2的形成层之间夹入电容器C1、C2、C3、C4的形成层的结构，用于形成这些电容器C1、C2、C3、C4的电极将磁场屏蔽。因此，第三电感器L3和第四电感器L4的形成层跟第一电感器L1和第二电感器L2的形成层之间的无用耦合被抑制。
这样，能够在陶瓷多层基板中构成共模滤波器。再有，在陶瓷多层基板内形成分别连接在端子T1和接地端子之间以及端子T2和接地端子之间的放电间隙，ESD保护电路可以由该放电间隙构成。由此，可以构成附带ESD保护电路的共模滤波器。
图16是表示本实施例的共模滤波器的插入损耗的频率特性的图。这里，S21[CC]是共模噪声的插入损耗，S21[DD]是差模信号的插入损耗。
这样，也能构成在多层基板中。另外，通过在多层基板内形成ESD保护用的放电间隙，可以构成附带ESD保护功能的共模滤波器。
再有，在以上所示的各实施例的电路图中，第一电感器L1、第二电感器L2、第五电感器L5等用附加圆点标记的线圈电路符号表示，但是这些电感器的线圈卷绕方向并不受此符号限定。
标号说明
C1…第一电容元件(第一电容器)
C2…第二电容元件(第二电容器)
C3…第三电容元件(第三电容器)
C4…第四电容元件(第四电容器)
C5…第五电容元件(第五电容器)
C1、C2…第一并联连接电容元件
C3、C4…第二并联连接电容元件
f1…第一谐振频率
f2…第二谐振频率
f3…第三谐振频率
L1…第一电感元件(第一电感器)
L2…第二电感元件(第二电感器)
L3…第三电感元件(第三电感器)
L4…第四电感元件(第四电感器)
L5…第五电感元件(第五电感器)
NP…中性点
RC1…第一谐振电路
RC2…第二谐振电路
RC3…第三谐振电路
RC4…第四谐振电路
RC5…第五谐振电路
RC6…第六谐振电路
SL1…第一信号线
SL2…第二信号线
T1、T2、T3、T4…端子
ZD1、ZD2…双向齐纳二极管
101…共模滤波器

Claims (10)

1.一种插入在构成差分传输线路的第一信号线和第二信号线上的共模滤波器，其特征在于，
包括：串联地插入在第一信号线上的第一电感元件；
串联地插入在第二信号线上的第二电感元件；
第一端连接在对于第一信号线和第二信号线的中性点上的第三电感元件；
第一端连接在所述中性点上的第四电感元件；
连接在第一电感元件的第一端和第三电感元件的第二端之间的第一电容元件；
连接在第一电感元件的第二端和第三电感元件的第二端之间的第二电容元件；
连接在第二电感元件的第一端和第四电感元件的第二端之间的第三电容元件；
连接在第二电感元件的第二端和第四电感元件的第二端之间的第四电容元件；
连接在所述中性点和接地点之间的第五电感元件；以及
连接在所述中性点和接地点之间的第五电容元件，
第一谐振电路由所述第一电感元件、第一电容元件、第二电容元件、第三电感元件和第五电感元件构成，
第二谐振电路由所述第二电感元件、第三电容元件、第四电容元件、第四电感元件和第五电感元件构成，
第三谐振电路由所述第一电感元件、第一电容元件和第二电容元件构成，
第四谐振电路由所述第二电感元件、第三电容元件和第四电容元件构成，
第五谐振电路由所述第一电感元件、第三电感元件、第一电容元件、第二电容元件和第五电容元件构成，
第六谐振电路由所述第二电感元件、第四电感元件、第三电容元件、第四电容元件和第五电容元件构成。
2.如权利要求1所述的共模滤波器，其特征在于，
由第一电感元件、第一电容元件、第二电容元件和第三电感元件构成的电路跟由第二电感元件、第三电容元件、第四电容元件和第四电感元件构成的电路对称。
3.如权利要求2所述的共模滤波器，其特征在于，
第一谐振频率即第一、第二谐振电路的谐振频率、第二谐振频率即第三、第四谐振电路的谐振频率和第三谐振频率即第五、第六谐振电路的谐振频率各不相同。
4.如权利要求2或3所述的共模滤波器，其特征在于，
在第三谐振电路和第四谐振电路的谐振频率下，第一电容元件、第二电容元件、第三电容元件和第四电容元件的阻抗大于第三电感元件和第四电感元件的串联阻抗。
5.一种插入在构成差分传输线路的第一信号线和第二信号线上的共模滤波器，其特征在于，
包括：串联地插入在所述第一信号线的第一电感元件；
串联地插入在所述第二信号线的第二电感元件；
第一端连接在对于所述第一信号线和所述第二信号线的中性点上、第二端连接在所述第一信号线上的第三电感元件；
第一端连接在所述中性点上、第二端连接在所述第二信号线上的第四电感元件；
连接在所述中性点和接地点之间的第五电感元件；以及
连接在所述中性点和接地点之间的第五电容元件，
由所述第五电感元件和所述第五电容元件的谐振电路产生的、用于衰减共模噪声的衰减极点在通带内形成。
6.如权利要求5所述的共模滤波器，其特征在于，
所述第三电感元件和所述第四电感元件对共模噪声差分耦合，对差模信号累积耦合。
7.一种附带ESD保护电路的共模滤波器，其中包括：
如权利要求1至6中任一项所述的共模滤波器；以及
在所述第一信号线和接地点之间和所述第二信号线和接地点之间插入的ESD保护元件。
8.如权利要求7所述的附带ESD保护电路的共模滤波器，其特征在于，
所述共模滤波器在半导体基板的再布线层中构成，作为所述ESD保护元件的齐纳二极管在所述半导体基板中形成。
9.一种插入在构成差分传输线路的第一信号线和第二信号线上的共模滤波器，其特征在于，
包括：串联地插入在所述第一信号线的第一电感元件；
串联地插入在所述第二信号线的第二电感元件；
第一端连接在对于所述第一信号线和所述第二信号线的中性点上、第二端连接在所述第一信号线上的第三电感元件；
第一端连接在所述中性点上、第二端连接在所述第二信号线上的第四电感元件；
连接在所述中性点和接地点之间的第五电感元件；
连接在所述第一电感元件和所述第三电感元件之间的第一并联连接电容元件；以及
连接在所述第二电感元件和所述第四电感元件之间的第二并联连接电容元件，
由包含所述第一并联连接电容元件、所述第三电感元件和所述第五电感元件而构成的串联谐振电路以及包含所述第二并联连接电容元件、所述第四电感元件和所述第五电感元件而构成的串联谐振电路形成衰减极点，并且由包含所述第一电感元件和所述第一并联连接电容元件而构成的并联谐振电路以及包含所述第二电感元件和所述第二并联连接电容元件而构成的并联谐振电路形成衰减极点。
10.一种插入在构成差分传输线路的第一信号线和第二信号线上的共模滤波器，其特征在于，
包括：串联地插入在所述第一信号线的第一电感元件；
串联地插入在所述第二信号线的第二电感元件；
第一端连接在对于所述第一信号线和所述第二信号线的中性点上、第二端连接在所述第一信号线上的第三电感元件；
第一端连接在所述中性点上、第二端连接在所述第二信号线上的第四电感元件；
连接在所述中性点和接地点之间的第五电容元件；
连接在所述第一电感元件和所述第三电感元件之间的第一并联连接电容元件；以及
连接在所述第二电感元件和所述第四电感元件之间的第二并联连接电容元件，
由包含所述第一并联连接电容元件、所述第三电感元件和所述第五电容元件而构成的串联谐振电路以及包含所述第二并联连接电容元件、所述第四电感元件和所述第五电容元件而构成的串联谐振电路形成衰减极点，并且由包含所述第一电感元件和所述第一并联连接电容元件而构成的并联谐振电路以及由包含所述第二电感元件和所述第二并联连接电容元件而构成的并联谐振电路形成衰减极点。
CN201490000969.2U 2013-12-09 2014-12-05 共模滤波器和附带esd保护电路的共模滤波器 Active CN205666806U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-253892 2013-12-09
JP2013253892 2013-12-09
PCT/JP2014/082208 WO2015087794A1 (ja) 2013-12-09 2014-12-05 コモンモードフィルタおよびｅｓｄ保護回路付きコモンモードフィルタ

Publications (1)

Publication Number Publication Date
CN205666806U true CN205666806U (zh) 2016-10-26

Family

ID=53371099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201490000969.2U Active CN205666806U (zh) 2013-12-09 2014-12-05 共模滤波器和附带esd保护电路的共模滤波器

Country Status (4)

Country Link
US (1) US9755606B2 (zh)
JP (1) JP5994950B2 (zh)
CN (1) CN205666806U (zh)
WO (1) WO2015087794A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110474614A (zh) * 2018-05-09 2019-11-19 瑞昱半导体股份有限公司 电容电感谐振腔及其制造方法
CN115149967A (zh) * 2021-03-30 2022-10-04 诺思(天津)微系统有限责任公司 蜂窝通信系统滤波器和局域网信号提取器以及通信设备

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106664025B (zh) * 2014-07-21 2019-04-05 华为技术有限公司 双向dc-dc转换器
CN106341097B (zh) * 2015-07-06 2019-06-18 创意电子股份有限公司 共模滤波器与电路结构
US10244618B2 (en) 2015-10-29 2019-03-26 Western Digital Technologies, Inc. Patterned ground structure filter designs with improved performance
CN207896660U (zh) 2016-03-15 2018-09-21 株式会社村田制作所 Esd保护电路、差动传输线路以及共模滤波器电路
JP6493631B2 (ja) 2016-10-07 2019-04-03 株式会社村田製作所 フィルタ
JP6642742B2 (ja) * 2017-02-14 2020-02-12 株式会社村田製作所 コモンモードチョークコイル、モジュール部品および電子機器
US11239019B2 (en) 2017-03-23 2022-02-01 Tdk Corporation Coil component and method of manufacturing coil component
US10411670B2 (en) 2017-06-27 2019-09-10 Western Digital Technologies, Inc. Compact broadband common-mode filter
KR102605442B1 (ko) * 2019-01-10 2023-11-23 삼성전자주식회사 차동 신호를 처리하는 전자 회로를 포함하는 장치
US11160162B1 (en) 2020-06-29 2021-10-26 Western Digital Technologies, Inc. Via-less patterned ground structure common-mode filter
US11659650B2 (en) 2020-12-18 2023-05-23 Western Digital Technologies, Inc. Dual-spiral common-mode filter
US11418026B1 (en) * 2021-03-22 2022-08-16 International Business Machines Corporation Electrostatic protection device
WO2022244144A1 (ja) * 2021-05-19 2022-11-24 日本電信電話株式会社 雷防護装置
CN114497936B (zh) * 2022-03-04 2023-07-21 南通大学 一种集总元件差分宽带带通滤波器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724405B2 (ja) 2001-10-23 2005-12-07 株式会社村田製作所 コモンモードチョークコイル
JP4424476B2 (ja) * 2004-01-30 2010-03-03 Ｔｄｋ株式会社 ノイズ抑制回路
JP2006033421A (ja) * 2004-07-16 2006-02-02 Tdk Corp 通信線路における平衡化回路
JP4434121B2 (ja) * 2005-09-30 2010-03-17 Ｔｄｋ株式会社 コネクタ
US8693151B2 (en) 2009-01-29 2014-04-08 Panasonic Corporation Differential transmission circuit and electronic device provided with the same
EP2249431A1 (fr) * 2009-04-30 2010-11-10 STMicroelectronics (Tours) SAS Filtre de mode commun
JP2011228824A (ja) * 2010-04-16 2011-11-10 Elmech Corp コモンモードフィルタ
JP5516160B2 (ja) * 2010-07-09 2014-06-11 株式会社村田製作所 フィルタ回路及び電子部品
JP5665455B2 (ja) 2010-09-24 2015-02-04 キヤノン株式会社 信号伝送回路、伝送装置及び回路基板
CN104170034B (zh) * 2012-03-16 2016-11-02 株式会社村田制作所 共模扼流圈
US8879230B2 (en) * 2013-01-29 2014-11-04 Silergy Semiconductor Technology (Hangzhou) Ltd IC EMI filter with ESD protection incorporating LC resonance tanks for rejection enhancement

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110474614A (zh) * 2018-05-09 2019-11-19 瑞昱半导体股份有限公司 电容电感谐振腔及其制造方法
CN110474614B (zh) * 2018-05-09 2022-11-08 瑞昱半导体股份有限公司 电容电感谐振腔及其制造方法
CN115149967A (zh) * 2021-03-30 2022-10-04 诺思(天津)微系统有限责任公司 蜂窝通信系统滤波器和局域网信号提取器以及通信设备
CN115149967B (zh) * 2021-03-30 2023-11-21 诺思(天津)微系统有限责任公司 蜂窝通信系统滤波器和局域网信号提取器以及通信设备

Also Published As

Publication number Publication date
US9755606B2 (en) 2017-09-05
JPWO2015087794A1 (ja) 2017-03-16
WO2015087794A1 (ja) 2015-06-18
US20160142031A1 (en) 2016-05-19
JP5994950B2 (ja) 2016-09-21

Similar Documents

Publication Publication Date Title
CN205666806U (zh) 共模滤波器和附带esd保护电路的共模滤波器
US9312062B2 (en) Common mode choke coil
CN104737448B (zh) 共模滤波器
US9666356B2 (en) Laminated common-mode choke coil
TW318247B (en) Isolation and signal filter transformer
CN104852115B (zh) 定向耦合器
CN105577595B (zh) 基于差分传输线的共模抑制器
JP5624103B2 (ja) 格子形回路網のｐｃｂを有するプラグ／ジャックシステム
CN106664070A (zh) 移相器、阻抗匹配电路、合分波器以及通信终端装置
US20130307643A1 (en) Balance filter
KR100802350B1 (ko) 서지 흡수 회로
CN105122394A (zh) 共模噪声滤波器及其制造方法
JPS6346859A (ja) 通信装置間の接続回路
CN110033929A (zh) 共模滤波器
CN109952705A (zh) Lc滤波器
US7528680B2 (en) Electrical filter
KR20060135519A (ko) 서지 흡수회로
CN1787501B (zh) 差动传送线路的辐射噪音抑制电路
CN108063606A (zh) 层叠型滤波器
US20180190423A1 (en) Common mode choke coil
KR101823236B1 (ko) 공통 모드 필터
TWI462386B (zh) 濾波裝置與濾波電路
JP2020136521A (ja) コモンモードノイズフィルタ
TWI451651B (zh) 網路接口共模信號保護電路
CN114362114A (zh) 以太网物理层芯片的接口浪涌保护电路

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant