JPS6346859A - 通信装置間の接続回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は平衡データ伝送を提供する回路に関連し、より
詳細には現存する電話線において伝送を平衡させ電話線
における共通モード電流を抑圧する回路に関連する。

〔背景技術〕

通常の撚線対ワイヤで高速データを伝送する際の問題の
厳しさは相当なものである。これらの問題は様々な条件
で起きるもので、ワイヤの容量（長さとともに増加）、
被覆していないワイヤの、誘導電圧（容量性または誘導
性結合）を拾いやすい傾向などが含まれる。加えてオペ
レータにより機器にもたらされる、数キロボルトにも及
ぶ静電放電（ｅｌｅｃｔｒｏｓｔａｔｅｃ　ｄｉｓｃｈ
ａｒｇｅ、ＥＳＤ）のために１機器の限度を超える共通
モード電圧をワイヤ対に課すことで伝送エラーを引起す
ことになる。多くのシステムでは平衡信号対に依存して
いるので導体上の電圧が非平衡な状態になると厳しい衝
撃を与える。バラン回路（ｂａｌｕｎ　ｃｉｒｃｕｉｔ
）として知られるようになった回路を用いてそのような
伝送ラインを平衡させるために長年にわたって多くの試
みがなされた。バラン（ｂａｌｕｎ）という用語はｂａ
ｌａｎｃｅｄ−ｕｎｂａｌａｎｃｅｄから来ている。バ
ラン回路の多くは各巻線につき１信号ワイヤの割合でコ
イル巻線を介して両方の信号ワイヤを通過させるインダ
クタンスコイルを備えている。これらの巻線の位相は差
分データ信号は抵抗なく通過するのに対し共通モード干
渉は除去されるように工夫されている。静電放電により
バランコイルは多くの理由で満足できるものでないこと
が判っている。

〔発明の概要〕

本発明者は従来型のバラントランスに用いることができ
かつ静電電圧に対する保護回路を含む回路を設計した。

この回路は長いワイヤ距離にも短いワイヤ距離にも適し
ている。本構成では一連のフェライトコアを介してさら
に２組の撚線対を通過させる。フェライトコアから出る
これらの撚線ワイヤ対は一方がアースに接続され、信号
搬送撚線対の方（平衡信号の双方の部分を搬送する）は
小信号バランコイルを介してパルス整形回路と低域通過
フィルタに接続されるように終端される。

本構成を用いるとケーブルの遠端にある装置間のポテン
シャルの差により全てのリードで電圧が平等に誘導され
る。ライン長が大きく従って容量が大きい場合の補助の
ためにインダクタンスと抵抗を加えるのにスイッチが使
用される。こうして信号は被覆したケーブルを介して受
信端に伝送される。

〔実施例の説明〕

本発明の概念をバラン回路に実際に適用することを論議
する前にこの概念の基礎となる原理を理解することが手
助けとなると思われる。第３図に示す、信号路の一方か
ら成る簡略化回路を参照する。静電放電（ＥＳＤ）の間
及び後、放電電流は端局１１から３つの経路を通って流
れ出る。予期されるように放電電流のほとんどは電力コ
ードの緑色アース導線を通って端局から建物のアースへ
流れる。これは電流１１で示す。いくらかの電流Ｉ２は
アース導線を流れ、電流Ｉ３は信号導線を通って制御器
１２へ流れ制御器のアース接続を通ってアースへ流れる
。電流■３により負荷抵抗３Ｒ１及び３Ｒ２の両端にデ
ータ受信器の共通モード範囲を超える電圧が容易に発生
する。この共通モード範囲は通常の５ボルト電源の装置
の場合約３ボルトであり、直接にラインに結合される。

電流Ｉ３はＥＳＤの結果、端局１１と制御器１２との間
にポテンシャルの差が生じるから流れるものである。デ
バイス間を流れる全電流は■２と■３に分割される。

本発明の基礎となる解決策は第４図の簡略化回路に示さ
れる。インダクタ４Ｌ１ａ、４Ｌ２ａ。

４Ｌ１ｃ及び４Ｌ２ｃを加えると２通りの効果がある。

第１に直列インピーダンスを加えることにより巻線のイ
ンダクタンスが制御器１２と端局１１との間を流れる全
電流を減少させるので抵抗４Ｒ１と４Ｒ２にかかる電圧
が低くなる。第２にインダクタはたて方向チョークを形
成するように互いに磁気的に結合されて位相を与えられ
ている。

この構成は２つのやり方で動作する。第１にインダクタ
巻線間の磁気的結合がなければ信号ワイヤ上のデータ信
号は余分なインダクタインピーダンスにより減衰される
であろう。第２に位相によりインダクタは信号ワイヤ上
に電圧Ｖ　ｓ　（ｅｓｃりを生じる。電圧Ｖ　ｓ　（ｅ
ｓｄ）は端局と制御器の間でアースワイヤ間に発生する
電圧Ｖｅ　（ｅｓｄ）と極性は同じで値は同じ程度であ
る。従ってループ（負荷抵抗４Ｒ１と４Ｒ２を含む）の
周りの電圧を合計すると、誘導電圧Ｖ　ｓ　（ｅｓｄ）
はＶｃ　（ｅｓｄ）の一部を相殺し、その結果ＶＳと■
。の差だけが負荷抵抗４Ｒ１と４Ｒ２の間で分割される
ことが判る。実際には伝送ライン効果が加わりより複雑
になる。

しかしこの簡単な分析の基本原理はより複雑な場合に容
易に拡張できる。

フィルタコンデンサ４Ｃ１と４Ｃ２を加えると有効デー
タ範囲の上でかなりのＥＳＤエネルギーを含む周波数を
ロールオフするのに役立つ。

第１図に平衡フォーマントの形で端局１１にデータを送
信しかつ受信すると仮定される制御器１２を示す。この
例では「平衡」というのは１っのワイヤ上の信号が他の
ワイヤ上の信号に関して平衡しているという意味である
。従って１つのワイヤ上の信号がハイ（１）であれば他
のワイヤ上の信号はロー（０）である。これらの信号（
撚線対１３のリードＡ上に存在する）は撚線対の制御器
１２の側のバラン回路１０を通過し、撚線対の端局側の
バラン回路１０を通過する。バラン回路間の距離は典型
的には約２１０ｍ（７００フイート）で、音声通信に共
通して用いられる簡単な撚線対でつなぐことができる。

２番めの撚線対１３Ｂ（または単一の導線）は第１の信
号撚線対と共同して用いられる。この第２対は端局１１
の筐体アースを制御器１２の筐体アースに接続するのに
用いられる。

ＥＳＤ電圧はフェライトコアインダクタ２Ｌ１．２Ｌ２
．２Ｌ３＆び２Ｌ４により制御される。本実施例では４
個のインダクタを用いる。インダクタの数はい（つかの
因子で決められる。第１に、１つのコア上のターン間容
量は小さくしなければならない（約１　ｐｆ）。従って
巻数の多い１個のコアの代りに、巻数の少ないいくつか
のコアを用いるべきである。用いるコアの数はＥＳＤ発
生の際に共通モード電圧をデータ受信器において許容限
度内に保つのに充分なものでなくてはならない。

典型的には４個ないし８個のコアが必要である。

撚線対Ａ上のデータ信号はフェライトコアを通過する。

第４図に関して論議したように、巻線の位相を選択する
ことによりＥＳＤに伴う悪影響は最小限になる。この２
本の信号リードに関しては極性はフェライトインダクタ
２Ｌ１−２Ｌ４がデータ伝送に対して透明であるように
選ぶ。

両方の信号リードがほぼ同一の誘導電圧にさらされるの
で、ＥＳＤの結果として平衡信号に関して生成された電
圧差は無視できるほどに小さい。

これらの信号はとちらの側であってもアースに対して高
いレベルにあるが、互いの関係では実質的に平衡である
。そして端局１１で再現するためにケーブル１５に与え
られる前にバランインダクタＩＴ１に与えられてさらに
平面にされる。

バランコイルＩＴＩは信号リードのみにおけるデータ信
号のたて方向成分を抑圧する作用を行なう。バランコイ
ルＩＴ１の設計はよく知られており、小信号に対する高
インダクタンスが必要である。従ってバランコイルでは
巻線の多い小さいコアを用いる。（一方、前述のように
ＥＳＤ保護コア２Ｌ１−２Ｌ４では数ターンしかない、
より大きなコアを用いる。）小信号バランコイルの透導
製透過率は典型的にはＥＳＤコアの透過率よりかなり高
い。ＥＳＤコアの目的はターン間容量を最小限にし、Ｅ
ＳＤの間のＥＳＤコアのコア飽和を避けることにある。

スイッチＩＳＷはバラン回路間の撚線対が大幅に長いこ
とを示す刺激の結果として手動または電子工学的に作動
される。その目的はワイヤが長いために増加する容量を
補償するために回路に抵抗とインダクタンスを加えるこ
とにある。

第２図にフェライトコアの実際の構成と２組の撚線対を
示す。撚線対は別個の線対でも良いし１つのケーブル内
に組込んで良く、４個のコア２Ｌ１．２Ｌ２．２Ｌ３、
及び２Ｌ４を通過する。多重コアを用いるとターン間容
量が凍り、構造の共Ｉ［ち周波数が上がる。これは、Ｅ
ＳＤにより発生する周波数成分が高いから重要である。

ケーブルは各コアを数回巻き、そして次のコアムこ達す
る。−例として米国のフェアライト社（Ｆａｉｒ−Ｒｉ
ｔｅ　Ｃｏｒｐｏｒａｔｉｏｎ）から得たタイプ４３の
フェライト材料で作ったコアの周囲に撚線対を４回巻い
た。用いたコアは同社から得られる型番２６４３１６４
１５１のものであった。広い周波数範囲にわたって一定
の透過率をもつ多くの材料が使えることに注意されたい
。さらに、不可決ではないが優れた条件としてインダク
タに典型的に関連する虚数インピーダンス成分に加えて
実数インピーダンス成分を助長するコア損失物質を用い
ることがあげられるであろう。

本実施例の回路は端局に送られるデータに関して示され
ているが、静電放電電圧が問題を起こすいかなる環境で
も用いられることに注意されたい。

この問題は撚線対を用いる場合でも同軸ケーブルを用い
る場合でも生じ、通信が平衡型のものかあるいは他のモ
ードで行なわれるのかには関係なく生じる。

バラン回路は制御器と端局とに関連して示したが、それ
は説明をしやす（するためのものである。

データ通信を行なういかなるデバイスも撚線対に接続で
きる。この接続は図示したような２個のデバイス間でも
できるが、全てが平行または直列に接続された多くのデ
バイス間でも可能である。この実施例ではディジタルデ
ータに焦点を当てているが、本回路はアナログやディジ
タルなど他のどの型の伝送においても機能する。

さらに、静電放電電流の問題にしぼって論議して来たが
、通信ライン上のいかなる電圧または電流サージまたは
一時的変化であってもどのようにしてそのサージが発生
したかにかかわらず本発明の概念を用いて制御できる。

またＪト平衡信号が用いられる回路の場合、小信号バラ
ンコイルをなくしさらにパルス整形回路をなくすことに
より本発明の回路はサージ保護に用いることができる。

【図面の簡単な説明】

第１図は本発明の概念を用いるバラン回路を示す図、 第２図は４個のコアの巻線を示す口、 第３図及び４図は本発明の基礎となる原理を示す図であ
る。 〔主要部分の符号の説明〕

Claims (1)

1. 【特許請求の範囲】 １、通信ラインにおいて２個の通信装置間の接続を行な
   う回路において、 該通信ラインは該通信装置間で通信信号を搬送するため
   の少なくとも１本の信号リードと、該通信装置との接続
   のための少なくとも１本のアースリードとを有し、 該回路は、該信号リードと該アースリードとに関連して
   生起されるインダクタンスを含む線型一時的過電圧保護
   回路を形成し、 該インダクタンスは一方の該リードについて生起される
   電圧が他方の該リードについても実質的に同一の大きさ
   で生起されるように互いに結合されており、これにより
   該リードのどちらか一方で起きている一時的過電圧状態
   の間該通信信号の品質を維持すること を特徴とする通信装置間の接続回路。 ２、特許請求の範囲第１項記載の回路において、該イン
   ダクタンスは巻線間容量を低くするために該リードを数
   回だけ巻いたインダクタンスコアにより生成されること
   を特徴とする通信装置間の接続回路。 ３、特許請求の範囲第１項記載の回路において、該イン
   ダクタンスは各コアにおける巻線間容量を低くするため
   にかつ別々のコア巻線間の容量を低くするために、該リ
   ードを数回だけかつ１回には１個のコアにだけ巻いた複
   数のコアにより生成されることを特徴とする通信装置間
   の接続回路。 ４、特許請求の範囲第１項記載の回路において、該信号
   リードと該アースリードはそれぞれが複数のリードであ
   り、該インダクタンスは該リードのうちの１本について
   生起される電圧が他の全てのリードについても実質的に
   同一の大きさでかつ同一の極性で生起されるように互い
   に結合されていることを特徴とする通信装置間の接続回
   路。 ５、特許請求の範囲第２項記載の回路において、該コア
   はフェライト材料から作られることを特徴とする通信装
   置間の接続回路。 ６、特許請求の範囲第４項記載の回路において、該コア
   は該一時的過電圧の高周波成分を除くためにフェライト
   材料から作られることを特徴とする通信装置間の接続回
   路。 ７、特許請求の範囲第３項記載の回路において、該信号
   リードはバランコイルの巻線に電気的に接続されること
   を特徴とする通信装置間の接続回路。 ８、特許請求の範囲第１項記載の回路において、該信号
   リードと該アースリードとの間に接続された、該生起電
   圧の高周波成分を減少させる手段を含むことを特徴とす
   る通信装置間の接続回路。 ９、２つの通信装置間の接続回路において、少なくとも
   ２本の信号リードと１本のアースリードを含む入力、 少なくとも２本の信号リードと１本のアースリードを含
   む出力、 それぞれの巻線が入力と出力を有し、巻線の入力側は該
   入力信号リードの一方または他方に接続されている２本
   の巻線を有するバラン回路、それぞれの巻線が入力と出
   力を有し、該インダクタ入力巻線のうちの１つが該バラ
   ン巻線のうちの１つの出力側に接続され、該インダクタ
   入力巻線のうちの１つが該出力側バラン巻線の他方に接
   続され、該インダクタ入力巻線のうちの３番めが該回路
   入力アースに接続されている少なくとも３個の巻線を含
   むインダクタを含み、該出力インダクタ巻線の１つが該
   出力信号リードの１つと接続され、１つが該出力信号リ
   ードの他方と接続され、３番めが該出力アースリードに
   接続されることを特徴とする２つの通信装置間の接続回
   路。 １０、特許請求の範囲第９項記載の回路において、該イ
   ンダクタは該バラン回路に比べて透過率が低く、該バラ
   ン回路に比べて巻線数が少ないコアであることを特徴と
   する２つの通信装置間の接続回路。 １１、特許請求の範囲第９項記載の回路において、該バ
   ラン回路は高インダクタンスを生じるために巻かれた小
   さなコアを含み、該インダクタは比較的低いインダクタ
   ンスを生じるために巻かれた、該バランコアより大きな
   少なくとも１つのコアを含むことを特徴とする２つの通
   信装置間の接続回路。 １２、特許請求の範囲第９項記載の回路において、該イ
   ンダクタ巻線は該信号リードと該アースリードを少なく
   とも１つの誘導コアの回りにループさせることにより形
   成されることを特徴とする２つの通信装置間の接続回路
   。 １３、特許請求の範囲第９項記載の回路において、該イ
   ンダクタ巻線は該信号リードと該アースリードを一連の
   誘導コアの回りにループさせることにより形成されるこ
   とを特徴とする２つの通信装置間の接続回路。 １４、特許請求の範囲第９項記載の回路において、該バ
   ラン回路の入力リードは信号パルス整形回路に接続され
   ることを特徴とする２つの通信装置間の接続回路。 １５、特許請求の範囲第９項記載の回路において、低域
   通過フィルタ手段と、これを該アースリードと各信号リ
   ードとの間で接続する手段とを含むことを特徴とする２
   つの通信装置間の接続回路。 １６、特許請求の範囲第１５項記載の回路において、 該低域通過フィルタ手段は一対のコンデンサを含むこと
   を特徴とする２つの通信装置間の接続回路。 １７、データ通信ラインに挿入するための線型サージ保
   護回路であって該ラインは少なくとも１つの信号リード
   と１つのアースリードを有しており、 該保護回路は、広い周波数範囲にわたって透過率が一定
   の誘導コイルを含み、このコイルの回りに該データ通信
   ラインが数回巻かれていることを特徴とするサージ保護
   回路。 １８、特許請求の範囲第１７項記載の回路において、 該コアはフェライトリングであることを特徴とするサー
   ジ保護回路。 １９、特許請求の範囲第１７項記載の回路において、 該回路は一連のコアを含み、それぞれのコアの回りに該
   データ通信ラインが数回巻かれていることを特徴とする
   サージ保護回路。 ２０、特許請求の範囲第１７項記載の回路において、 該回路は、該データ通信ラインに接続され該通信ライン
   上の信号パルスを整形する手段を含むことを特徴とする
   サージ保護回路。 ２１、特許請求の範囲第１７項記載の回路において、 該コアの回りの該データ通信ラインの巻数は２０以下で
   あることを特徴とするサージ保護回路。