CN1996617A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1996617A
CN1996617A CNA2007100014451A CN200710001445A CN1996617A CN 1996617 A CN1996617 A CN 1996617A CN A2007100014451 A CNA2007100014451 A CN A2007100014451A CN 200710001445 A CN200710001445 A CN 200710001445A CN 1996617 A CN1996617 A CN 1996617A
Authority
CN
China
Prior art keywords
grid
active area
layer
semiconductor
charge generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100014451A
Other languages
English (en)
Inventor
丁炯硕
李钟镐
林夏珍
俞美英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1996617A publication Critical patent/CN1996617A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F5/00—Show stands, hangers, or shelves characterised by their constructional features
    • A47F5/08—Show stands, hangers, or shelves characterised by their constructional features secured to the wall, ceiling, or the like; Wall-bracket display devices
    • A47F5/0807—Display panels, grids or rods used for suspending merchandise or cards supporting articles; Movable brackets therefor
    • A47F5/0838—Rails or bars; Article supports therefor, e.g. brackets being slidably attached on the outside thereof
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F5/00—Show stands, hangers, or shelves characterised by their constructional features
    • A47F5/10—Adjustable or foldable or dismountable display stands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法。该半导体装置包括：其中形成第一导电沟道的有源层，形成于在半导体基底上形成的有源区上的栅极、夹在所述有源区和栅极之间的栅极介电层。该半导体装置还包括沿半导体基底上的有源区和栅极介电层之间界面形成的电荷产生层，使得在该界面周围产生固定电荷。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，更具体地，涉及一种包括金属氧化物半导体(MOS)晶体管的半导体装置及其制造方法。
背景技术
随着半导体装置集成度的增加和金属氧化物半导体场效应晶体管(MOSFET)的特征尺寸的减小，栅极和在栅极下面形成的沟道的长度类似地减小。因此，有必要形成薄栅极介电层从而增加栅极和沟道之间的电容并且改善晶体管的运行特性。但是，通常使用的由例如二氧化硅或氧氮化硅的材料形成的栅极介电层具有物理限制，特别是当其厚度减小时的电特性方面。因而，难于形成可靠的薄栅极介电层。
已经积极地研发了各种方法以视图避免通常使用的栅极介电层的上述限制，其尝试通过使用具有高介电常数(例如，高K材料)的材料替代例如二氧化硅或氮氧化硅的典型栅极氧化物材料。高k材料可以保持薄等效氧化物厚度并且减小在栅极和沟道区之间的漏电流。
但是，在使用高k材料作为MOSFET的栅极介电层的情形，在栅极介电层下面形成的沟道区内的电子迁移性可能减小，这是由于多个体陷阱和在基底和栅极介电层之间的界面上出现的界面陷阱。此外，与基于二氧化硅或氧氮化硅的栅极介电层相比，包括高k材料的栅极基底层的阈值电压(Vth)可能增加到不希望的水平。
因此，已经进行了几种尝试，通过在由高k材料形成的栅极介电层上进行例如沟道离子注入等的沟道工程以获得具有希望水平的Vth。但是，这些尝试的方法可能具有其它问题，例如漏极诱导势垒降低(DIBL)和漏极源极间的击穿电压(BVDS)的放大。另外，在CMOS晶体管中具有相互连接的n沟道MOSFET和p沟道MOSFET，根据用于形成n沟道MOS(NMOS)晶体管和p沟道MOS(PMOS)晶体管的栅极的高k材料而测量各个Vth值。例如，当栅极介电层由例如Hf基氧化物的高k材料形成并且栅极由多晶硅形成时，NOMS具有与采用由氮化的SiO2形成的栅极介电层的情形相似的Vth，但是PMOS晶体管具有异常大的Vth值。具体地，当PMOS晶体管的栅极由TaN形成时，Vth值变得更高。由于通过通常沟道工程的Vth值的控制极限为约0.2V，所以当仅通过沟道工程控制其Vth值时，多晶硅栅极和金属栅极分别具有其限值。因此，需要克服在CMOS晶体管中Vth不平衡的困难。
发明内容
本发明的示范性实施例提供了一种半导体装置，其中栅极介电层由高k材料形成，从而提供可靠性，NMOS晶体管和PMOS晶体管每个具有正常的Vth从而提供最佳迁移特性。
本发明的示范性实施例还提供了一种半导体装置的制造方法，其中栅极介电层由高k材料形成，从而提供可靠性，NMOS晶体管和PMOS晶体管每个具有正常的Vth从而提供最佳迁移特性。
根据本发明的示范性实施例，提供了一种半导体装置。该半导体装置包括：其中形成第一导电沟道的有源区的半导体基底、在半导体基底的有源区上形成的栅极、夹在有源区和栅极之间的栅极介电层、沿在半导体基底上的有源区和栅极介电层之间界面形成的电荷产生层，从而在所述界面周围产生固定电荷。
有源区可以在半导体基底的N型阱内形成，电荷产生层沿N型阱的界面形成，并且电荷产生层具有第一晶格结构，第一晶格结构与N型阱的另外部分中的半导体基底的第二晶格结构不同。电荷产生层的第一晶格结构包括由F、Ge或其组合形成的掺杂剂。
第一导电沟道可以是P型沟道，并且电荷产生层包括由F、Ge或其组合形成的掺杂剂。负固定电荷可以存在于有源区和栅极介电层之间的界面周围。
根据本发明的示范性实施例，提供了一种半导体装置。该半导体装置包括：包含NMOS晶体管的有源区和PMOS晶体管的有源区的半导体基底、在NMOS晶体管的有源区上形成的第一栅极、在PMOS晶体管上形成的第二栅极、夹在半导体基底和第一栅极之间的第一栅极介电层、夹在半导体基底和第二栅极之间的第二栅极介电层、沿半导体基底上的NMOS晶体管的有源区和第一栅极介电层之间界面形成的氮注入区、沿半导体基底上的PMOS晶体管的有源区和第二栅极介电层之间界面形成的电荷产生层。
根据本发明的示范性实施例，提供了一种制造半导体装置的方法。该方法包括：通过将第一掺杂剂离子注入半导体基底而形成第一导电类型阱；在第一导电类型阱上通过将固定电荷产生材料注入第一导电类型阱而形成电荷产生层；在电荷产生层上形成栅极介电层；在栅极介电层上形成栅极；并且在第一导电类型阱内通过将第二导电类型的杂质注入第一导电类型阱而在栅极两侧形成源极/漏极区。
电荷产生层的形成可以包括在注入固定电荷产生材料之前用保护层覆盖第一导电类型阱的上表面，并且在注入固定电荷产生材料之后去除保护层。
第一导电类型阱可以是N型阱，第二导电类型阱可以是P型阱，并且固定电荷产生材料可以由F、Ge或其组合形成。
该方法还包括热处理半导体基底，用于在将固定电荷产生材料注入第一导电类型阱之后，活化固定电荷产生材料。
该方法还包括将第三掺杂剂注入第一导电类型阱中，用于在将固定电荷产生材料注入第一导电类型阱之前，调节包括栅极的晶体管的阈值电压。
根据本发明的示范性实施例，提供了一种制造半导体装置的方法。该方法包括：制备包括NMOS晶体管的有源区和PMOS晶体管的有源区的半导体基底，仅在半导体基底上NMOS晶体管的有源区上形成氮注入区，仅在半导体基底上的PMOS晶体管的有源区上形成电荷产生层，在NMOS晶体管的有源区和PMOS晶体管的有源区上的氮注入区和电荷产生层上分别形成第一栅极介电层和第二栅极介电层，在NMOS晶体管的有源区和PMOS晶体管的有源区上的栅极介电层上分别形成第一栅极和第二栅极，并且形成布置在NMOS晶体管的有源区上的第一栅极两侧的第一源极/漏极，和布置在PMOS晶体管的有源区上的第二栅极两侧的第二源极/漏极。
根据本发明的示范性实施例，通过形成相互不同的包括规定材料的层NMOS晶体管和PMOS晶体管每个可以实现希望的Vth，其中在NMOS晶体管区的有源区/PMOS晶体管的有源区和栅极介电层之间的界面上Vth可以被控制到希望的值。因而，当制造具有由高k材料形成的栅极介电层的高集成度的半导体时，NMOS晶体管和PMOS晶体管可以实现希望的Vth而不恶化迁移特性和可靠性，从而实现提供最佳迁移性的半导体装置。
附图说明
通过参考附图详细描述本发明的典型实施例，本发明的上述和其它特征和优点将变得更为显见，其中：
图1至8是示出根据本发明示范性实施例的半导体装置的制造方法的序列操作的剖面图。
图9是使用根据本发明示范性实施例的方法制造的PMOS晶体管的Vth特性的图。
图10是使用根据本发明示范性实施例的方法制造的PMOS晶体管的载流子迁移率的图。
图11是使用根据本发明另一示范性实施例的方法制造的PMOS晶体管的Vth特性的图。
图12是使用根据本发明示范性实施例的方法制造的PMOS晶体管的Vth特性的图。
图13A是针对施加到使用根据本发明示范性实施例的方法制备的PMOS晶体管的各个栅极电压、对应于应力时间(stress time)的Vth范围的漂移的负偏置温度不稳定性(NBTI)特性图；
图13B是用与在图13A中相同的方式测量的Vth范围漂移的图，除了PMOS晶体管的样品使用没有注入F操作的方法制造之外。
图14是使用根据本发明示范性实施例的方法制造的PMOS晶体管的NBTI特性的图。
图15是根据本发明示范性实施例的方法制造的PMOS晶体管的Vth特性的图。
图16是使用根据本发明示范性实施例的方法制造的PMOS晶体管的载波的迁移特性的图。
图17A是针对施加到使用根据本发明示范性实施例的方法制备的PMOS晶体管的各个栅极电压、对应于应力时间(stress time)的Vth范围的漂移的负偏置温度不稳定性(NBTI)特性图；并且
图17B是用与在图17A中相同方法测量的Vth范围漂移，除了PMOS晶体管的样品使用没有注入Ge操作的方法制造之外。
具体实施方式
现将参考附图更充分地描述本发明，在附图中示出了本发明的示范性实施例。但是本发明可以以许多不同方式实施，且不应理解为限于在此阐述的示范性实施例。
图1至图8是示出根据本发明示范性实施例的半导体装置的制造方法的序列操作的剖面图。
参考图1，制备了包括NMOS晶体管区(在图1至8中指示为“NMOS”)和PMOS晶体管区(在图1至8中指示为“PMOS”)的半导体基底100。为了在NMOS晶体管区上和在PMOS晶体管上分别界定有源区，在半导体基底100上形成隔离膜102。在本发明当前的示范性实施例中，隔离膜102可以使用浅沟槽隔离(STI)法形成，但是也可以使用例如硅局部氧化(LOCOS)法等的其它方法形成。
在半导体基底100上形成保护层110从而覆盖由隔离膜102界定的有源区。保护层110最小化了将掺杂剂或其它材料注入半导体基底100时所引起的对半导体基底100的损坏。保护层110可以使用例如热氧化法形成，并且可以是具有厚度大约为100埃的二氧化硅层。根据情况有时可以省略保护层110。
使用形成阱的通常方法，P型第一阱112和N型第二阱114分别形成于NMOS晶体管区和PMOS晶体管区内。另外，为了调整各个阈值电压Vth，分别使用通常方法在第一阱112和第二阱114上形成NMOS沟道离子注入区116和PMOS沟道离子注入区118。例如，第一阱112可以通过将P型杂质例如硼(B)或二氟化硼(BF2)通过保护层110注入半导体基底的NMOS晶体管区中而形成。NMOS沟道离子注入区116可以通过将低浓度的P型杂质通过保护层110注入NMOS晶体管区中形成。第二阱114可以通过将N型杂质例如磷(P)或砷(As)通过保护层110注入半导体基底的PMOS晶体管区中而形成。PMOS沟道离子注入区118可以例如通过保护层110将低浓度的N型杂质注入半导体基底100的PMOS晶体管区中而形成。根据情况有时可以省略用于NOMS沟道离子注入区116和PMOS沟道离子注入区118。
参考图2，在PMOS晶体管区上形成第一光刻胶图案120，通过该第一光刻胶图案120仅将NMOS晶体管区暴露。使用该第一光刻胶图案120作为掩膜，通过将氮(N)或氮分子(N2)通过保护层110注入第一阱112中，在NMOS晶体管的有源区上形成氮注入区124。
当在形成第一阱112和NMOS沟道离子注入区116后立刻形成氮注入区124时，并不需要另外形成第一光刻胶图案120。即在用于形成第一阱112的离子注入操作时所使用的光刻胶图案可以再次用作第一光刻胶图案120。
氮注入区124可以使用例如离子注入法、在含氮气氛例如氨气下的热处理法或等离子体增强氮化法形成。氮注入区124可以通过将例如N或N2以在大约1E14至大约1E16离子/cm2范围内的剂量和在大约30keV范围的能量注入半导体基底100中而形成。例如，当省略保护层110时，氮注入区124可以通过将N或N2以大约1E15离子/cm2的剂量和大约10KeV范围的能量注入半导体基底100中而形成。另一方面，当未省略保护层时，氮注入区124可以通过将N或N2以大约1E15离子/cm2的剂量和大约30KeV范围的能量注入半导体基底100中而形成。
注入到半导体基底100内的N或N2通过第一热处理而被活化。例如，第一热处理可以在大约700至大约1100℃的温度范围下进行若干秒，例如大约5至大约15秒。
参考图2所描述的形成氮注入区124的操作不是必须进行的，并且根据情况有时可以省略。
参考图3，当去除第一光刻胶图案120时，第二光刻胶图案130形成于NMOS晶体管区上，通过该第二光刻胶图案130仅暴露PMOS晶体管区。使用第二光刻胶图案130作为掩膜，通过保护层110将固定电荷产生材料132注入第二阱114中而在PMOS晶体管区的有源区上形成电荷产生层134。
当在形成第二阱114和NMOS沟道离子注入区118之后立刻形成电荷产生层134时，不必另外形成第二光刻胶图案130。即在用于形成第二阱114的离子操作中所使用的光刻胶图案可以再次用作第二光刻胶图案130。
电荷产生层134可以通过将由氟(F)、镓(Ge)或其组合构成的固定电荷产生材料132注入半导体基底100中而形成。例如，电荷产生层134可以通过将固定电荷产生材料132以大约1E14至大约1E16离子/cm2范围的剂量和大约5至大约50Kev的能量注入半导体基底100中而形成。例如，电荷产生层134可以通过将固定电荷产生材料132以大约5.0E14至大约5.0E15离子/cm2范围的剂量和大约5至大约30Kev的能量注入半导体基底100中而形成。注入固定电荷材料132时提供的能量可以根据是否存在保护层110而进行调整。当注入固定电荷产生材料132从而形成电荷产生层134时，如果剂量太低或太高，则用于获得对于PMOS晶体管所需的Vth的Vth飘移范围就会太小或太大。这不利于获得需要的电特性。因而，可以确定剂量和能量，从而在根据所需的Vth偏移范围所界定的上述范围内注入固定电荷产生材料132。
使用第二热处理可以活化注入半导体基底100中的固定电荷产生材料132。例如，第二热处理可以在大约700至大约1100℃范围的温度下进行若干秒，例如大约5至大约15秒。
参考图4，通过去除第二光刻胶图案130和保护层110，暴露形成于半导体基底100的有源区上的氮注入区124和电荷产生层134。
参考图5，在NMOS晶体管的有源区和PMOS晶体管的有源区上，分别在氮注入区124和电荷产生层134上形成第一栅极介电层142和第二栅极介电层144。第一栅极介电层142和第二栅极介电层144可以每个形成为具有大约10至大约100埃范围的厚度。
第一栅极介电层142和第二栅极介电层144由具有高介电常数的材料形成。例如，第一栅极介电层142和第二栅极介电层144分别可以由从氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化钛(TFiO2)、氧化镧(La2O3)、氧化钇(Y2O3)、氧化钆(Gd2O3)、氧化钽(Ta2O5)、铝酸盐和金属硅酸盐、或它们的组合所构成的组中选择的任何一种材料形成。第一栅极介电层142和第二栅极介电层144例如使用原子层沉积法(ALD)、化学气相沉积法(CVD)或物理气相沉积法(PVD)形成。通过在尽可能低的温度下进行用于形成第一栅极介电层142和第二栅极介电层144的沉积，可以最小化在半导体基底100和第一和第二栅极介电层142和144之间产生的界面氧化层的生长。由于ALD法在相对低的温度下进行，所以第一栅极介电层142和第二栅极介电层144可以使用ALD法进行。
在形成第一栅极介电层142和第二栅极介电层144之后，可以对半导体基底100进行第三热处理。第三热处理可以在大约700至1100℃的温度范围内、在由氮气(N2)、氧气(O2)、氨气(NH3)、NH3等离子体或其组合构成的气氛下进行若干秒，例如大约30秒。可以通过第三热处理而去除第一栅极介电层142和第二栅极介电层144内的杂质。第一栅极介电层142和第二栅极介电层144还可以通过第三热处理而致密化。根据情况有时可以省略第三热处理。
参考图6，用于形成栅极的导电层150形成于第一栅极导电层142和第二栅极介电层144上。
导电层150可以由例如金属、金属氮化物、金属硅化物、或其组合形成。根据本发明的当前实施例，导电层150由双层构成，即第一导电层152和第二导电层154。第一导电层152可以由例如Ti、Ta、Hf、Zr、Al、Cu、W、Mo、Pt、RuO、TiN、TaN、HfN、ZrN、WN、MoN、TiAlN、TaAlN、TiSiN、TaSiN、或由其组合形成的金属或金属氮化物形成。例如，第一导电层152可以由金属氮化物形成。第二导电膜154可以例如由掺杂多晶硅、金属、金属硅化物或其组合形成。具体地，第一导电层152可以由TaN形成，并且第二导电膜154可以由掺杂多晶硅形成。第一导电层152可以形成为具有大约10至大约100埃范围的厚度，而第二导电层154可以形成为具有大约1000至大约1500埃范围的厚度。
另外，可以在第一导电层152形成之后、第二导电层154形成之前对半导体基底100进行第四热处理。第四热处理的特定条件与上述第三热处理中的基本相同。通过第四热处理可以去除诸如碳等残留在第一导电层152内的杂质。第一导电层152还可以通过第四热处理而致密化。根据情况有时可以省略第四热处理。
参考图7，在导电层150上形成硬掩膜图案160。硬掩膜图案160可以由例如氮化硅形成。通过使用硬掩膜图案160作为蚀刻掩膜，蚀刻导电层150、第一栅极介电层142和第二栅极介电层144而在半导体基底100上形成的第一栅极介电层142和第二栅极介电层144上形成第一栅极156和第二栅极158。
参考图8，在NMOS晶体管区上，通过使用硬掩膜图案160和第一栅极156作为蚀刻掩膜，仅将具有低浓度的N型掺杂剂选择性地注入第一阱112中而形成第一延伸区172。在PMOS晶体管区上，通过使用硬掩膜图案160和第二栅极158作为蚀刻掩膜，仅将具有低浓度的P型掺杂剂选择性地注入第二阱114中而形成第二延伸区174。
在硬掩膜构图160和栅极156和158的壁上形成绝缘隔离物180。绝缘隔离物180可以例如由二氧化硅、氮化硅、氮氧化硅或其组合形成。
接着，NMOS晶体管区上，通过使用硬掩膜图案160和绝缘隔离物180作为蚀刻掩膜，选择性地仅将N型掺杂剂注入第一阱112中而在第一栅极156的两侧形成第一源极/漏极区192。在PMOS晶体管区上，通过使用硬掩膜图案160和绝缘隔离物180作为离子注入掩膜，选择性地仅将P型掺杂剂注入第二阱114中而在第二栅极158的两侧形成第二源极/漏极区194。
在通过离子注入形成第一和第二源极/漏极区192和194之后，注入到半导体基底100内的离子可以通过对半导体基底100进行的第五热处理而被活化。例如，对半导体基底100的第五热处理可以在大约700至1000℃的温度范围下进行。根据情况，有时可以省略第五热处理。
如上所述，在NMOS晶体管区的氮注入区124和PMOS晶体管区的电荷产生层134上分别形成第一栅极介电层142和第二栅极介电层144之后，进行第三、第四、或第五热处理。由于进行第三、第四、或第五热处理，热累积(budget)施加在半导体基底100上的氮注入区124和电荷产生区134上。
由于热累积施加在氮注入区124和电荷产生区134上，所以在NOMS晶体管区上，氮可能从氮注入区124扩散进入第一栅极介电层142从而在氮注入层124和第一栅极介电层142之间的界面上形成非常薄的含氮绝缘层142a。
含氮绝缘层142a形成得具有与第一栅极介电层142相同的厚度。在NMOS晶体管区上，含氮绝缘层142a形成于在半导体基底100上形成的有源区和第一栅极介电层142之间，并且因而降低了使用具有高介电常数的材料作为第一栅极介电层142的NMOS晶体管的Vth，从而将Vth调整为优选值。
另外，由于热累积施加在氮注入区124和电荷注入层134上，所以在PMOS晶体管区上，由于电荷产生层134，形成于半导体基底100上的晶格结构与其它部分不同。例如，当电荷产生层134通过将氟(F)注入由硅制成的半导体基底100而形成时，S-F键存在于半导体基底100表面附近的晶格结构中。在PMOS晶体管的有源区和第二栅极介电层144之间的界面上出现的缺陷通过S-F键用Si-F钝化。另外，包含负固定电荷的固定电荷层144a在第二栅极介电层144和电荷产生层134之间的界面上形成。由于在固定电荷层144a内的负固定电荷，所以当将电压施加到PMOS晶体管的栅极时，可以改善载流子迁移率。
图9和10是根据本发明示范性实施例的半导体装置的电特性的图。具体地，图9是使用根据本发明实施例的方法制造的PMOS晶体管的Vth特性的图。图10是使用根据本发明实施例的方法制造的PMOS晶体管的载流子迁移率的图。
为了评估所述电特性，通过将F以大约3E15离子/cm2的剂量和大约20KeV的能量注入硅基底的有源区中而形成电荷产生层。在电荷产生层上形成由HfO2形成的栅极介电层以具有大约30埃的厚度，并且随后在大约950℃的温度下退火大约30秒。栅极以具有大约40埃厚度的TaN层和具有大约1500埃厚度的多晶硅层的层叠结构的形式形成于栅极介电层上。这里，栅极包括每个具有1微米(μm)宽和10微米(μm)长的字线。当形成源极/漏极区于栅极两侧上从而完成根据本发明的PMOS晶体管之后，在Vth特性和载流子迁移率方面评估所述完成的PMOS晶体管。
参考图9和10，“晶片01”和“晶片02”是在评估中所使用的晶片样品。指示为“SKIP”的数据是对比例的结果，对比例是使用与根据本发明的示范性实施例相同的方式制造的PMOS晶体管，除了省略了注入F的操作之外。
在使用根据本发明示范性实施例的方法制造的PMOS晶体管中，Vth被减小大约0.1V而没有恶化迁移率。
在制造在图9和图10中叙述的半导体装置时，通过改变用于注入F的剂量和能量，可以将Vth范围调整到希望的范围。在图9和10的评估中，通过将F注入半导体基底而减小PMOS晶体管的Vth，由于注入半导体基底中的F变为受主，类似栅极介电层和半导体基底之间的界面状态。另外，在沟道内存在的F改善了载流子的迁移率，由于在半导体基底和栅极介电层之间的相对弱的Si-H键被钝化为相对强的Si-H键。另外，由于通过注入F在半导体基底和栅极介电层之间的界面上的Si-O-Si键被替代为Si-F键，载流子的迁移率得到改善，并且同时在界面周围出现应力松弛。但是，在沟道内不希望存在过量的F，因为这会出现CV曲线的扭曲。
图11和12是根据本发明另一示范性实施例的半导体装置的电特性的图。例如，图11是用于评估“晶片03”的Vth特性的图，“晶片03”是用与在图9中所描述的方法相同的方式制造的晶片的样品，除了以大约5E14离子/cm2的剂量和大约10KeV的能量将F注入硅基底中之外。图12是用于评估“晶片04”的Vth特性的图，“晶片04”是用与在图9中所描述的方法相同的方式制造的晶片的样品，除了以大约5E15离子/cm2的剂量和大约10KeV的能量将F注入硅基底中之外。
参考图11，在晶片03中Vth的漂移范围是大约30mV，其非常小。参考图12，可以看出在晶片04中Vth的漂移范围是大约630mV，其非常小。Vth被转变为正值。需要考虑到包括在半导体装置内的元件参数的变化，在注入F时将剂量和能量调整到优选水平，从而将PMOS晶体管Vth的减小控制到希望的范围。
图13A和13B是使用根据本发明另一示范性实施例的方法制造的PMOS晶体管的可靠性的图。具体地，图13A是对应于应力时间的Vth范围的漂移的负偏置温度不稳定性(NBTI)特性图，此时将栅极电压大约-1.8V、大约-2.0V、大约-2.2V和大约-2.4V施加到以参考图9所描述的方法相同的方式制造的PMOS晶体管上，即通过以大约3E15离子/cm2的剂量和大约20KeV的能量注入F所制造的PMOS晶体管。图13B是用与在图13A中相同的方式测量的Vth范围漂移的图，除了样品PMOS晶体管使用没有注入F的操作的方法制造之外。因而，在图13B中所使用的样品是对比例。
参考图13A和13B，可以看出相对于应力时间由施加栅极电压而引起的Vth漂移范围相对较小。
图14是使用根据本发明另一示范性实施例的方法制造的PMOS晶体管的NBTI特性的图。具体地，图14示出了根据栅极应力电压的图13A和13B的样品的期望寿命。参考图14，″○″符号代表在图13A中所使用的样品的结果，即本发明的结果。″●″符号代表在图13B中所使用的样品的结果，即对比例的结果。
从图14中可以看出，由在半导体基底和栅极介电层之间由于注入半导体基底中的F而存在相对强的Si-F键，所以根据本发明的PMOS晶体管的期望寿命长。即在半导体基底和栅极介电层之间Si-O-Si键被替换为Si-F键，并且同时在界面周围出现应力松弛。
图15和16是使用根据本发明另一示范性实施例的方法制造的半导体装置的电特性的图。具体地，图15是使用根据本发明示范性实施例的方法制造的PMOS晶体管的Vth特性的图，并且图16是使用根据本发明示范性实施例的方法制造的PMOS晶体管的载流子迁移率的图。
为了评估，在图15和16中使用的晶片样品(晶片05和晶片06)以与在图9和10中所描述的相同的方式制造，除了用Ge替代F在晶片05中以大约5E15离子/cm2的剂量和大约10Kev的能量(晶片05)以及在晶片06中以大约1E15离子/cm2的剂量和大约20KeV的能量注入包括在PMOS晶体管内的半导体基底的有源区中之外。
参考图15和16，指示为“SKIP”的数据是对比例的结果，其PMOS晶体管用与根据本发明示范性实施例相同的方式制造，除了省略了注入Ge的操作之外。
从图15和16可以看出通过将Ge注入半导体基底的有源区中制造的PMOS晶体管的Vth减小，但是迁移特性恶化。
在根据本发明示范性实施例制造半导体装置时，需要优化各个制造参数，以便同时改善Vth特性和迁移特性。例如，当根据希望的Vth特性和迁移特性将F或Ge注入PMOS晶体管区中时，可以确定是否可以在半导体基底上形成保护层。另外，通过确定注入F或Ge的剂量和能量可以优化迁移特性的恶化。
图17A和17B是使用根据本发明另一示范性实施例制造的PMOS晶体管的可靠性的图。具体地，图17A对应应力时间的Vth范围漂移的负偏置温度不稳定性(NBTI)特性的图，此时将栅极电压大约1.8V、大约2.0V、大约2.2V、大约2.4V和大约2.6V施加到通过以大约1E15离子/cm2的剂量和大约20KeV的能量注入F所制造PMOS晶体管，相似于在图15中的晶片06的评估方式。在图17B中所使用的样品是对比例。图17B是用与在图17A中相同的方式评估的Vth范围漂移的图，除了省略了Ge的注入操作之外。
可以看出在根据本发明示范性实施例的PMOS晶体管中，相对于应力时间由施加栅极电压引起的Vth范围的漂移相对较小，未观察到由于注入Ge而引起的可靠性的恶化。
根据本发明的示范性实施例，在制造使用由高介电常数形成的层的CMOS晶体管时，可以通过形成分别包含特定材料的不同层获得在NMOS晶体管和PMOS晶体管内所需要的希望的Vth值，该特定材料的不同层形成在NMOS晶体管的栅极介电层和有源区之间的界面上和在PMOS晶体管的栅极介电层和有源区之间的界面上并允许将Vth调整到希望的值，从而克服不同类型沟道中的Vth不平衡的问题。因而，当使用由具有高介电常数的材料构成的栅极介电层制造半导体装置时，可以通过获得希望的Vth而不恶化NMOS晶体管和PMOS晶体管每个的迁移特性和可靠性，从而提供半导体装置。
尽管参考典型实施例具体示出和描述了本发明，但是本发明的普通技术人员应当理解在不偏离在权利要求书的界限所界定的本发明的精神和范围的前提下可以进行各种形式和细节上的变更。

Claims (37)

1.一种半导体装置，包括：
包括其中形成第一导电沟道的有源区的半导体基底；
在所述半导体基底的有源区上形成的栅极；
夹在所述有源区和栅极之间的栅极介电层；和
沿在所述半导体基底上的有源区和栅极介电层之间的界面形成的电荷产生层，使得在所述界面周围产生固定电荷。
2.根据权利要求1的半导体装置，其中所述有源区在所述半导体基底的N型阱内形成，所述电荷产生层沿所述N型阱的界面形成，并且所述电荷产生层包括第一晶格结构，所述第一晶格结构与在所述N型阱的另一部分内的半导体基底的第二晶格结构不同。
3.根据权利要求2的半导体装置，其中所述电荷产生层的第一晶格结构包括由F、Ge或其组合形成的掺杂物。
4.根据权利要求1的半导体装置，其中所述第一导电沟道是P型沟道，并且所述电荷产生层包括由F、Ge或其组合形成的掺杂剂。
5.根据权利要求1的半导体装置，其中负固定电荷存在于所述有源区和所述栅极介电层之间的界面周围。
6.根据权利要求1的半导体装置，其中所述栅极介电层由从包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、铝酸盐、金属硅酸盐、及其组合的组中选择的一种材料形成。
7.根据权利要求1的半导体装置，其中所述栅极由从包括多晶硅、金属、金属氮化物、金属硅化物、及其组合的组中选择的一种材料形成。
8.根据权利要求1的半导体装置，其中所述栅极包括层叠结构，所述层叠结构包括金属硅化物层和多晶硅层。
9.根据权利要求8的半导体装置，其中所述金属硅化物层具有从约10至约100范围的厚度，并且所述多晶硅层具有从约1000至约1500范围的厚度。
10.一种半导体装置，包括：
包括NMOS晶体管的有源区和PMOS晶体管的有源区的半导体基底；
在所述NMOS晶体管的有源区上形成的第一栅极；
在所述PMOS晶体管的有源区上形成的第二栅极；
夹在所述半导体基底和所述第一栅极之间的第一栅极介电层；
夹在所述半导体基底和所述第二栅极之间的第二栅极介电层；
沿在所述半导体基底上的NMOS晶体管的有源区和第一栅极介电层之间的界面形成的氮注入区；和
沿在所述半导体基底上的PMOS晶体管的有源区和第二栅极介电层之间的界面形成的电荷产生层。
11.根据权利要求10的半导体装置，其中所述电荷产生层包括第一晶格结构，所述第一晶格结构与在PMOS晶体管的有源区的另一部分内的半导体基底的第二晶格结构不同。
12.根据权利要求11的半导体装置，其中所述电荷产生层的第一晶格结构包括由F、Ge或其组合形成的掺杂剂。
13.根据权利要求10的半导体装置，其中所述负固定电荷存在于所述有源区和所述栅极介电层之间的界面周围。
14.根据权利要求10的半导体装置，其中所述第一栅极介电层和第二栅极介电层分别由由从包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、铝酸盐、金属硅酸盐、及其组合的组中选择的一种材料形成。
15.根据权利要求10的半导体装置，其中所述第一栅极和第二栅极由从包括多晶硅、金属、金属氮化物、金属硅化物、及其组合的组中所选择的一种材料形成。
16.根据权利要求10的半导体装置，其中所述第一栅极和第二栅极分别包括层叠结构，所述层叠结构包括金属氮化物层和多晶硅层。
17.根据权利要求16的半导体装置，其中所述金属氮化物层具有从约10至约100范围的厚度，并且所述多晶硅层具有从约1000至约1500范围的厚度。
18.一种制造半导体装置的方法，所述方法包括：
通过将第一掺杂剂离子注入半导体基底而形成第一导电类型阱；
在所述第一导电类型阱的表面上通过将固定电荷产生材料注入所述第一导电类型阱内而形成电荷产生层；
在所述电荷产生层上形成栅极介电层；
在所述栅极介电层上形成栅极；并且
通过将第二导电类型的杂质注入所述第一导电类型阱内而在所述第一导电类型阱内的栅极的两侧上形成源极/漏极区。
19.根据权利要求18的方法，其中所述电荷产生层的形成包括：
在注入所述固定电荷产生材料之前用保护层覆盖所述第一导电类型阱的上表面；以及
在注入所述固定电荷产生材料之后，去除所述保护层。
20.根据权利要求18的方法，其中所述第一导电类型阱是N型阱，而所述第二导电类型阱是P型阱，并且所述固定电荷产生材料由F、Ge或其组合形成。
21.根据权利要求18的方法，还包括：
在将所述固定电荷产生材料注入所述第一导电类型阱之后，热处理所述半导体基底以活化所述固定电荷产生材料。
22.根据权利要求18的方法，其中所述电荷产生层通过将所述固定电荷产生材料以从大约1E14至大约1E16离子/cm2范围的剂量和大约5至大约50KeV范围的能量注入所述第一导电类型阱内而形成。
23.根据权利要求18的方法，还包括：
在将所述固定电荷产生材料注入所述第一导电类型阱中之前，将第三掺杂剂注入所述第一导电类型阱内，用于调节包括所述栅极的晶体管的阈值电压。
24.根据权利要求18的方法，其中所述栅极介电层由从包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、铝酸盐、金属硅酸盐、及其组合的组中选择的一种材料形成。
25.根据权利要求18的方法，其中所述栅极由从包括多晶硅、金属、金属氮化物、金属硅化物、及其组合的组中选择的一种材料形成。
26.根据权利要求18的方法，其中所述栅极包括层叠结构，所述层叠结构包括金属氮化物层和多晶硅层。
27.根据权利要求26的方法，其中所述金属氮化物层形成为具有从大约10至大约100范围的厚度，并且所述多晶硅层形成为具有从大约1000至大约1500范围的厚度。
28.一种制造半导体装置的方法，所述方法包括：
制备包括NMOS晶体管的有源区和PMOS晶体管的有源区的半导体基底；
仅在所述半导体基底上的NMOS晶体管的有源区上形成氮注入区；
仅在所述半导体基底上的PMOS晶体管的有源区上形成电荷产生层；
在所述NMOS晶体管的有源区和所述PMOS晶体管的有源区上的氮注入层和电荷产生层上分别形成第一栅极介电层和第二栅极介电层；
在所述NMOS晶体管的有源区和PMOS晶体管的有源区上的栅极介电层上分别形成第一栅极和第二栅极；并且
形成在所述NMOS晶体管的有源区上的第一栅极两侧布置的第一源极/漏极，和在所述PMOS晶体管的有源区上的第二栅极两侧布置的第二源极/漏极。
29.根据权利要求28的方法，其中所述电荷产生层的形成包括将由F、Ge、或其组合形成的固定电荷产生材料注入所述PMOS晶体管区。
30.根据权利要求29的方法，还包括：
在将所述固定电荷产生材料注入PMOS的有源区之后，热处理所述半导体基底以活化所述固定电荷产生材料。
31.根据权利要求29的方法，其中所述电荷产生层的形成包括：
在注入所述固定电荷产生材料之前，用保护层覆盖所述第一导电类型阱的上表面；并且
在注入所述固定电荷产生材料之后，去除所述保护层。
32.根据权利要求28的方法，其中所述氮注入区的形成是使用离子注入法、在含氮气氛下的热处理法或等离子体增强氮化法中的一种进行的。
33.根据权利要求28的方法，其中所述氮注入区的形成包括以大约1E14至大约1E16离子/cm2范围的剂量和大约5至大约3KeV范围的能量将氮原子或氮分子注入所述NMOS晶体管的有源区。
34.根据权利要求28的方法，其中所述第一栅极介电层和第二栅极介电层每个由从包括HfO2、ZrO2、Al2O3、TiO2、La2O3、Y2O3、Gd2O3、Ta2O5、铝酸盐、金属硅酸盐、及其组合的组中选择的一种材料形成。
35.根据权利要求28的方法，其中所述第一栅极和第二栅极每个由从包括多晶硅、金属、金属氮化物、金属硅化物、及其组合的组中选择的一种材料形成。
36.根据权利要求28的方法，其中所述第一栅极和第二栅极分别包括层叠结构，所述层叠结构包括金属氮化物层和多晶硅层。
37.根据权利要求36的方法，其中所述金属氮化物层形成为具有从大约10至大约100的范围的厚度，并且所述多晶硅层形成为具有从大约1000至大约1500范围的厚度。
CNA2007100014451A 2006-01-06 2007-01-08 半导体装置及其制造方法 Pending CN1996617A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060001665A KR100660909B1 (ko) 2006-01-06 2006-01-06 반도체 소자 및 그 제조 방법
KR1665/06 2006-01-06

Publications (1)

Publication Number Publication Date
CN1996617A true CN1996617A (zh) 2007-07-11

Family

ID=37815409

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100014451A Pending CN1996617A (zh) 2006-01-06 2007-01-08 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US20070200160A1 (zh)
KR (1) KR100660909B1 (zh)
CN (1) CN1996617A (zh)
DE (1) DE102007001134A1 (zh)
TW (1) TW200739910A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157381A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 制造半导体装置的方法
CN108475678A (zh) * 2016-01-21 2018-08-31 德克萨斯仪器股份有限公司 自对准到具有侧壁电介质的场释放氧化物的漂移区注入
CN114242658A (zh) * 2021-12-06 2022-03-25 上海华虹宏力半导体制造有限公司 在逻辑工艺中集成高压cmos的工艺集成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7659156B2 (en) * 2007-04-18 2010-02-09 Freescale Semiconductor, Inc. Method to selectively modulate gate work function through selective Ge condensation and high-K dielectric layer
JP2010165705A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN103000501B (zh) * 2011-09-16 2015-07-08 中芯国际集成电路制造(上海)有限公司 Nmos晶体管形成方法
KR101817131B1 (ko) 2012-03-19 2018-01-11 에스케이하이닉스 주식회사 게이트절연층 형성 방법 및 반도체장치 제조 방법
KR101986144B1 (ko) 2012-12-28 2019-06-05 에스케이하이닉스 주식회사 고유전층과 금속게이트를 갖는 반도체장치 및 그 제조 방법
US20190019472A1 (en) * 2017-07-13 2019-01-17 Vanguard International Semiconductor Corporation Display system and method for forming an output buffer of a source driver
TWI817545B (zh) * 2022-03-10 2023-10-01 南亞科技股份有限公司 熔絲元件以及半導體元件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247212A (en) * 1991-01-31 1993-09-21 Thunderbird Technologies, Inc. Complementary logic input parallel (clip) logic circuit family
JPH0661252A (ja) * 1992-08-05 1994-03-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5879996A (en) * 1996-09-18 1999-03-09 Micron Technology, Inc. Silicon-germanium devices for CMOS formed by ion implantation and solid phase epitaxial regrowth
JP2980057B2 (ja) * 1997-04-30 1999-11-22 日本電気株式会社 半導体装置の製造方法
US6027961A (en) * 1998-06-30 2000-02-22 Motorola, Inc. CMOS semiconductor devices and method of formation
JP2000174135A (ja) * 1998-12-07 2000-06-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002110973A (ja) * 2000-09-29 2002-04-12 Seiko Instruments Inc 半導体装置の製造方法
JP4772183B2 (ja) * 2000-11-30 2011-09-14 ルネサスエレクトロニクス株式会社 半導体装置
KR100705233B1 (ko) * 2001-12-18 2007-04-06 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100501932B1 (ko) * 2003-01-30 2005-07-18 동부아남반도체 주식회사 불소 이온 주입 공정을 포함한 반도체 제조 방법
US6797555B1 (en) * 2003-09-10 2004-09-28 National Semiconductor Corporation Direct implantation of fluorine into the channel region of a PMOS device
US7135361B2 (en) * 2003-12-11 2006-11-14 Texas Instruments Incorporated Method for fabricating transistor gate structures and gate dielectrics thereof
JP2007335834A (ja) * 2006-05-15 2007-12-27 Toshiba Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157381A (zh) * 2010-02-11 2011-08-17 三星电子株式会社 制造半导体装置的方法
CN102157381B (zh) * 2010-02-11 2015-09-16 三星电子株式会社 制造半导体装置的方法
CN108475678A (zh) * 2016-01-21 2018-08-31 德克萨斯仪器股份有限公司 自对准到具有侧壁电介质的场释放氧化物的漂移区注入
CN108475678B (zh) * 2016-01-21 2023-08-15 德克萨斯仪器股份有限公司 自对准到具有侧壁电介质的场释放氧化物的漂移区注入
CN114242658A (zh) * 2021-12-06 2022-03-25 上海华虹宏力半导体制造有限公司 在逻辑工艺中集成高压cmos的工艺集成方法

Also Published As

Publication number Publication date
TW200739910A (en) 2007-10-16
DE102007001134A1 (de) 2007-08-09
KR100660909B1 (ko) 2006-12-26
US20070200160A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
CN1996617A (zh) 半导体装置及其制造方法
KR100653721B1 (ko) 질소주입활성영역을 갖는 반도체소자 및 그 제조방법
KR100690925B1 (ko) 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
KR100735534B1 (ko) 나노 크리스탈 비휘발성 반도체 집적 회로 장치 및 그 제조방법
US6921691B1 (en) Transistor with dopant-bearing metal in source and drain
US8710567B2 (en) Semiconductor device and manufacturing method thereof
CN102460681B (zh) 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
US20030141560A1 (en) Incorporating TCS-SiN barrier layer in dual gate CMOS devices
US20050202659A1 (en) Ion implantation of high-k materials in semiconductor devices
CN103811326B (zh) 用于中间隙半导体设备的金属栅极结构及其制造方法
CN103681671A (zh) 具有钨栅电极的半导体器件及其制造方法
JP2004158487A (ja) 半導体装置の製造方法
JP2008016538A (ja) Ｍｏｓ構造を有する半導体装置及びその製造方法
US8501610B2 (en) Non-volatile memories and methods of fabrication thereof
TW200403854A (en) Semiconductor integrated circuit device and its manufacturing method
US20080146012A1 (en) Novel method to adjust work function by plasma assisted metal incorporated dielectric
JPH11261067A (ja) ゲート誘電体中に窒素を制御導入するための製造方法
CN100481335C (zh) 半导体元件的制造方法
CN103855012A (zh) N型mosfet的制造方法
JP2002151684A (ja) 半導体装置及びその製造方法
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
US8722486B2 (en) Enhancing deposition uniformity of a channel semiconductor alloy by forming a recess prior to the well implantation
US5882962A (en) Method of fabricating MOS transistor having a P+ -polysilicon gate
JP4541125B2 (ja) 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
CN102067287A (zh) 场效应晶体管的高-k栅极结构中的界面层再生长控制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication