CN1983763A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1983763A
CN1983763A CNA2006100640361A CN200610064036A CN1983763A CN 1983763 A CN1983763 A CN 1983763A CN A2006100640361 A CNA2006100640361 A CN A2006100640361A CN 200610064036 A CN200610064036 A CN 200610064036A CN 1983763 A CN1983763 A CN 1983763A
Authority
CN
China
Prior art keywords
area
semiconductor device
gate insulating
leakage component
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100640361A
Other languages
English (en)
Other versions
CN1983763B (zh
Inventor
黒川义元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1983763A publication Critical patent/CN1983763A/zh
Application granted granted Critical
Publication of CN1983763B publication Critical patent/CN1983763B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Protection Of Static Devices (AREA)
  • Transceivers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

由于无线芯片中的通信信号产生电源电压，因此存在着这样的风险：在提供强通信信号的情形下，无线芯片产生的大量电压会电损坏电路。因此，本发明的目的是提供一种抗强通信信号的无线芯片。本发明的无线芯片具有如下元件，其中：如果电源电压超过了电路损坏的电压，即超过规定的电压范围，那么电源线和地线电短路。因此，本发明的无线芯片具有抗强通信信号的性能。

Description

半导体器件
技术领域
本发明涉及一种用于无线通信的半导体器件。具体地，本发明涉及一种用于向由半导体薄膜晶体管形成的电路提供由通信信号产生的电源电压的半导体器件。
背景技术
近些年来，用于无线通信的其中超小型IC芯片与天线相结合的紧凑型半导体器件(下文中，这种半导体器件也被称作无线芯片)引人瞩目。通过使用无线通信器件(下文中称作读出器/写入器)发送和接收通信信号，数据可以被写入无线芯片或从无线芯片读出。
作为无线芯片的应用领域，例如，在分配工业中的商品管理是公知的。目前，使用条形码的商品管理系统是主流；然而，由于条形码是被光学读出的，因此当有中断对象(interrupting objet)的时候，数据就不能被读出。另一方面，当为了商品管理使用无线芯片时，数据被无线地读出。因此，即使有中断对象时数据也可以被读出，只要无线通信信号可以穿过该中断对象传送。因此，期待通过将无线芯片用于商品管理而改进商品管理的效率、成本降低等。此外，期待广泛的应用包括：登机牌、飞机票、自动付费等(参看参考文献1：日本公开的专利申请No.：2000-149194)。
参考图3和图4A和4B说明在无线芯片中从通信信号产生电源电压的方法。图3示出了无线芯片中的电源电路，图4A和4B示出了电源电路的各部分中的电压随时间的变化。
在图3中，电源电路具有天线部分301、整流部分302和存储电容器部分303。天线部分301具有天线304和谐振电容器305。通过接收通信信号，在天线部分301的第一输出端306和第二输出端307之间产生电势差(下文中这种电势差称作天线部分301的输出电势)。整流部分302包括二极管308。为了简单说明，整流部分302被认为是半波整流部分。天线部分301的第一输出端306和第二输出端307与整流部分302的第一输入端309和第二输入端310相连，在整流部分302的第一输出端311和第二输出端312之间产生整流电势差(下文中这种电势差称作整流部分302的输出电势)。存储电容器部分303具有存储电容器313。整流部分302的第一输出端311和第二输出端312与存储电容器部分303的第一输入端314和第二输入端315相连，在存储电容器部分303的第一输出端316和第二输出端317之间产生电势差(下文中这种电势差称作存储电容器部分303的输出电势)。存储电容器部分303的输出电势是无线芯片的电源电压。
由图4A的波形401示出了图3的天线部分301的输出电压随时间的变化。与此同时，由图4B的波形402示出了图3的整流部分302的输出电压随时间的变化。此外，由图4B的波形403示出了图3的存储电容器部分303的输出电压随时间的变化。只有在整流部分302中的第一输入端309具有比第一输出端311更高的电势，整流部分302中的二极管308才导通。因此，二极管308只有在天线部分301的输出电势为正的时候才具有整流的功能。尽管可以由存储电容器313平滑整流部分302的输出电势以作为存储电容器部分303的输出电势，但是由于其作为电源被无线芯片的电路消耗，因此，存储电容器部分303的输出电势逐渐降低。因为反复前述的步骤，存储电容器部分303的输出电压随时间的变化如波形403。
如上所述，由于无线芯片中的通信信号产生电源电压，因此存在着这样的风险：当提供具有强振幅的通信信号时，在无线芯片中产生会电损坏电路的大量电压。由于这种风险，第三方可以以电损坏电路为目的提供一种具有强振幅的通信信号，致使不能从无线芯片中读出信息。利用具有强振幅的这种通信信号而损坏无线芯片在下文中称作强无线电波攻击。为了避免出现不能从无线芯片读出信息的状况，无线芯片需要抵制这种强无线电波攻击。
发明内容
鉴于上述问题，已经作出本发明，并且因此提供一种抗强无线电波攻击性能高的无线芯片。特别地，本发明提出一种包括电路的无线芯片，该电路设置在无线芯片中产生的电源电压，使其即使在该无线芯片接收到强通信信号时仍处于规定数值范围内。
本发明的无线芯片在电源电路中具有提供有如下元件的电路，其中如果电源电压超过了电源电路被损坏的电压，即超过了规定的电压范围，电源线和接地线会电短路。由于该电源电压具有预定的电势差，该元件具有在该元件的电势差超过了规定的电压范围是电短路该电源线和接地线的功能。通过具有这种结构，即使当供给强通信信号时，在该电源电路种产生的电源电压也不会超过规定的电压范围。因此，提供了一种抗强无线电波攻击性能高的高可靠性的无线芯片。
根据本说明书公开的本发明的结构，在半导体器件中，电源电压由无线电信号产生。在半导体器件中，用于产生电源电压的电源电路具有泄漏元件。该泄漏元件的电阻当电源电路中产生的电压超过规定的电压范围时变得低于当电源电路中产生的电压位于该规定的电压范围内时的泄漏元件的电阻。由此，该泄漏元件将电源电压保持在规定的电压范围内。
根据本发明的另一种结构，在半导体器件中由无线电波信号产生电源电压。在半导体器件中，用于产生电源电压的电源电路具有存储电容器器和泄漏元件。当电源电路中产生超过规定的电压范围的电压的时候，该泄漏元件的电阻会变得低于在电源电路中产生的电压位于规定的电压范围内时的泄漏元件的电阻值。然后，在存储电容器中累积的电荷作为电流流向泄漏元件。由此，该泄漏元件将电源电压保持在规定的电压范围内。
根据本发明的另一种结构，在半导体器件中由无线电波信号产生电源电压。在半导体器件中，用于产生电源电压的电源电路包括天线部分、整流部分和存储电容器部分。该天线部分具有天线和谐振电容器，该整流部分具有二极管，并且该存储电容器部分具有存储电容器器和泄漏元件。当电源电路中产生超过规定的电压范围的电压的时候，该泄漏元件的电阻会变得低于在电源电路中产生的电压位于规定的电压范围内时的泄漏元件的电阻值。然后，在存储电容器中累积的电荷作为电流流向泄漏元件。由此，该泄漏元件将电源电压保持在规定的电压范围内。
在本发明中，可以将多个二极管应用于该整流部分。
在本发明中，该电源电路由具有在包含绝缘表面的衬底上制作的半导体薄膜的薄膜晶体管形成。
在本发明中，可以使用玻璃衬底、石英衬底、塑料衬底和SOI衬底中的任何一种作为包含绝缘表面的衬底。
在本发明中，存储电容器部分的第一输出端和第二输出端之间的电势差是电源电压。
在本发明中，可以应用N型MOS晶体管或P型MOS晶体管作为该泄漏元件。
在本发明中，可以应用N型存储晶体管或P型存储晶体管作为该泄漏元件。
在本发明中，包括具有第一区域和比第一区域的膜厚更薄的第二区域的栅极绝缘膜的MIS电容器可以作为泄漏元件。替代地，该泄漏元件可以具有由半导体薄膜、栅极绝缘膜、和栅电极堆叠形成的MIS电容器。该栅极绝缘膜可以具有第一区域和比第一区域的膜厚更薄的第二区域。在这种情况下，在第二区域中的栅极绝缘膜的厚度是在第一区域中的栅极绝缘膜的厚度的50％到80％。
在本发明中，通过堆叠半导体薄膜、栅极绝缘膜和栅电极形成的MIS电容器可作为该泄漏元件。在这种情况下，该栅极绝缘膜具有第一区域和比第一区域的膜厚更薄的第二区域，并且该第二区域与该栅电极的末端部分重叠。
在本发明中，通过堆叠半导体薄膜、栅极绝缘膜和栅电极形成的MIS电容器可作为该泄漏元件。在这种情况下，该栅极绝缘膜具有第一区域和比第一区域的膜厚更薄的第二区域，并且该第一区域与该半导体薄膜重叠，同时该第二区域与该半导体薄膜的末端部分重叠。
根据本发明，可以提供一种其中由通信信号产生电源电压的高可靠性的无线芯片。本发明特别在由薄膜晶体管形成该无线芯片时特别有效。
附图说明
在附图中：
图1示出了本发明中的半导体器件的电源电路；
图2A和2B示出了本发明的半导体器件的电源电路的信号波形；
图3示出了常规的电源电路的例子；
图4A和4B示出了常规的电源电路的信号波形的例子；
图5示出了本发明的半导体器件的电源电路；
图6A和6B示出了本发明的半导体器件的电源电路的信号波形；
图7A和7B示出了本发明的半导体器件的电路，其中由MOS晶体管形成泄漏元件；
图8A和8B示出了本发明的半导体器件的电路，其中由存储器晶体管形成泄漏元件；
图9示出了本发明的半导体器件的电路，其中由MIS电容器形成泄漏元件；
图10A到10C示出了本发明的半导体器件的泄漏元件的布局；
图11示意性地示出了使用本发明的半导体器件的用户识别系统；
图12是使用本发明的半导体器件的用户识别系统的流程图；
图13示出了本发明的半导体器件的结构示例；
图14示出了本发明的半导体器件的布局示例。
具体实施方式
本发明的实施方式和实施例在此将根据附图进行说明。然而，由于本发明可以通过许多不同的方式来实现，因此本领域技术人员应当容易理解，除非背离本发明的范围和精神，实施方式和细节可以有多种变化。因此，本发明将不被解释为限于下述的实施方式和实施例。相同的部件或具有相似以功能的部件由相同的标记数字表示，为了说明实施方式和实施例，在整个附图中忽略对这种部件的说明。
(实施方式1)
在该实施方式中，参考图1和图2A和2B描述了本发明的无线芯片。图1示出了本发明的无线芯片的电源电路，并且图2A和2B示出了该电源电路的各部件的电压随时间的变化。
在图1中，电源电路具有天线部分101、整流部分102和存储电容器部分103。天线部分101具有天线104和谐振电容器105。通过接收通信信号，在天线部分101的第一输出端106和第二输出端107之间产生电势差(下文中这种电势差称作天线部分101的输出电势)。本发明可以适用于采用导线或不用导线来获得的通信信号，并且将描述具有天线部分以获取通信信号而不采用导线(下文中称该信号为无线电信号)的实施方式。
整流部分102包括二极管108。为了简单说明，整流部分102被认为是半波整流部分。除此之外，整流部分102可以为全波整流部分。天线部分101的第一输出端106和第二输出端107与整流部分102的第一输入端109和第二输入端110相连。二极管108的输入端与整流部分102的第一输入端109相连，二极管108的输出端与第一输出端111相连。只有当第一输入端109的电势比第二输入端110大的时候，二极管108才导通。因此，在整流部分102的第一输出端111和第二输出端112之间产生整流电势差(下文中这种电势差称作整流部分102的输出电势)。应当注意，输出端和输入端可以共同称作连接端。
存储电容器部分103具有存储电容器113和泄漏元件118。整流部分102的第一输出端111和第二输出端112与存储电容器部分103的第一输入端114和第二输入端115相连，在存储电容器部分103的第一输出端116和第二输出端117之间产生电势差(下文中这种电势差称作存储电容器部分103的输出电势)。存储电容器部分103的输出电势是无线芯片的电源电压。
泄漏元件118具有当产生超过规定电压范围的电压时，电阻剧烈地降低的电特性。规定的电压范围意指以电源电路为代表的无线芯片中的电路不被电破坏的电压；具体地，优选1到8V的范围，但是并不局限于此规定的电压。作为泄漏元件118，例如，考虑具有在规定的电压范围内的阈值电压的二极管或晶体管，当超过规定的电压范围时具有大量的栅极泄漏电流的MIS电容器等。应当注意，电压电源电路不一定具有天线104、谐振电容器105和二极管108。
在图2A中，用波形201示出了图1的天线部分101的输出电势随时间的变化。与此同时，用图2B的波形202示出了图1的整流部分102的输出电势随时间的变化。此外，用图2B的波形203示出了图1的存储电容器部分103的输出电势随时间的变化。只有当整流部分102的第一输入端109的电势比第一输出端111大的时候，整流部分102的二极管108才导通。因此，二极管108只在天线部分101的输出电势为正时具有整流的功能。
在此，如果整流部分102的输出电势，即存储电容器部分103的第一输入端114和第二输入端115之间的电势差不大于规定电势的范围，整流部分102的输出电势施加到存储电容器113上并累积电荷。另一方面，如果整流部分102的输出电势超过了规定的电压范围，泄漏元件118的电阻变得比整流部分102的输出电势不大于规定的电压范围时低。因此，存储电容器113中累积的电荷作为电流而流向泄漏元件118。换句话说，存储电容器部分103的输出电势，即图2B中的波形203不上升超过规定值。
尽管通过存储电容器113平滑整流部分102的输出电势以作为存储电容器部分103的输出电势，由于无线芯片电路的电力消耗，存储电容器部分103的输出电势逐渐减小。由于重复前述的步骤，存储电容器部分103的输出电势随时间的变化如图2B的波形203所示。
即使将强振幅的通信信号施加到其中由通信信号产生电源电压的无线芯片上，这种结构也有可能将产生的电源电压保持在规定的电压范围内。因此，可以提供即使受到强无线电波攻击其电路也不会被电损坏的高可靠性的无线芯片。
该实施方式的无线芯片可以形成在玻璃衬底、石英衬底、塑料衬底或SOI衬底上。当使用薄膜晶体管时，该薄膜晶体管利用在具有绝缘表面的衬底，诸如玻璃衬底、石英衬底或塑料衬底上形成的半导体薄膜，可以按低成本提供消耗更少电力的高可靠性的和更加轻便的高性能无线芯片而不扩大电路的面积。
(实施方式2)
该实施方式将描述一种本发明的无线芯片，其具有与实施方式1中描述的不同的方式，参考图5和图6A和6B。图5示出了该实施方式的无线芯片中的电源电路。图6A和6B示出了电源电路的各部件的电压随时间的变化。
在图5中，电源电路具有天线部分501、整流部分502和存储电容器部分503。天线部501和存储电容器部分503与实施方式1中的那些结构类似，除了整流部分502具有多个二极管：第一二极管519到第四二极管522。天线部分501具有天线504和谐振电容器505。通过接收通信信号，在天线部分501的第一输出端506和第二输出端507之间产生电势差(下文中这种电势差称作天线部分501的输出电势)。本发明可以适用于采用导线或不用导线来获得的通信信号，并且将描述具有天线部分以获取通信信号而不采用导线(下文中称该信号为无线电信号)的实施方式。
在该实施方式中，整流部分502被认为是全波整流部分。天线部分501的第一输出端506和第二输出端507与整流部分502的第一输入端509和第二输入端510相连，并且在整流部分502的第一输出端511和第二输出端512之间产生整流电势差(下文中这种电势差称作整流部分502的输出电势)。第一二极管519的输入端与整流部分502的第二输出端512相连，同时第一二极管519的输出端与第一输入端509相连。第二二极管520的输入端与整流部分502的第一输入端509相连，同时第二二极管520的输出端与第一输出端511相连。第三二极管521的输入端与整流部分502的第二输出端512相连，同时第三二极管521的输出端与第二输入端510相连。第四二极管522的输入端与整流部分502的第二输入端510相连，同时第四二极管522的输出端与第一输出端511相连。
存储电容器部分503具有存储电容器513和泄漏元件518。整流部分502的第一输出端511和第二输出端512与存储电容器部分503的第一输入端514和第二输入端515相连。然后，在存储电容器部分503的第一输出端516和第二输出端517之间产生电势差(下文中这种电势差称作存储电容器部分503的输出电势)。存储电容器部分503的输出电势是无线芯片的电源电压。
泄漏元件518具有当产生超过规定电压范围的电压时，电阻降低的电特性。规定的电压范围意指以电源电路为代表的无线芯片中的电路不被电破坏的电压；具体地，优选1到8V的范围，但是并不局限于此规定的电压。作为泄漏元件518，例如，考虑具有在规定的电压范围内的阈值电压的二极管或晶体管，当超过规定的电压范围时具有大量的栅极泄漏电流的MIS电容器等。应当注意，电源电路不一定具有天线504、谐振电容器505和二极管519到522。
在图6A中，波形601示出了图5中天线部分501的输出电势随时间的变化。与此同时，图6B中的波形602示出了图5中整流部分502输出电势随时间的变化。另外，图6B中的波形603示出了图5中存储电容器部分503输出电势随时间的变化。
在整流部分502中，只有在第二输出端512的电势高于第一输入端509的电势时，整流部分502中的第一二极管519才导通。在整流部分502中，只有在第一输入端509的电势高于第一输出端电势511时，整流部分502中的第二二极管520才导通。因此，只有当天线部分501的输出电势为正的部分中，第一二极管519和第二二极管520中的每一个才具有整流的功能。而且，只有当整流部分502中的第二输出端512的电势高于第二输入端510的电势时，整流部分502中的第三二极管521才会导通。只有当在整流部分502中的第二输入端510的电势高于第一输出端511的电势时，整流部分502中的第四二极管522才会导通。因此，只有在天线部分501的输出电势为负的部分中，第三二极管521和第四二极管522中的每一个才具有整流的功能。
将在实施方式1中作为半波整流部分的整流部分102中输出电势随时间的变化(图2B中的波形202)与在该实施方式中整流部分502中输出电势随时间的变化(图6B中的波形602)相比较，可以理解，输出整流部分中的输出电势的时间加倍。换句话说：在该实施方式中示出的全波整流部分与在实施方式1中的半波整流部分相比较，二极管数目增加了；然而，通过通信信号获得的天线部分501的输出电势能够被有效地提供给存储电容器部分503。
在此，如果整流部分502的输出电势，即存储电容器部分503的第一输入端514和第二输入端515的电势差，不大于规定的电压范围，那么整流部分502的输出电势被施加到存储电容器513，并且在存储电容器513中累积所提供的电荷。另一方面，如果整流部分502的输出电势超出了规定的电压范围，那么泄漏元件518的电阻变得低于其在整流部分502的输出电势不大于规定电压范围时的电阻。因此，在存储电容器513中累积的电荷会作为电流而流到泄漏元件518。这就是说：存储电容器部分503的输出电势，即图6B中的波形603不会上升到超出规定值。
尽管存储电容器513平滑整流部分502的输出电势以作为存储电容器部分503的输出电势，但由于无线芯片电路的电力消耗，存储电容器部分503的输出电势逐渐减小。由于重复前述的步骤，存储电容器部分503的输出电势随时间变化，如波形603所示。
即使将强振幅的通信信号施加到其中由通信信号产生电源电压的无线芯片上，这种结构也有可能将产生的电源电压保持在规定的电压范围内。因此，可以提供即使受到强无线电波攻击其电路也不会被电损坏的高可靠性的无线芯片。
在该实施方式的无线芯片可以形成在玻璃衬底、石英衬底、塑料衬底或SOI衬底上。当使用薄膜晶体管时，该薄膜晶体管包括在具有绝缘表面的衬底，诸如玻璃衬底、石英衬底或塑料衬底上形成的半导体薄膜，可以按低成本提供消耗更少电力的高可靠性的和更加轻便的高性能无线芯片而不扩大电路的面积。
下文中，将会参考附图来描述本发明的实施例。
(实施例1)
该实施例将会参考图7A和图7B描述使用MOS晶体管的一个例子，作为本发明的无线芯片结构中的泄漏元件的例子，该无线芯片结构已经在实施方式1和实施方式2中示出。
图7A示出了使用一个N型MOS晶体管701来形成该泄漏元件的一个例子。第一端子702和第二端子703分别电连接到实施方式1中示出的图1中的存储电容器部分103的第一输出端116和第二输出端117。并且，该第一端子702和第二端子703分别电连接到实施方式2中示出的图5中的存储电容器部分503的第一输出端516和第二输出端517。
N型MOS晶体管701的阈值电压在规定的电压范围内，该规定的电压范围被确定为无线芯片的电路不会被电损坏的电压。在实施方式1中，如果第一端子702相对于第二端子703的电势不大于规定的电压范围，那么整流部分102的输出电势施加到存储电容器113上，并且累积所提供的电荷。另一方面，如果整流部分102的输出电势超过规定的电压范围，那么N型MOS晶体管701的电阻会变得低于其在整流部分102的输出电势不大于规定电压范围时的电阻，而且第一端子702和第二端子703电短路。因此，在电容113累积的电荷将作为电流而流到N型MOS晶体管701。与此类似，在实施方式2中，如果第一端子702相对于第二端子703的电势不大于规定的电压范围，那么整流部分502的输出电势施加到存储电容器513上，并且累积所提供的电荷。另一方面，如果整流部分502的输出电势超过规定的电压范围，那么N型MOS晶体管701的电阻变得低于其在整流部分502的输出电势不大于规定电压范围时的电阻，而且第一端子702和第二端子703电短路。因此，在电容513累积的电荷将作为电流而流到N型MOS晶体管701。因此，在实施方式1中说明的存储电容器部分103的输出电势和在实施方式2中说明的存储电容器部分503的输出电势未超出规定的电压范围。
图7B示出了使用P型MOS晶体管704来形成泄漏元件结构的一个例子。第一端子705和第二端子706分别连接到实施方式1中示出的图1中的存储电容器部分103的第一输出端116和第二输出端117。替代地，该第一端子705和第二端子706分别连接到实施方式2中示出的图5中的存储电容器部分503的第一输出端516和第二输出端517。
P型MOS晶体管704的阈值电压的绝对值在规定的电压范围内，该规定的电压范围被确定为无线芯片的电路不被电损坏的电压。在实施方式1中，如果第一端子705相对于第二端子706的电势不大于规定的电压范围，那么整流部分102的输出电势施加到存储电容器113上，并且累积所提供的电荷。另一方面，如果整流部分102的输出电势超过规定的电压范围，那么P型MOS晶体管704的电阻会变得低于其在整流部分102的输出电势不大于规定电压范围时的电阻，而且第一端子705和第二端子706电短路。因此，在存储电容器113中累积的电荷将作为电流而流到P型MOS晶体管704。与此类似，在实施方式2中，如果第一端子705相对于第二端子706的电势不大于规定的电压范围，那么整流部分502的输出电势施加到存储电容器513上，并且累积所提供的电荷。另一方面，如果整流部分502的输出电势超过规定的电压范围，那么P型MOS晶体管704的电阻会变得低于其在整流部分502的输出电势不大于规定电压范围时的电阻，而且第一端子705和第二端子706电短路。因此，在存储电容器513中累积的电荷将作为电流而流到P型MOS晶体管704。因此，在实施方式1中说明的存储电容器部分103的输出电势和在实施方式2中说明的存储电容器部分503的输出电势未超出规定的电压范围。
即使将具有强振幅的通信信号施加到其中由通信信号产生电源电压的无线芯片上，这种结构也有可能将产生的电源电压保持在规定的电压范围内。因此，可以提供即使受到强无线电波攻击其电路也不会被电损坏的高可靠性的无线芯片。
(实施例2)
该实施方式将参考图8A和图8B说明使用存储晶体管的例子，作为本发明的无线芯片结构中的泄漏元件的一个例子，该无线芯片结构已经在实施方式1和实施方式2中示出。存储晶体管是一个具有存储功能的元件；例如：给出了具有浮栅的晶体管或者在栅极绝缘薄中具有电子俘获能级的晶体管。
图8A示出了使用一个N型存储晶体管801来形成泄漏元件的一个例子。第一端子802和第二端子803分别电连接到实施方式1中示出的图1中的存储电容器部分103的第一输出端116和第二输出端117。替代地，该第一端子802和第二端子803分别电连接到实施方式2中示出的图5中的存储电容器部分503的第一输出端516和第二输出端517。
N型存储晶体管801可以是一种非易失性存储器，其中，在N型MOS晶体管的栅极绝缘膜中加入浮栅。在此种情况下，N型存储晶体管801的阈值电压可以通过改变在浮栅中保持的电荷量而确定。此外，N型存储晶体管801可以是一种非易失性存储器，其中，在N型MOS晶体管的栅极绝缘膜中加入氮化物薄膜，该氮化物薄膜形成俘获电荷的俘获能级。在此种情况下，N型存储晶体管801的阈值电压可以通过改变在氮化物薄膜中保持的电荷量而确定。
N型存储晶体管801的阈值电压在规定的电压范围内，该规定的电压范围被确定为无线芯片的电路不会被电损坏的电压。在实施方式1中，如果第一端子802相对于第二端子803的电势不大于规定的电压范围，那么整流部分102的输出电势施加到存储电容器113上，并且累积所提供的电荷。另一方面，如果整流部分102的输出电势超过规定的电压范围，那么N型存储晶体管801的电阻会变得低于其在整流部分102的输出电势不大于规定电压范围时的电阻，而且第一端子802和第二端子803电短路。因此，在存储电容器113中累积的电荷将作为电流而流到N型存储晶体管801。与此类似，在实施方式2中，如果第一端子802相对于第二端子803的电势不大于规定的电压范围，那么整流部分502的输出电势施加到存储电容器513上，并且累积所提供的电荷。另一方面，如果整流部分502的输出电势超过规定的电压范围，那么N型存储晶体管801的电阻会变得低于其在整流部分502的输出电势不大于规定电压范围时的电阻，而且第一端子802和第二端子803电短路。因此，在存储电容器113累积的电荷将作为电流而流到N型存储晶体管801。因此，在实施方式1中说明的存储电容器部分103的输出电势和在实施方式2中说明的存储电容器部分503的输出电势未超出规定的电压范围。
图8B示出了使用P型存储晶体管804来形成泄漏元件结构的一个例子。第一端子805和第二端子806分别连接到实施方式1中示出的图1中的存储电容器部分103的第一输出端116和第二输出端117。替代地，该第一端子805和第二端子806分别连接到实施方式2中示出的图5中的存储电容器部分503的第一输出端516和第二输出端517。
P型存储晶体管804可以是一种非易失性存储器，其中，在P型MOS晶体管的栅极绝缘膜中加入浮栅。在此种情况下，P型存储晶体管804的阈值电压可以通过改变在浮栅中保持的电荷量而确定。并且，P型存储晶体管804可以是一种非易失性存储器，其中，在P型MOS晶体管的栅极绝缘膜中加入氮化物薄膜，该氮化物薄膜形成俘获电荷的俘获能级。在此种情况下，P型存储晶体管804的阈值电压可以通过改变在氮化物薄膜中保持的电荷量而确定。
P型存储晶体管804的阈值电压的绝对值在规定的电压范围内，该规定的电压范围被确定为本发明的无线芯片的电路不被电损坏的电压。在实施方式1中，如果第一端子805相对于第二端子806的电势不大于规定的电压范围，那么整流部分102的输出电势施加到存储电容器113上，并且累积所提供的电荷。另一方面，如果整流部分102的输出电势超过规定的电压范围，那么P型存储晶体管804的电阻会变得低于其在整流部分102的输出电势不大于规定电压范围时的电阻，而且第一端子805和第二端子806电短路。因此，在存储电容器113中累积的电荷将作为电流而流到P型存储晶体管804。与此类似，在实施方式2中，如果第一端子802相对于第二端子803的电势不大于规定的电压范围，那么整流部分502的输出电势施加在存储电容器513上，并且累积所提供的电荷。另一方面，如果整流部分502的输出电势超过规定的电压范围，那么P型存储晶体管804的电阻会变得低于其在整流部分502的输出电势不大于规定电压范围时的电阻，而且第一端子805和第二端子806电短路。因此，在存储电容器113累积的电荷将作为电流而流到P型存储晶体管804。因此，在实施方式1中说明的存储电容器部分103的输出电势和在实施方式2中说明的存储电容器部分503的输出电势未超出规定的电压范围。
即使将具有强振幅的通信信号施加到其中由通信信号产生电源电压的无线芯片上，这种结构也有可能在规定的电压范围内保持产生的电源电压。因此，可以提供即使受到强无线电波攻击其电路也不会被电损坏的高可靠性的无线芯片。
(实施例3)
该实施例将参考图9和图10A到10C说明使用MIS电容器的例子，作为本发明的无线芯片结构中的泄漏元件的一个例子，该无线芯片结构已经在实施方式1和实施方式2中示出。
图9示出了使用一个MIS电容器901来形成泄漏元件结构的例子。第一端子902和第二端子903分别电连接到在实施方式1中示出的图1中的存储电容器部分103的第一输出端116和第二输出端117。替代地，第一端子902和第二端子903分别电连接到在实施方式2中示出的图5中的存储电容器部分103的第一输出端516和第二输出端517。
MIS电容器901具有当产生的电压超过规定电压范围时，其栅极泄漏电流剧烈地增加的特性，该规定的电压范围被确定为本发明的无线芯片中电路不会被电破坏的电压。因此，当第一端子902相对于第二端子903的电势超出规定的电压范围时，MIS电容器901的电阻变得低于其在整流部分502的输出电势不大于规定电压的范围时的电阻，而且第一端子902和第二端子903电短路。因此，在实施方式1中说明的存储电容器部分103的输出电势和在实施方式2中说明的存储电容器部分503的输出电势未超出规定的电压范围。
图10A和图10B示出了具有前述特性的MIS电容器的布局和截面图。在图10A中，在半导体薄膜1001上堆叠栅极绝缘膜1016，并且在该栅极绝缘膜1016上形成栅电极1002。此外，在栅电极1016上堆叠层间绝缘膜，而且在该层间绝缘膜上形成源电极和漏电极1003。该源电极和漏电极1003通过一个接触1004电连接到半导体薄膜1001。应当注意，栅电极1002和源电极及漏电极1003分别对应于图9中示出的第一端子902和第二端子903。
MIS电容器901的栅极绝缘膜1016具有第一区域和第二区域。在第二区域的栅极绝缘膜1016要比在第一区域的薄。泄漏路径1005对应着栅极绝缘膜的第二区域。换句话说：在第二区域中该栅极绝缘膜的电学耐压能力低。例如，通过形成栅极绝缘膜1016，然后使用光掩膜利用蚀刻步骤来蚀刻栅极绝缘膜1016，可以形成泄漏路径1005。在此，确定栅极绝缘薄的膜厚，以便于如果MIS电容器中产生的电压超出了规定的电压范围，那么大量的栅极泄漏电流将流过泄漏路径1005。例如：通过热氧化的方法，可以在硅表面上形成厚度为3nm到10nm之间的栅极绝缘膜。然后，为了流过栅极泄漏电流，在第二区域的栅极绝缘膜的膜厚可以为在第一区域中的栅极绝缘膜的膜厚的50％到80％。例如，如果在第一区域的栅极绝缘膜的厚度为30nm，那么在第二区域的栅极绝缘膜的厚度为15nm到24nm。
因此，在实施方式1中描述的存储电容器部分103的输出电势和在实施方式2中描述的存储电容器部分503未超出规定的电压范围。
在图10B中，半导体薄膜1006上堆叠栅极绝缘膜1017并且在该栅极绝缘膜1017上形成了栅电极1007。并且，在栅电极1007上堆叠层间绝缘膜，而且在该层间绝缘膜上形成源电极和漏电极1008。该源电极和漏电极1008通过一个接触1009电连接到半导体薄膜1006。应当注意，栅极电极1007和源电极及漏电极1008分别对应于图9中的第一端子902和第二端子903。
MIS电容器901的栅极绝缘膜1017具有第一区域和第二区域，第二区域具有比第一区域更薄的薄膜厚，泄漏路径1010对应着栅极绝缘膜1017的第二区域。如果在形成栅极时采用各向异性刻蚀工艺，那么在栅极电极1007下面的栅极绝缘膜1017的一部分会被刻掉而导致缺陷1019，而且导致缺陷的区域是泄漏路径1010，该泄漏路径对应着栅极绝缘膜1017薄的区域。换句话说，在第二区域中，该栅极电极的电学耐压能力要低。如果MIS电容器中产生的电压超出规定的电压范围，大量的栅极泄漏电流流过泄漏路径1010。在图10B中，在栅极绝缘膜1017中形成多个的第二区域，从而与栅极电极1007的末端部分重叠。通过利用具有这一泄漏路径的MIS电容器，在实施方式1中描述的存储电容器部分103的输出电势和在实施方式2中描述的存储电容器部分503的输出电势未超出规定的电压范围。
此外，在图10C中，在半导体薄膜1011上堆叠栅极绝缘膜1018并且在该栅极绝缘膜1018上形成栅电极1012。此外，在栅电极1012上堆叠层间绝缘膜，而且在该层间绝缘膜上形成源电极和漏电极1013。该源电极和漏电极1013通过一个接触1014电连接到半导体薄膜1011。应当注意，栅电极1012和源电极及漏电极1013分别对应于图9中示出的第一端子902和第二端子903。
MIS电容器901的栅极绝缘膜1018具有与半导体薄膜1011重叠的第一区域和其中栅极绝缘膜的膜厚比第一区域中的薄的第二区域，泄漏路径1010对应着栅极绝缘膜1015的第二区域。泄漏路径1015为栅极绝缘膜中的一个区域，此处由于在形成栅极绝缘膜步骤中产生的机械应力而产生晶格缺陷1020，而且此处的栅极绝缘膜1018薄。在这种薄的区域，栅极绝缘膜具有低的电学耐压能力。如果MIS电容器中产生的电压超出规定的电压范围，大量的栅极泄漏电流流过泄漏路径1015。在图10C中，多个的第二区域形成在栅极绝缘膜1018中，从而与半导体薄膜1011的末端部分重叠。通过利用具有这种泄漏路径的MIS电容器，在实施方式1中描述的存储电容器部分103的输出电势和在实施方式2中描述的存储电容器部分503的输出电势未超出规定的电压范围。
即使将具有强振幅的通信信号施加到其中由通信信号产生电源电压的无线芯片上，这种结构也有可能将产生的电源电压保持规定的电压范围内。因此，可以提供即使受到强无线电波攻击其电路也不会被电损坏的高可靠性的无线芯片。
尽管该实施例已经描述使用MIS电容器，但也可以使用包括一个薄膜晶体管的电容器(称作TFT电容器)。在使用TFT电容器的情况下，该栅极绝缘膜可以具有在20nm到100nm的厚度。并且，在图10A种，第二区域中的栅极绝缘膜的厚度可以为在第一区域中的栅极绝缘膜的膜厚的50％到80％。例如，如果在第一区域的栅极绝缘膜厚为20nm，那么在第二区域的栅极绝缘膜厚为10nm到16nm。
(实施例4)
该实施例将参照图13和14说明具有密码处理功能的无线芯片，作为本发明中的一个半导体器件的例子。图13示出了该无线芯片的框图，图14示出了该无线芯片的布局。
首先，参考图13描述了无线芯片块结构。在图13中，无线芯片2601包含一个运算电路2606和一个模拟部分2615。该运算电路2606具有CPU2602、ROM2603、RAM2604及控制器2605。该模拟部分2615具有包含天线的天线部分2607、包含谐振电容器的谐振电路2608、电源电路2609、复位电路2610、时钟产生电路2611、解调电路2612、调制电路2613及电源控制电路2609。前述电路结构可以适用于电源电路2609。
控制器2605具有CPU接口(CPUIF)2616、控制寄存器2617、解码电路2618和编码电路2619。尽管为了简化说明，在图13中通信信号被分别示出为接收信号2620和发送信号2621，但实际上，这两种信号彼比重叠，并且在无线芯片2601和读出器/写入器之间是同时发送和接收的。在通过天线部分2607和谐振电路2608接收信号2620后，接收信号2620通过解调电路2612被解调。通过调制电路2613调制发送的信号2612，然后从天线部分2607发送。
在图13中，当无线芯片2601被放置在由通信信号形成的磁场中时，由天线部分2607和谐振电路部分2608产生感应电动势。感应的电动势通过在电源电路2609中的电容来保持，并且电势通过电容来稳定而且作为电源电压被提供给无线芯片2601中的每一个电路。应当注意，在本发明中的天线部分2607、谐振电路2608及电源电路2609也可称作用于提供电源电压的电路。复位电路2610产生了整个无线芯片2601的初始化复位信号。例如，产生在电源电压的增加之后上升的信号作为复位信号。时钟产生电路2611根据电源控制电路2614产生的控制信号来改变其时钟信号的频率及占空比。解调电路2612检测按照ASK方法的接收信号2620的振幅的变化而作为“0”/“1”接收数据2622。例如，解调电路2612对应于低通滤波器。并且，在改变按ASK方法的发送信号2621的振幅后，调制电路2613发送传送数据。例如，如果传送数据2623是“0”，那么改变谐振电路2608的谐据点以改变通信信号的振幅。电源控制电路2614监测从电源电路2609提供给运算电路2606的电源电压及运算电路2606中的消耗电流。时钟产生信号2611产生用于改变时钟信号占空比和频率的控制信号。描述该实施例中的无线芯片的操作。首先，无线芯片2601从读出器/写入器接收到包括密码文本数据的接收信号2620。接收信号2620通过解调电路2612而被解调，然后通过解码电路2618分解成控制命令，密码文本数据等，附后被存储到控制寄存器2617。在此，控制命令规定无线芯片2601响应的数据。例如，规定了唯一的ID数字、操作停止及密码的破解等的传输。在这里，将接收密码破解的控制命令。
随后，在运算电路2606中，通过使用事先存储在ROM 2603中的密钥，根据存储在ROM2603中的密码破解程序，CPU2602破解(解密)密码文本。经过译码的密码文本(译码文本)被存储在控制寄存器2617中。与此同时，RAM2604将会作为一个数据存储区域。CPU 2602通过CPU接口电路(CPUIF)2616来访问ROM 2603、RAM 2604及控制寄存器2617。CPU接口电路(CPUIF)2616根据CPU 2602要求的地址，产生对ROM 2603、RAM 2604，控制寄存器2617中任何一个的访问信号。应当注意，CPU2602、ROM2603、RAM2604、解调电路2612和调制电路2613被可操作地连接到控制器2605上。
最终，编码电路2619从解密文本中产生传送数据2623，然后该数据并通过解调电路2613进行解调。接下来，传送信号2612从天线部分2607发送给读出器/写入器。
尽管作为运算方法，该实施例已经描述了使用软件的一种处理方法，即其中运算电路是通过CPU及被CPU执行的大规模存储器及程序所形成的方法，但也可能根据该目的选择优化的运算方法并且依据所选择的方法形成运算电路。例如，作为运算方法，有使用硬件处理运算的其他方法及使用软件和硬件结合的其他方法。对于使用硬件的方法，运算电路可以通过专用的电路来实现。在软硬件结合的方法中，运算电路也可以通过专用的电路、CPU、存储器和通过专用电路而执行的一部分运算处理及通过CPU而执行的剩余部分的运算处理程序而构成。
接下来，参考图14描述该无线芯片的布局结构。在图14中，由相同的标记数字表示与图13相同的部件，并且省略时这些部件的描述。
在图14中，FPC焊垫2707是一个电极焊垫组，当FPC(柔性印刷电路)被附加到无线芯片2601时使用该电极焊垫组。天线凸起2708是附着天线的电极焊垫(没有示出)。当附着天线后，天线凸起2708有可能受到过多的压力。因此，希望不要将形成诸如晶体管的电路的部件提供在天线凸起2708的下面。
主要在失效分析中，使用FPC焊垫2707是有效的。因为该无线芯片从通信信号中获得电源电压，如果例如在天线中或是电源电压电路中出现问题，那么运算电路完全不能工作。因此，失效分析会变得特别困难。然而，通过经由FPC的焊垫2707从FPC向无线芯片2601提供电源电压，以及输入任何电信号，而代替从天线提供的电信号，可以操作运算电路。因此，可以有效地进行失效分析。
并且，更有效的是在可能使用探针测量的位置处提供FPC焊垫2707。换句话说，通过在FPC焊垫2707中按照探针的间距提供电极焊垫，采用探针的测量变为可能。利用探针可以对减少在失效分析中附加FPC的工时耗费。此外，由于在衬底上形成多个无线芯片状态中也可以进行测量，因此分给每个无线芯片的人工时间也会减小。在大规模生产的时候，可以在附着天线步骤前检测芯片。这样，可以在该步骤的早期阶段消除缺陷项目，可以降低生产成本。
应当注意，在实施方式1和2以及实施例1至3中描述的泄漏元件也可以被结合在该实施方式的电流电路2609中。即使将具有强振幅的通信信号施加到其中由通信信号产生电源电压的无线芯片是，这种结构也将产生的电压保持在规定的范围内。因此，提供了一种高可靠性的无线芯片，其电路不会被强无线电波攻击电损坏。
(实施例5)
这个实施例将参考图11和12描述使用本发明的半导体器件的系统的例子。在这个实施例中，说明一种用于个人计算机的用户识别系统，通过使用本发明的作为半导体器件的无线芯片，该个人计算机的安全性更高。
图11是该实施例中用户识别系统的示意图，示出了个人计算机2001和无线芯片2002。个人计算机2001包括一个输入设备2003和与其连接的读出器/写入器2004。
个人计算机2001和无线芯片2002有加密用的公共(common)密钥2005。具体地，公共密钥2005的数据存储在个人计算机2001和无线芯片2002的存储器中。例如，公共密钥2005是64位到128位的数据，用来加密普通(plain)文本(被加密前的数据)和解密密码。对于公共密钥而言，为每个合法的注册用户形成不同的公共的密钥，个人计算机2001拥有所有的公共密钥。换句话说，个人计算机2001拥有的密钥数目和合法注册的用户数目相同。另一方面，合法用户拥有无线芯片2002并且拥有唯一属于自己的公共密钥。用户应该好好保存公共密钥以免其他人知道它。
尽管该实施例示出了采用公共密钥加密方法的例子(参考ISO/IEC9798-2信息技术-安全技术-实体验证-第2部分：使用对称加密算法的机制)作为加密方法，但也可以应用诸如共有(public)密钥方法的其他加密方法(参考ISO/IEC9798-3信息技术-安全技术-实体鉴定-第3部分：使用数字签名技术的机制)
个人计算机2001具有利用公共密钥2005对普通文本进行进加密的方法。具体地，为个人计算机2001提供软件用于执行加密算法。无线芯片2002具有利用公共密钥2005解密加密文件的方法。具体地，在上面的实施方式中示出的运算电路中进行解密。
在下文中将使用图12的流程图来说明本实施例中使用用户识别系统的方法。
首先，想要使用的人在个人计算机2001中使用输入设备2003输入用户名和密码(用户名输入2101)。密码是合法用户提前注册的。个人计算机2001基于输入的用户名使用相应的公共密码来对普通文本进行加密(加密数据形成2102)。这里，普通文本可以或者是具有特别含义的数据或者是没有意义的数据。接下来，加密数据从读出器/写入器2004发送(加密数据传输2103)。无线芯片2002接收到加密数据后利用公共密钥2005对数据进行解密(解密处理2104)，然后把解密后的数据发送到读出器/写入器(解码数据传输2105)。个人计算机2001对比解密的数据和原始普通文本(识别2106)，只有数据彼此匹配，才识别为合法用户，然后给这个用户使用电脑的权限(正常应用2107)。
在本实施例中描述的用户识别系统中，如果用户不知道密码和没有无线芯片，那么他不能使用该电脑。因此，安全性就要比只使用密码的识别高得多。并且，如果用户携带无线芯片，用户可以按照与传统的只使用密码的相同的方式使用个人计算机，用户不会感到增加很多负担。
尽管本实施例已经描述个人计算机的用户识别，本实施例可以很容易应用到其他只能被合法注册用户使用的系统中。举例来说，该实施例可以很容易地应用到ATM机(自动出纳机)，CDs(取款机)等等。
这种结构使得有可能利用本发明的半导体器件按低成本构建安全性高的用户识别系统。
该实施例可以自由地与实施方式1和2和实施例1到4组合。
本申请基于2005年10月12日向日本专利局提交的日本专利申请No.2005-298244，在此以引用方式结合其全部内容。

Claims (66)

1.一种半导体器件，包括：
用于通过无线电信号产生电源电压的电源电路；和
在电源电路中提供的泄漏元件，
其中，通过使泄漏元件的第一电阻低于泄漏元件的第二电阻，使该泄漏元件将电源电压保持在规定的电压范围内，并且
其中，该第一电阻是在电源电路中产生超出规定的电压范围的电压时的泄漏元件的电阻，并且该第二电阻是在电源电路中产生位于规定的电压范围内的电压时的泄漏元件的电阻，从而泄漏元件将电源电压保持在该规定的范围内。
2.根据权利要求1的半导体器件，
其中，电源电路由具有在包含绝缘表面的衬底上制作的半导体薄膜的薄膜晶体管形成。
3.根据权利要求2的半导体器件，
其中，所述包含绝缘表面的衬底是玻璃衬底、石英衬底、塑料衬底和SOI衬底中的任何一种。
4.根据权利要求1的半导体器件，
其中，所述泄漏元件包括N型MOS晶体管或P型MOS晶体管。
5.根据权利要求1的半导体器件，
其中，所述泄漏元件包括N型存储晶体管或P型存储晶体管。
6.根据权利要求1的半导体器件，
其中，所述泄漏元件包括含有栅极绝缘膜的MIS电容器，并且
其中所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
7.根据权利要求1的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
8.根据权利要求6的半导体器件，
其中，第二区域中的栅极绝缘膜的膜厚是第一区域中的栅极绝缘膜的膜厚的50％到80％。
9.根据权利要求1的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第二区域与所述栅电极的末端部分重叠。
10.根据权利要求1的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第一区域与半导体薄膜重叠，并且
其中，所述第二区域与所述半导体薄膜的末端部分重叠。
11.一种半导体器件，包括：
用于通过无线电信号产生电源电压的电源电路；
在电源电路中提供的存储电容器；以及
在电源电路中提供的泄漏元件；
其中，通过使泄漏元件的第一电阻低于泄漏元件的第二电阻，存储电容器中累积的电荷作为电流而流到泄漏元件，从而该泄漏元件将电源电压保持在规定的电压范围内，并且
其中，该第一电阻是在电源电路中产生超出规定的电压范围的电压时的泄漏元件的电阻，并且该第二电阻是在电源电路中产生位于规定的电压范围内的电压时的泄漏元件的电阻。
12.根据权利要求11的半导体器件，
其中，电源电路由具有在包含绝缘表面的衬底上制作的半导体薄膜的薄膜晶体管形成。
13.根据权利要求12的半导体器件，
其中，所述包含绝缘表面的衬底是玻璃衬底、石英衬底、塑料衬底和SOI衬底中的任何一种。
14.根据权利要求11的半导体器件，
其中，所述电源电压是位于存储电容器部分的第一输出端和第二输出端之间的电势差。
15.根据权利要求11的半导体器件，
其中，所述泄漏元件包括N型MOS晶体管或P型MOS晶体管。
16.根据权利要求11的半导体器件，
其中，所述泄漏元件包括N型存储晶体管或P型存储晶体管。
17.根据权利要求11的半导体器件，
其中，所述泄漏元件包括含有栅极绝缘膜的MIS电容器，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
18.根据权利要求11的半导体器件，
其中，所述泄漏元件包含MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
19.根据权利要求17的半导体器件，
其中，第二区域中的栅极绝缘膜的膜厚是第一区域中的栅极绝缘膜的膜厚的50％到80％。
20.根据权利要求11的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第二区域与所述栅电极的末端部分重叠。
21.根据权利要求11的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第一区域与半导体薄膜重叠，并且
其中，所述第二区域与所述半导体薄膜的末端部分重叠。
22.一种半导体器件，包括：
用于通过无线电信号产生电源电压的电源电路；包括：
天线部分，其包含天线和谐振电容器；
整流部分，其包含二极管；和
存储电容器部分，其包含存储电容器和泄漏元件，
其中，通过使泄漏元件的第一电阻低于泄漏元件的第二电阻，存储电容器中累积的电荷作为电流而流到泄漏元件，从而该泄漏元件将电源电压保持在规定的电压范围内，并且
其中，该第一电阻是在电源电路中产生超出规定的电压范围的电压时的泄漏元件的电阻，并且该第二电阻是在电源电路中产生位于规定的电压范围内的电压时的泄漏元件的电阻。
23.根据权利要求22的半导体器件，
其中，电源电路由具有在包含绝缘表面的衬底上制作的半导体薄膜的薄膜晶体管形成。
24.根据权利要求23的半导体器件，
其中，所述包含绝缘表面的衬底是玻璃衬底、石英衬底、塑料衬底和SOI衬底中的任何一种。
25.根据权利要求22的半导体器件，
其中，所述电源电压是位于存储电容器部分的第一输出端和第二输出端之间的电势差。
26.根据权利要求22的半导体器件，
其中，所述泄漏元件包括N型MOS晶体管或P型MOS晶体管。
27.根据权利要求22的半导体器件，
其中，所述泄漏元件包括N型存储晶体管或P型存储晶体管。
28.根据权利要求22的半导体器件，
其中，所述泄漏元件包括含有栅极绝缘膜的MIS电容器，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
29.根据权利要求22的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
30.根据权利要求28的半导体器件，
其中，第二区域中的栅极绝缘膜的膜厚是第一区域栅极绝缘的膜厚的50％到80％。
31.根据权利要求22的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，并且
其中，所述第二区域与所述栅电极的末端部分重叠。
32.根据权利要求22的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第一区域与半导体薄膜重叠，并且
其中，所述第二区域与所述半导体薄膜的末端部分重叠。
33.根据权利要求22的半导体器件，
其中，所述整流部分具有多个二极管。
34.一种半导体器件，包括：
天线；
与天线电连接的二极管；
与二极管电连接的存储电容器；以及
与存储电容器电连接的泄漏元件；
其中，所述泄漏元件在对其施加超出规定电压范围的电压时具有第一电阻，以及在，并且在对其施加位于该规定电压范围内的电压时具有第二电阻，并且
其中所述第一电阻小于所述第二电阻。
35.根据权利要求34的半导体器件，
其中，所述泄漏元件由具有在包含绝缘表面的衬底上制作的半导体薄膜的薄膜晶体管形成。
36.根据权利要求35的半导体器件，
其中，所述包含绝缘膜表面的衬底是玻璃衬底、石英衬底、塑料衬底、SOI衬底中的任何一种。
37.根据权利要求34的半导体器件，
其中，所述电源电压是所述存储电容器部分的第一输出端和第二输出端之间的电势差。
38.根据权利要求34的半导体器件，
其中，所述泄漏元件包括N型MOS晶体管或P型MOS晶体管。
39.根据权利要求34的半导体器件，
其中，所述泄漏元件包括N型存储晶体管或P型存储晶体管。
40.根据权利要求34的半导体器件，
其中，所述泄漏元件包括含有栅极绝缘膜的MIS电容器，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
41.根据权利要求34的半导体器件，
其中，所述泄漏元件包含MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
42.根据权利要求40的半导体器件，
其中，第二区域中的栅极绝缘膜的膜厚是第一区域中的栅极绝缘膜的膜厚的50％到80％。
43.根据权利要求34的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第二区域与所述栅电极的末端部分重叠。
44.根据权利要求34的半导体器件，
其中，所述泄漏元件具有MIM电容器，该电容器包括半导体薄膜膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第一区域与半导体薄膜重叠，并且
其中，所述第二区域与所述半导体薄膜的末端部分重叠。
45.一种半导体器件，包括：
无线芯片，包括：
为无线芯片提供电源电压的电路，包括：
天线；
与所述天线电连接的存储电容器；
与所述存储电容器电连接的泄漏元件；
时钟产生电路；
解调电路；和
调制电路，
其中，用于提供电源电压的电路为各个电路提供电压，
其中，所述泄漏元件在无线芯片中产生超出规定电压范围的电压时具有第一电阻，以及在无线芯片中产生位于该规定电压范围内的电压时具有第二电阻，并且
其中所述第一电阻小于所述第二电阻。
46.根据权利要求45的半导体器件，
其中，所述无线芯片由具有在包含绝缘表面的衬底上制作的半导体薄膜的薄膜晶体管形成。
47.根据权利要求46的半导体器件，
其中，所述包含绝缘表面的衬底是玻璃衬底、石英衬底、塑料衬底和SOI衬底中的任何一种。
48.根据权利要求45的半导体器件，
其中，所述电源电压是存储电容器部分的第一输出端和第二输出端之间的电势差。
49.根据权利要求45的半导体器件，
其中，所述泄漏元件包括N型MOS晶体管或P型MOS晶体管。
50.根据权利要求45的半导体器件，
其中，所述泄漏元件包括N型存储晶体管或P型存储晶体管。
51.根据权利要求45的半导体器件，
其中，所述泄漏元件包括含有栅极绝缘膜的MIS电容器，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
52.根据权利要求45的半导体器件，
其中，所述泄漏元件包含MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
53.根据权利要求51的半导体器件，
其中，第二区域中的栅极绝缘膜的膜厚是第一区域中的栅极绝缘膜的膜厚的50％到80％。
54.根据权利要求45的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第二区域与所述栅电极的末端部分重叠。
55.根据权利要求45的半导体器件，
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第一区域与半导体薄膜重叠，并且
其中，所述第二区域与所述半导体薄膜的末端部分重叠。
56.一种半导体器件，包括：
无线芯片，包括：
控制器；
CPU；
ROM；
RAM；
为无线芯片提供电源电压的电路，包括：
天线；
与所述天线电连接的存储电容器；和
与所述存储电容器电连接的泄漏元件；
时钟生电路；
解调电路；
调制电路；
其中，所述CPU、所述ROM、所述RAM、所述解调电路和所述调制电路与控制器可操作地连接，
其中，所述泄漏元件在无线芯片中产生超出规定电压范围的电压时具有第一电阻，以及在无线芯片中产生位于该规定电压范围内的电压时具有第二电阻，并且
其中所述第一电阻小于所述第二电阻。
57.根据权利要求56的半导体器件，
其中，所述无线芯片由具有在包含绝缘表面的衬底上制作的半导体薄膜的薄膜晶体管形成。
58.根据权利要求57的半导体器件：
其中，所述包含绝缘表面的衬底是玻璃衬底、石英衬底、塑料衬底和SOI衬底中的任何一种。
59.根据权利要求56的半导体器件：
其中，所述电源电压是存储电容器部分的第一输出端和第二输出端之间的电势差。
60.根据权利要求56的半导体器件：
其中，所述泄漏元件包括N型MOS晶体管或P型MOS晶体管。
61.根据权利要求56的半导体器件：
其中，所述泄漏元件包括N型存储晶体管或P型存储晶体管。
62.根据权利要求56的半导体器件：
其中，所述泄漏元件包括含有栅极绝缘膜的MIS电容器，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
63.根据权利要求56的半导体器件：
其中，所述泄漏元件包含MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域。
64.根据权利要求62的半导体器件：
其中，第二区域中的栅极绝缘膜的膜厚是第一区域中的栅极绝缘膜的膜厚的50％到80％。
65.根据权利要求56的半导体器件：
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述第二区域与所述栅电极的末端部分重叠。
66.根据权利要求56的半导体器件：
其中，所述泄漏元件具有MIS电容器，该电容器包括半导体薄膜、栅电极和位于二者之间的栅极绝缘膜，并且
其中，所述栅极绝缘膜至少具有第一区域和膜厚比第一区域更薄的第二区域，
其中，所述一区域与半导体薄膜重叠，并且
其中，所述第二区域与所述半导体薄膜的末端部分重叠。
CN2006100640361A 2005-10-12 2006-10-12 半导体器件 Expired - Fee Related CN1983763B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-298244 2005-10-12
JP2005298244 2005-10-12
JP2005298244 2005-10-12

Publications (2)

Publication Number Publication Date
CN1983763A true CN1983763A (zh) 2007-06-20
CN1983763B CN1983763B (zh) 2011-09-28

Family

ID=37467435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100640361A Expired - Fee Related CN1983763B (zh) 2005-10-12 2006-10-12 半导体器件

Country Status (5)

Country Link
US (1) US7973410B2 (zh)
EP (1) EP1777645B1 (zh)
KR (1) KR101301928B1 (zh)
CN (1) CN1983763B (zh)
TW (1) TWI409934B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024183456A1 (zh) * 2023-03-07 2024-09-12 张夕勇 从芯片通讯端产生电源电压的电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5388632B2 (ja) 2008-03-14 2014-01-15 株式会社半導体エネルギー研究所 半導体装置
JP4687744B2 (ja) * 2008-05-13 2011-05-25 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置及び画像形成システム
US8224277B2 (en) * 2008-09-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5319469B2 (ja) * 2008-10-03 2013-10-16 株式会社半導体エネルギー研究所 Ｒｆｉｄタグ
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB878922A (en) * 1958-11-25 1961-10-04 Marconi Wireless Telegraph Co Improvements in or relating to protective circuit arrangements
NO870996L (no) * 1986-04-04 1987-10-05 Siemens Ag Koblingsanordning til aa verne en forbruker mot overspenninger.
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6975296B1 (en) 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JP2866016B2 (ja) * 1994-12-22 1999-03-08 三菱電機株式会社 Ｉｃカードのリード・ライト装置の変調器、その復調器
JP3362566B2 (ja) * 1995-06-16 2003-01-07 ソニー株式会社 Ｓｉ３Ｎ４膜の形成方法
SG54559A1 (en) 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
US20010000414A1 (en) * 1998-02-05 2001-04-26 Hiroyuki Fukayama MIS variable capacitor and temperature-compensated oscillator using the same
WO1999056374A1 (en) * 1998-04-15 1999-11-04 Tyco Electronics Corporation Protection systems for rechargeable elements
US6147605A (en) * 1998-09-11 2000-11-14 Motorola, Inc. Method and apparatus for an optimized circuit for an electrostatic radio frequency identification tag
JP2000149194A (ja) 1998-11-12 2000-05-30 Toshiba Corp 駐車管理システム
JP2000348152A (ja) * 1999-06-09 2000-12-15 Hitachi Ltd 非接触ｉｃカード
US6427067B1 (en) 1999-06-10 2002-07-30 The Whitaker Corporation Detector driven bias circuit for power transistors
US6478395B2 (en) * 1999-12-01 2002-11-12 Seiko Epson Corporation Liquid jetting apparatus
JP2001216780A (ja) * 2000-01-31 2001-08-10 Fujitsu Ltd 半導体装置の駆動電力供給方法、半導体装置、半導体記憶装置の駆動電力供給方法及び半導体記憶装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718677B2 (ja) 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3784271B2 (ja) * 2001-04-19 2006-06-07 松下電器産業株式会社 半導体集積回路とこれを搭載した非接触型情報媒体
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3803085B2 (ja) * 2002-08-08 2006-08-02 株式会社日立製作所 無線ｉｃタグ
US7019617B2 (en) * 2002-10-02 2006-03-28 Battelle Memorial Institute Radio frequency identification devices, backscatter communication device wake-up methods, communication device wake-up methods and a radio frequency identification device wake-up method
US7030481B2 (en) * 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
DE10306689A1 (de) 2003-02-11 2004-08-19 Atmel Germany Gmbh Schaltungsanordnung zur Signaldetektion
JP4574130B2 (ja) 2003-06-18 2010-11-04 株式会社半導体エネルギー研究所 半導体装置、電子機器
US7042290B2 (en) * 2003-09-16 2006-05-09 Texas Instruments Incorporated Output stage circuit for an operational amplifier
US7551058B1 (en) * 2003-12-10 2009-06-23 Advanced Design Consulting Usa, Inc. Sensor for monitoring environmental parameters in concrete
JP4536496B2 (ja) * 2003-12-19 2010-09-01 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
TWI457835B (zh) * 2004-02-04 2014-10-21 Semiconductor Energy Lab 攜帶薄膜積體電路的物品
JP4641741B2 (ja) * 2004-05-28 2011-03-02 三菱電機株式会社 半導体装置
US7406297B2 (en) 2005-05-30 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Clock generation circuit and semiconductor device provided therewith
EP1748344A3 (en) 2005-07-29 2015-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024183456A1 (zh) * 2023-03-07 2024-09-12 张夕勇 从芯片通讯端产生电源电压的电路

Also Published As

Publication number Publication date
US7973410B2 (en) 2011-07-05
TW200729454A (en) 2007-08-01
CN1983763B (zh) 2011-09-28
EP1777645A2 (en) 2007-04-25
TWI409934B (zh) 2013-09-21
KR20070040740A (ko) 2007-04-17
KR101301928B1 (ko) 2013-09-02
EP1777645A3 (en) 2011-08-24
US20070080374A1 (en) 2007-04-12
EP1777645B1 (en) 2014-11-26

Similar Documents

Publication Publication Date Title
CN1983763B (zh) 半导体器件
KR101293509B1 (ko) 반도체 장치
CN104252590B (zh) 安全令牌和交易授权系统
Yin et al. Temperature-aware cooperative ring oscillator PUF
EP2399290B1 (en) Semiconductor device with a physical structure for use in a physical unclonable function
EP3043281B1 (en) Device and method for generating identification key
WO2010134197A1 (ja) 乱数生成回路およびこれを用いた暗号回路
WO2020049951A1 (ja) Ｉｃカード、処理方法、および情報処理システム
US20070108521A1 (en) Flexible semiconductor device and identification label
US20230281418A1 (en) Internal voltage generator and smart card including the same
JP5105817B2 (ja) 半導体装置
JP4168726B2 (ja) Ｉｃモジュール並びにｉｃモジュール用アンテナ
US20180165900A1 (en) Intelligent authentication system and electronic key thereof
CN102194656A (zh) 产生芯片认证码的方法、以及芯片认证方法和系统
JP4158484B2 (ja) Ｉｃモジュール
JP4906076B2 (ja) 半導体装置
JP4063040B2 (ja) Ｉｃモジュール並びにｉｃモジュール用アンテナ
TWI659326B (zh) 智慧型認證系統及其電子鑰匙
CN115797985A (zh) 一种显示装置及无线识别安全方法
CN108571236B (zh) 智能型认证系统及其电子钥匙
JP2003308509A (ja) 個人認証システムおよび操作予測システム
KR20190035641A (ko) 식별 키 생성 장치 및 방법
KAMAL et al. CMOS-Based Physically Unclonable Functions: A Survey
WO1998003995A1 (fr) Dispositif semi-conducteur
JP2004046903A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110928

Termination date: 20211012

CF01 Termination of patent right due to non-payment of annual fee