JP4158484B2 - Icモジュール - Google Patents
Icモジュール Download PDFInfo
- Publication number
- JP4158484B2 JP4158484B2 JP2002307176A JP2002307176A JP4158484B2 JP 4158484 B2 JP4158484 B2 JP 4158484B2 JP 2002307176 A JP2002307176 A JP 2002307176A JP 2002307176 A JP2002307176 A JP 2002307176A JP 4158484 B2 JP4158484 B2 JP 4158484B2
- Authority
- JP
- Japan
- Prior art keywords
- reader
- writer
- function unit
- card
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Credit Cards Or The Like (AREA)
Description
【発明の属する技術分野】
本発明は、電磁波からなる質問信号に対する応答信号に応じて自身のアンテナ間の負荷を変化させることによってリーダ/ライタの受信回路に現れる信号に振幅変調をかけて通信を行なうICカード又はICチップなどのICモジュールに係り、特に、リーダ/ライタ機能とカードIC機能が単一の半導体回路チップ上に一体化して構成されるICモジュールに関する。
【0002】
さらに詳しくは、本発明は、MOSプロセスによりカードIC機能とリーダ/ライタ機能が一体化されたICモジュールに係り、特に、カードIC機能部が他のリーダ/ライタと通信中に同一チップ内のリーダ/ライタ機能部の電流逆流を防止するICモジュールに関する。
【0003】
【従来の技術】
従来から、本人確認や認証処理のために暗証番号やパスワードを用いたさまざまな装置が考案され、実用に供されている。例えば、銀行やその他の金融機関において、キャッシュ・カードやクレジット・カードを使用する際には、キャッシュ・ディスペンサやその他の金融端末上で、本人認証の手段として、暗証番号やパスワードの入力を使用者に対して促し、使用者から正しい暗証番号やパスワードが入力されたことを確認してから、入出金動作を行なうようになっている。
【0004】
1枚のキャッシュ・カード上に配設されている磁気ストライプなどの記憶媒体の中には、その銀行に対してのみ使用可能な記憶領域しか設けられていない。したがって、上述したような暗証番号あるいはパスワードの入力は、この単一の記憶領域へのアクセスに過ぎないので、偽造や盗用に対する保護は充分とは言い難い。
【0005】
このため、偽造防止などの観点から、キャッシュ・カードやクレジット・カードなどに電気的な接点を持った接触式ICカードや、無線データを介して非接触でデータの読み書きを行なう非接触ICカードが携帯型の認証媒体としてよく使われるようになってきている。非接触方式のICカードの場合、リーダ/ライタからは電磁波からなる質問信号が送出され、ICカード側ではこの搬送波を整流して直流電源を生成して内部回路を駆動させ、質問信号に対する応答信号に応じて自身のアンテナ間の負荷を変化させることによってリーダ/ライタの受信回路に現れる信号に振幅変調をかけて通信を行なう。
【0006】
例えば、キャッシュ・ディスペンサやコンサート会場の出入口、駅の改札口などに設置されたICカード・リーダ/ライタは、利用者がかざしたICカードに非接触でアクセスすることができる。
【0007】
また、大容量メモリ付きのICカードによれば、複数のアプリケーションを同時に格納しておくことができるので、1枚のICカードを複数の用途に利用することができる。例えば、1枚のICカード上に、電子決済を行なうための電子マネーや、特定のコンサート会場に入場するための電子チケットなど、2以上のアプリケーションを格納しておき、1枚のICカードをさまざまな用途に適用させることができる。
【0008】
利用者が暗証番号をICカード・リーダ側に入力して、入力された暗証番号をICカード上に格納された暗証番号と照合することで、ICカードとICカード・リーダ/ライタ間で本人確認又は認証処理が行なわれる。そして、本人確認又は認証処理に成功した場合には、例えば、ICカード内に保存されているアプリケーションの利用が可能となる。ここで、ICカードが保持するアプリケーションとしては、例えば、電子マネーや電子チケットなどの価値情報を挙げることができる。(ICカード・アクセス時に使用する暗証番号のことを、特にPIN(Personal Identification Number)と呼ぶ。)
【0009】
最近では、実装技術の進歩により、ICカード機能とその読み書き装置を一体化して単一の半導体回路チップとして構成することが可能となってきている。このようなICチップは、電磁波検出によりICカードとして起動し、通常のパワーオン操作により読み書き装置として起動することができる。
【0010】
さらに、ICカードがカード用リーダ/ライタ(カード読み書き装置)との非接触インターフェースの他に、外部機器と接続するための有線インターフェースを備えることにより、ICカードを携帯電話機、PDA(Personal Digital Assistant)やパーソナル・コンピュータなどの情報処理端末に接続しあるいは内蔵して用いることができる(但し、端末に内蔵される多くの場合、ICカードはワンチップ化して構成される。以下では、ICカード及びICチップを総称して単に「ICカード」と呼ぶことにする)。
【0011】
このような場合、ICカードを利用したさまざまなアプリケーション・サービスを、情報処理端末上で実行することができる。例えば、情報処理端末上のキーボードやディスプレイなどのユーザ・インターフェースを用いてICカードに対するユーザ・インタラクションを情報処理端末上で行なうことができる。また、ICカードが携帯電話機と接続されていることにより、ICカード内に記憶された内容を電話網経由でやり取りすることもできる。さらに、携帯電話機からインターネット接続して利用したサービスの代金をICカードで支払うことができる。
【0012】
勿論、ICカード上に電子マネーや電子チケットなどの価値情報を格納している場合には、情報処理端末は、電子決済などの価値情報の処理や、その他のさまざまなサービスを実現することができる。さらに、ICカードとカード読み書き装置間のデータ転送のフェーズに応じた処理や、ICカードの内部状態に応じた処理を提供することができる。
【0013】
【発明が解決しようとする課題】
上述したようなICカードに関連するさまざまな機能を複数のLSI(Large Scale Integration)を用いて実現することは比較的容易であるが、コスト面や信頼性の面で問題が多い。また、バイポーラ・プロセスを利用したLSIでは1チップ化は比較的容易に実現することができるが、この場合もコスト面の問題が大きい。
【0014】
従来の非接触ICカード用チップは、MOS(Metal Oxide Semiconductor)プロセスを用いて上述した機能の1チップ化を実現したものである。但し、ICカード機能は、基本的に、外部のリーダ/ライタからの搬送波を整流して直流電源を生成しこれを内部のプロセッサやメモリなどの回路の駆動用電源とするものであり、携帯機器などの電源を持った装置に内蔵してもその装置電源を利用することができない。また、このICカード用チップ自体は電波送出器を備えていないので、自らリーダ/ライタとなって他のICカードに対してアクセスを行なうことはできない。また、チップの駆動電源を搬送波にのみ依存しているので、ICカードとして動作するときにリーダ/ライタとの距離が大きくなると通信が困難になる。
【0015】
一方、リーダ/ライタ機能とカードIC機能が単一の半導体回路チップ上に一体化して構成した場合、実装面積を節減することができるので、携帯電話などの小型機器に搭載するのに有利である。このようなICモジュール・チップの各入出力端子にリーダ/ライタ用のアンテナと、カードIC用のアンテナを接続して、外部のICカード又は外部のリーダ/ライタと非接触通信を行なうことが可能になる。
【0016】
携帯機器などでは小型化が強く要求されている。このため、リーダ/ライタ機能とカードIC機能を一体化した半導体回路チップをこの種の機器に搭載する場合、リーダ/ライタ用及びカードIC用の2つのアンテナを重ねて、あるいは同一のアンテナを共用するように構成することが好ましいと思料される。
【0017】
しかしながら、このようなアンテナ構成では、カードIC機能を使用する際、外部のリーダ/ライタから空中電力が供給されたときに、リーダ/ライタ側の送信回路にもこれが入力されて(図1を参照のこと)、電源電圧が上昇してしまうという現象が生じる。
【0018】
これは、MOSの構造上起こり得る現象である。図2には、一般的なMOS構造の断面を模式的に示している。MOS FETには、キャリアが電子であるnチャネルのもの(n−MOS)と、キャリアが正孔であるpチャネルのもの(p−MOS)とがある。
【0019】
n−MOSでは、ゲートGがソースSに対して高電位(positive)になると、ソースとドレインD間にn型チャネルが形成され、その間の抵抗値が減少する。これがスイッチ・オンに相当する。また、ゲートがソースに対して低電位(negative)になると、チャネルが形成されず、ソースとドレイン間の抵抗は大となり、これがスイッチ・オフに相当する。一方、p−MOSでは、ゲートがソースより低電位になると、ソースとドレイン間にp型チャネルが形成され、トランジスタはオンとなる。また、ゲートがソースより高電位になると、チャネルは形成されず、トランジスタはオフとなる。
【0020】
図2に示すように、p−MOS及びn−MOSそれぞれのソース及びドレイン電極には寄生ダイオードが形成されている。
【0021】
MOSゲートを用いた回路構造は、図3に示す通りとなるが、これにソース及びドレイン電極に形成された寄生ダイオードを書き加えると、図4に示す通りとなる。但し、現実の電流方向から、ソース電極に形成された寄生ダイオードは有効に作用しないことから、図4に示した回路は実際には図5に示したものと等価である。図示の通り、p−MOS及びn−MOSの各ドレイン電極に形成された寄生ダイオードが直列的に接続された構造を含んでいる。
【0022】
ここで、図5に示したMOSゲートを、リーダ/ライタ用送信回路の出力バッファに当てはめると、図6に示す通りとなる。同図に示すように、出力バッファは、2つのMOSゲートが並列して同じ電源電圧に接続される構成となっている。また、各MOSゲートは、2個の直列接続された寄生ダイオードを含んでいるが、出力バッファにおいては、これらがグラウンドを介してさらに直列的に接続され、この結果、図7に示すように、4個の寄生ダイオードからなる全波整流回路が形成されることになる。
【0023】
この全波整流回路は、送受信アンテナと並列接続するとともに、点Aにてリーダ/ライタ用送信回路の電源ラインに結線される。ここで、送受信アンテナに空中電力が供給されると、全波整流回路によって整流されて、リーダ/ライタ送信回路の電源端子に電圧を生じさせ、点Aの電圧が電源電圧よりも上昇することがある。
【0024】
このように上昇した電圧が、ICチップの電源電圧よりも高くなったときには、電流の逆流が起こる。また、ICの動作保証ができず、ICの破壊を招く可能性もある。
【0025】
本発明は上述したような技術的課題を鑑みたものであり、その主な目的は、リーダ/ライタ機能とカードIC機能がMOSプロセスによって単一の半導体回路チップ上に一体化して構成される、優れたICモジュールを提供することにある。
【0026】
本発明のさらなる目的は、カードIC機能部が他のリーダ/ライタと通信中に同一チップ内のリーダ/ライタ機能部の電流逆流を好適に防止することができる、優れたICモジュールを提供することにある。
【0027】
本発明のさらなる目的は、カードIC機能部が他のリーダ/ライタと通信中に、リーダ/ライタ送信回路で形成される全波整流回路による電圧の上昇を防ぐとともに電流の逆流を防ぎ、小面積でリーダ/ライタ機能及びカードIC機能の各アンテナを構成することができる、優れたICモジュールを提供することにある。
【0028】
【課題を解決するための手段及び作用】
本発明は、上記課題を参酌してなされたものであり、その第1の側面は、電磁波を搬送波として質問信号を送出するとともにこれに対する応答信号を受信するリーダ/ライタ機能と、この搬送波を整流して直流電源を生成して内部回路を駆動させ、質問信号に対する応答信号に応じて自身のアンテナ間の負荷を変化させることによってリーダ/ライタの受信回路に現れる信号に振幅変調をかけて通信を行なうカードIC機能とが一体化されたICモジュールであって、
前記リーダライタの送信回路の駆動用電源を供給する電源ラインと、
前記電源ラインの逆流を防止する逆流防止手段と、
前記電源ラインの電圧が所定値以上に上昇することを防止する電圧上昇防止手段と、
を備えることを特徴とするICモジュールである。
【0029】
本発明に係るICモジュールは、MOSプロセスを利用して、カードIC機能とリーダ/ライタ機能が単一の半導体回路チップ上で一体化して構成されている。また、リーダ/ライタ用及びカードIC用の2つのアンテナを重ねて、あるいは同一のアンテナを共用するように構成されている。
【0030】
このような場合、カード機能を動作させるために、外部からの空中電力を供給すると、その電力はカードIC用アンテナで受信するだけでなく、リーダ/ライタ用のアンテナでも受信し、送信用端子にも入力される。リーダ/ライタ用アンテナに入力された電力は、MOSの構造上寄生するダイオードで構成された全波整流回路によって整流されて、リーダ/ライタ送信回路の電源端子に電圧を生じさせる。
【0031】
本発明によれば、電源ラインの逆流を防止する逆流防止手段と、電源ラインの電圧が所定値以上に上昇することを防止する電圧上昇防止手段とを備えているので、カードIC機能部が他のリーダ/ライタと通信中に、リーダ/ライタ送信回路で形成される全波整流回路による電圧の上昇を防ぐとともに電流の逆流を防ぎ、小面積でリーダ/ライタ機能及びカードIC機能の各アンテナを構成することができる。
【0032】
ここで、前記逆流防止手段は前記電源ライン上に直列的に挿入されたショットキー・バリア・ダイオードで構成することができる。一般にダイオードは一方向にのみ電流を通過させる特性を持つが、ショットキー・バリア・ダイオードは、電圧降下が低いので、周辺回路への影響が少なくて済む。
【0033】
また、前記電圧上昇防止手段は、前記電源ラインとグラウンドとを並列的に連結するツェナ・ダイオードで構成することができる。ツェナ・ダイオードは、所定値以上の電圧が印加されると逆流を起こすことから、電源ラインの電圧が上昇すると接地して、電圧の上昇を防ぐことができる。
【0034】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施形態や添付する図面に基づくより詳細な説明によって明らかになるであろう。
【0035】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について詳解する。
【0036】
本発明に係るICモジュールは、電磁波を搬送波として質問信号を送出するとともにこれに対する応答信号を受信するリーダ/ライタ機能と、この搬送波を整流して直流電源を生成して内部回路を駆動させ、質問信号に対する応答信号に応じて自身のアンテナ間の負荷を変化させることによってリーダ/ライタの受信回路に現れる信号に振幅変調をかけて通信を行なうカードIC機能とが、MOSプロセスを利用して、単一の半導体回路チップ上で一体化して構成されている。
【0037】
このようなICモジュールにおいては、各入出力端子にリーダ/ライタ用のアンテナと、カードIC用のアンテナを接続して、外部のICカード又は外部のリーダ/ライタと非接触通信を行なうことが可能になる。
【0038】
リーダ/ライタ用及びカードIC用の2つのアンテナを重ねて、あるいは同一のアンテナを共用するように構成している場合、カード機能を動作させるために、外部からの空中電力を供給すると、その電力はカードIC用アンテナで受信するだけでなく、リーダ/ライタ用のアンテナでも受信し、送信用端子にも入力される。
【0039】
リーダ/ライタ用アンテナに入力された電力は、MOSの構造上寄生するダイオードで構成された全波整流回路(図7を参照のこと)によって整流されて、リーダ/ライタ送信回路の電源端子に電圧を生じさせる。
【0040】
そして、現れた電圧が、リーダ/ライタ送信回路の電源電圧よりも高くなった場合、電流が逆方向に流れ、電源電圧としての電池を破壊する。また、送信回路の動作保証電圧を超えると、保証された特性が得られなくなる。また、現れた電圧がリーダ/ライタ送信回路の絶対最大定格を超えた場合には、機器の破壊を招来する。
【0041】
図8には、本発明の一実施形態に係るICモジュールの構成を模式的に示している。このICモジュールは、同図に示すように、MOSプロセスを利用してカードIC機能とリーダ/ライタ機能が単一の半導体回路チップ上で一体的に構成されているが、説明の便宜上、リーダ/ライタ送信回路11並びにその電源ラインのみを描いている。
【0042】
既に述べたように、リーダ/ライタ送信回路11の出力端TP,TMには、MOSの構造上寄生するダイオードで構成された全波整流回路によって整流されて、リーダ/ライタ送信回路の電源端子(点A)に電圧を生じさせる。
【0043】
図示の通り、本実施形態では、リーダ/ライタ送信回路の電源ラインには、逆流を防止する逆流防止手段と、電源ラインの電圧が所定値以上に上昇することを防止する電圧上昇防止手段とを備えている。
【0044】
したがって、カードIC機能部が他のリーダ/ライタと通信中に、リーダ/ライタ送信回路で形成される全波整流回路による電圧の上昇を防ぐとともに電流の逆流を防ぎ、小面積でリーダ/ライタ機能及びカードIC機能の各アンテナを構成することができる。
【0045】
ここで、逆流防止手段は電源ライン上に直列的に挿入されたショットキー・バリア・ダイオード12で構成することができる。一般にダイオードは一方向にのみ電流を通過させる特性を持つが、ショットキー・バリア・ダイオード12は、電圧降下が低いので、周辺回路への影響が少なくて済む。
【0046】
また、電圧上昇防止手段は、電源ラインとグラウンドとを並列的に連結するツェナ・ダイオード13で構成することができる。ツェナ・ダイオード13は、所定値以上の電圧が印加されると逆流を起こすことから、電源ラインの電圧が上昇すると接地して、電圧の上昇を防ぐことができる。
【0047】
[追補]
以上、特定の実施形態を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施形態の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、本明細書の記載内容を限定的に解釈するべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【0048】
【発明の効果】
以上詳記したように、本発明によれば、リーダ/ライタ機能とカードIC機能がMOSプロセスによって単一の半導体回路チップ上に一体化して構成される、優れたICモジュールを提供することができる。
【0049】
また、本発明によれば、カードIC機能部が他のリーダ/ライタと通信中に同一チップ内のリーダ/ライタ機能部の電流逆流を好適に防止することができる、優れたICモジュールを提供することができる。
【0050】
また、本発明によれば、カードIC機能部が他のリーダ/ライタと通信中に、リーダ/ライタ送信回路で形成される全波整流回路による電圧の上昇を防ぐとともに電流の逆流を防ぎ、小面積でリーダ/ライタ機能及びカードIC機能の各アンテナを構成することができる、優れたICモジュールを提供することができる。
【0051】
本発明によれば、電源となるバッテリに負担をかけることなく、リーダ/ライタ用アンテナとカードIC用アンテナを重ねて、あるいは一つのアンテナで構成することによって、実装面積を小さくすることができる。また、ICの動作特性を変えることなく、リーダ/ライタ用アンテナとカードIC用アンテナを重ねて、あるいは1つのアンテナで構成することによって、実装面積を小さくすることができる。
【図面の簡単な説明】
【図1】リーダ/ライタ機能とカードIC機能を一体化したICモジュールのカードIC機能を使用する際、外部のリーダ/ライタから空中電力が供給されたときに、リーダ/ライタ側の送信回路にもこれが入力される様子を示した図である。
【図2】一般的なMOS構造の断面を模式的に示した図である。
【図3】MOSゲートの回路構造を示した図である。
【図4】ソース及びドレイン電極に形成された寄生ダイオードを書き加えMOSゲートの回路構造を示した図である。
【図5】図4に示した回路の等価回路を示した図である。
【図6】図5に示した等価回路を当てはめて構成されるリーダ/ライタ用送信回路の出力バッファの回路構成を示した図である。
【図7】各MOSゲートに含まれる寄生ダイオードが直列的に接続されて全波整流回路が構成される様子を示した図である。
【図8】本発明の一実施形態に係るICモジュールの構成を模式的に示した図である。
【符号の説明】
11…リーダ/ライタ送信回路
12…ショットキー・バリア・ダイオード
13…ツェナ・ダイオード
Claims (6)
- 電磁波を搬送波として質問信号を送出するとともにこれに対する応答信号を受信するリーダ/ライタ機能部と、外部のリーダ/ライタ装置から送出された搬送波を受信するとともに前記外部のリーダ/ライタ装置から送出された搬送波に負荷変調を施すことにより前記外部のリーダ/ライタ装置と通信を行なうカードIC機能部とがMOSプロセスを利用して単一の半導体回路チップ上で一体化されたICモジュールを搭載する通信装置であって、
前記リーダ/ライタ機能部用のアンテナ並びに前記カードIC機能部用のアンテナと、
前記リーダライタ機能部の送信回路の駆動用電源を供給する電源ラインと、
2つのMOSゲートを前記電源ラインに並列接続して構成される前記リーダライタ送信回路の出力バッファと、
前記出力バッファを構成する2つのMOSゲートにそれぞれ含まれる2個の直列接続された寄生ダイオードがグランドを介して並列接続されることによって形成される、前記リーダ/ライタ機能部用のアンテナに並列接続されるとともに、前記のリーダライタ機能部の送信回路の電源端子に結線された全波整流回路と、
前記電源ラインの逆流を防止する逆流防止手段と、
前記電源ラインの電圧が所定値以上に上昇することを防止する電圧上昇防止手段と、
を備え、
前記電圧上昇防止手段は、前記リーダ/ライタ機能部用のアンテナに供給された空中電力が前記全波整流回路によって整流されることによって前記電源ラインに生じる電圧上昇を防止する、
ことを特徴とするICモジュール。 - 前記逆流防止手段は前記電源ライン上に直列的に挿入されたショットキー・バリア・ダイオードで構成される、
ことを特徴とする請求項1に記載の通信装置。 - 前記電圧上昇防止手段は、前記電源ラインとグラウンドとを並列的に連結するツェナ・ダイオードで構成される、
ことを特徴とする請求項1に記載の通信装置。 - 電磁波を搬送波として質問信号を送出するとともにこれに対する応答信号を受信するリーダ/ライタ機能部と、外部のリーダ/ライタ装置から送出された搬送波を受信するとともに前記外部のリーダ/ライタ装置から送出された搬送波に負荷変調を施すことにより前記外部のリーダ/ライタ装置と通信を行なうカードIC機能部とが一体化されたICモジュールであって、
前記リーダライタ機能部の送信回路の駆動用電源を供給する電源ラインと、
2つのMOSゲートを前記電源ラインに並列接続して構成される前記リーダライタ送信回路の出力バッファと、
前記出力バッファを構成する2つのMOSゲートにそれぞれ含まれる2個の直列接続された寄生ダイオードがグランドを介して並列接続されることによって形成される、前記リーダ/ライタ機能部用のアンテナに並列接続されるとともに、前記のリーダライタ機能部の送信回路の電源端子に結線された全波整流回路と、
前記電源ラインの逆流を防止する逆流防止手段と、
前記リーダ/ライタ機能部用のアンテナに供給された空中電力が前記全波整流回路によって整流されることによって前記電源ラインに生じる所定値以上の電圧上昇を防止する電圧上昇防止手段と、
を備え、
前記リーダ/ライタ機能部の送信端子及び受信端子並びに前記カードIC機能部の入出 力端子にそれぞれリーダ/ライタ送信用アンテナ、リーダ/ライタ受信用アンテナ、及びカードIC用アンテナを接続して用いられる、
ことを特徴とするICモジュール。 - 前記逆流防止手段は前記電源ライン上に直列的に挿入されたショットキー・バリア・ダイオードで構成される、
ことを特徴とする請求項4に記載のICモジュール。 - 前記電圧上昇防止手段は、前記電源ラインとグラウンドとを並列的に連結するツェナ・ダイオードで構成される、
ことを特徴とする請求項4に記載のICモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002307176A JP4158484B2 (ja) | 2002-10-22 | 2002-10-22 | Icモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002307176A JP4158484B2 (ja) | 2002-10-22 | 2002-10-22 | Icモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004145451A JP2004145451A (ja) | 2004-05-20 |
JP4158484B2 true JP4158484B2 (ja) | 2008-10-01 |
Family
ID=32453714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002307176A Expired - Fee Related JP4158484B2 (ja) | 2002-10-22 | 2002-10-22 | Icモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4158484B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6381304B2 (ja) * | 2014-06-10 | 2018-08-29 | キヤノン株式会社 | 電子機器 |
-
2002
- 2002-10-22 JP JP2002307176A patent/JP4158484B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004145451A (ja) | 2004-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4158483B2 (ja) | Icモジュール | |
US8608087B2 (en) | Smart card capable of independently displaying information | |
US8867988B2 (en) | Performing contactless applications in battery off mode | |
US6837438B1 (en) | Non-contact information medium and communication system utilizing the same | |
US20080076474A1 (en) | Laminated card assembly | |
US8505826B2 (en) | Anti-interrogation for portable device | |
US8177131B2 (en) | Data communication system, device for executing IC card function, control method for the device, and information processing terminal | |
US8684264B2 (en) | Mobile communication device and data verification system comprising smart card having double chips | |
KR20090049559A (ko) | 마이크로프로세서 카드, 그러한 마이크로프로세서 카드를 포함하는 전화기, 및 그 마이크로프로세서 카드 내의 커맨드 실행 방법 | |
US8016203B2 (en) | Smartcard, telephone comprising such a card and method for executing a command in such a card | |
KR101165495B1 (ko) | 마이크로프로세서 카드, 그러한 마이크로프로세서 카드를 포함하는 전화기, 및 그 마이크로프로세서 카드 내의 커맨드 실행 방법 | |
KR20100125776A (ko) | 접촉식 및 비접촉식 모드를 갖는 칩 카드 및 그것의 동작 방법 | |
TW200301443A (en) | A contactless portable object featuring at least one peripheral device connected to the same antenna as the chip | |
JP4168726B2 (ja) | Icモジュール並びにicモジュール用アンテナ | |
JP4158484B2 (ja) | Icモジュール | |
JP4063040B2 (ja) | Icモジュール並びにicモジュール用アンテナ | |
WO2001001339A1 (fr) | Carte a circuit integre composite | |
JP4403372B2 (ja) | データ通信装置 | |
JP2006119693A (ja) | 情報処理装置及び情報処理方法、並びにコンピュータ・プログラム | |
JP2006101542A (ja) | 携帯電話端末 | |
KR100480516B1 (ko) | 유무선통신 단말기에 내장되는 스마트카드 모듈 | |
KR20100107908A (ko) | 스마트 카드 | |
TWI483194B (zh) | 可獨立顯示之智慧卡 | |
KR200265243Y1 (ko) | 다기능 알에프 카드 | |
Masui et al. | The application of FeRAM to future information technology world |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080707 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |