CN1977382A - 封装微电子成象仪和封装微电子成象仪的方法 - Google Patents

封装微电子成象仪和封装微电子成象仪的方法 Download PDF

Info

Publication number
CN1977382A
CN1977382A CNA2004800435031A CN200480043503A CN1977382A CN 1977382 A CN1977382 A CN 1977382A CN A2004800435031 A CNA2004800435031 A CN A2004800435031A CN 200480043503 A CN200480043503 A CN 200480043503A CN 1977382 A CN1977382 A CN 1977382A
Authority
CN
China
Prior art keywords
substrate
diaphragm
passage
microelectronics
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800435031A
Other languages
English (en)
Inventor
S·阿克拉姆
C·M·沃特金斯
K·K·柯比
A·G·伍德
W·M·希亚特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1977382A publication Critical patent/CN1977382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulation, Fastening Of Motor, Generator Windings (AREA)
  • Extrusion Moulding Of Plastics Or The Like (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明公开了微电子成象仪、封装微电子成象仪的方法和在微电子成象仪中形成导电贯通晶圆互连的方法。在一个实施例中，微电子成象膜片可包括微电子基板、集成电路和电气联接到该集成电路的图象传感器。接合盘由基板承载并电气联接到该集成电路。导电贯通晶圆互连延伸穿过该基板并与接合盘接触。该互连可包括延伸完全穿过基板和接合盘的通道、沉积到通道中并与基板接触的电介质衬套、沉积在电介质衬套的至少一部分上的第一和第二导电层以及沉积在通道中的导电填充材料，导电填充材料位于第二导电层的至少一部分上，并且电气联接到接合盘。

Description

封装微电子成象仪和封装微电子成象仪的方法
技术领域
本发明总体上涉及微电子装置和封装微电子装置的方法。本发明的几个方面针对封装微电子成象仪，这些微电子成象仪对可视光谱中的辐射或其它光谱中的辐射作出响应。
背景技术
微电子成像仪用于数字摄影机、具有图片能力的无线装置和其它许多用途中。例如，移动电话和个人数字助理(PDA)正与微电子成像仪结合以捕获并发送图片。微电子成象仪的增长率一直在提高，因为它们变得越来越小且产生具有较高象素计数的更好的图象。
微电子成像仪包括使用电荷耦合装置(CCD)系统、互补性金属氧化物半导体(CMOS)系统或其它系统的图象传感器。CCD图象传感器一直以来广泛地应用于数字摄影机和其它用途中。CMOS图象传感器也正在快速变得非常普遍，因为预期它们具有低制造成本、高产量和小尺寸。CMOS图象传感器能够提供这些优点，因为利用所开发出的制造半导体装置的技术和设备来制造CMOS图象传感器。因此，将CMOS图象传感器和CCD图象传感器“封装”，以保护易损器件并提供外部电气接触。
图1是具有常规封装的常规微电子成象仪1的示意图。成象仪1包括模片(die)10、附到模片10的插件基板20和附到插件基板20的外壳30。外壳30围绕模片10的周缘并具有开口32。成像仪1还包括模片10上方的透明盖40。
模片10包括图象传感器12和电气联接到该图象传感器12的多个接合盘14。插件基板20典型地是一种电介质固定装置，这种固定装置具有多个接合盘22、多个球形盘24和迹线26，多个迹线26将接合盘22联接到对应的球形盘24。球形盘24以阵列排列，以将成象仪1表面安装到另一种装置的板或模块。模片10上的接合盘14通过线盘28电气联接到插件基板20上的接合盘22，以在接合盘14与球形盘24之间提供电气路径。
示于图1的成象仪1还具有光学单元，光学单元包括附到外壳30的支架50和可调节地附到支架50的卷筒60。支架50可包括内螺纹52，且卷筒60可包括与螺纹52接合的外螺纹62。该光学单元还包括由卷筒60承载的透镜70。
封装常规的微电子成象仪的一个问题是常规的微电子成象仪具有相对较大的接底面(footprint)并占据大量的垂直空间(即高轮廓)。图1中成象仪的接底面是插件基板20的底面的表面积。这个表面积典型地比模片10的表面积大得多，而且可能会成为图象移动电话或PDA设计和市场销售的限制因素，因为这些装置正变得越来越小以更便于携带。因此，需要提供一种具有较小接底面和较低轮廓的微电子成象仪。
封装常规的微电子成象仪的另一个问题是封装模片的制造成本。例如，形成示于图1的成象仪的线盘28可能复杂和/或昂贵，因为在每套接合盘与球形盘之间需要单独的线。此外，形成用于某些高性能装置的高密度精密节距阵列的线盘可能是不可行的。因此，对提高封装微电子成像仪的效率、可靠性和精度有着极大的需求。
附图说明
图1是根据现有技术的封装微电子成象仪的截面图。
图2是示意性地示出了根据本发明的实施例的微电子成象模片的侧视截面图。
图3A至3J是示出了通过根据本发明的用于提供球形盘的背面阵列的微电子成象模片形成导电互连的方法的不同阶段的示意性侧视截面图。
图4A至4F是示出了通过根据本发明的另一个实施例的用于提供球形盘的背面阵列的微电子成象模片形成导电互连的方法的不同阶段的示意性侧视截面图。
图5A和5B是示出了通过根据本发明的另一个实施例的用于提供球形盘的背面阵列的微电子成象模片形成导电互连的方法的不同阶段的示意性侧视截面图。
图6是根据本发明的一种组件的示意性侧视截面图，该组件包括微电子成象仪和光学工件，该微电子成象仪具有多个成象模片，该光学工件具有多个光学单元。
具体实施方式
A.总论
下面的公开内容描述了微电子成象仪、封装微电子成象仪的方法和在微电子成象仪中形成导电互连的方法的几个实施例。本发明的一个特别实施例针对微电子成象模片，该微电子成象模片包括微电子基板、集成电路和电气联接到该集成电路的图象传感器。成象模片还包括电气联接到集成电路的电气端子(如接合盘)和延伸穿过该基板的至少一部分的导电贯通晶圆互连(electrically conductive through-wafer interconnect)。该互连的一个端部与接合盘接触，且该互连的另一个端部可与该模片背面上的球形盘接触。
本发明的另一个特别实施例针对制造微电子成象模片的方法。该方法可包括提供微电子基板，该微电子基板具有集成电路和电气联接到该集成电路的图象传感器；在基板上形成接合盘；将接合盘电气联接到集成电路。该方法还可包括形成穿过模片和接合盘的通道以及在通道的至少一部分中构造导电贯通晶圆互连，以使该互连与接合盘接触。可通过将导电填充材料沉积到通道的至少一部分中来构造该互连。
构造互连的方法的一个实施例包括清洁穿过模片的通道和在将导电填充材料沉积到通道中之前将电介质衬套施加到通道的至少一部分中。电介质衬套将基板中的其它器件与填充通道的导电材料电气绝缘。该方法还可包括将导电层沉积在通道的至少一部分中以及将润湿剂沉积在导电层的至少一部分上。然后可将导电填充材料沉积在通道中。
本发明的许多具体细节在下面通过参考微结构工件进行描述。在本公开内容中通篇使用的术语“微结构工件”包括基板，在该基板上和/或该基板内装配有微电子装置、微机械装置、数据存储元件、读/写器件和其它部件。例如，这种微结构工件可包括半导体晶圆(如硅或砷化镓晶圆)、玻璃基板、绝缘基板和其它多种基板。微结构工件的形体尺寸可为0.11μm或更小，但这种工件可具有较大的亚微米和超微米形体。
本发明的几个实施例的具体细节通过参考微电子成象仪膜片和其它微电子这种在下面进行描述，以提供对这些实施例的全面了解。在下面的描述中并不列举对通常与微电子装置相关的已知结构的描述的其它细节，以避免与这些不同实施例的描述的不必要混淆。不过，本领域中的技术人员会理解本发明可具有其它实施例，这些实施例可具有另外的元件或者没有在下面通过参考图2至图6示出的和描述的几种元件。
在这些图中，相同的附图标记表示相同的或至少基本上类似的元件。为了便于对任何特别元件进行的描述，任何附图标记的最重要的一个或多个标记表示首先引入这种元件的附图。例如，元件210通过参考图2首先进行介绍和描述。
B.具有贯通晶圆互连的微电子成象膜片
图2是微电子成象膜片200的侧视截面图，微电子成象膜片200用在根据本发明的一个实施例的微电子成象仪中。在此实施例中，微电子成象膜片200包括基板210、集成电路(IC)230和图象传感器212，基板210具有第一侧面241和与第一侧面241相对的第二侧面242，集成电路230在基板210内，图象传感器212电气联接到集成电路230。图象传感器212可以是用于捕获图片或其它可视光谱中的图象的CMOS装置或CCD。在其它实施例中，图象传感器212可检测其它光谱(如IR或UV范围)中的辐射。
成象膜片200还包括用于承载电信号的多个外部触点220。例如，每个外部触点220可包括接合盘222、球形盘224和将接合盘222电气联接到球形盘224的导电贯通晶圆互连226。示于图2中的这些外部触点220相应地在成象膜片200的接底面中提供球形盘224的阵列。可将球形盘224连接到其它外部装置，以使成象膜片200并不需要将要安装在电路板上的插件基板。
利用导电贯通晶圆互连226将接合盘222电气联接到球形盘224的优点在于这样做无需将成象膜片200安装到单独的较大插件基板。成象膜片200具有大大小于图1中常规装置的插件基板的接底面和轮廓，并且能够限定封装成象仪的最终接底面。因此，成象膜片200可用在较小的电子装置中。而且，成象膜片200还避免了不得不用线将接合盘与外部触点连接。这样做是有用的，因为线连接往往会断裂并且在高密度阵列上难以装配。因此，具有贯通晶圆互连226的微电子成象膜片200比需要线连接的膜片更耐用。
在图2示出的实施例中，成象膜片200的加工已经完成。如在下面所描述的那样，图3A至图5B示出了在成象膜片200中形成导电贯通晶圆互连的方法的不同实施例。虽然下面的描述说明了形成一个互连，但可以理解，通过多个成象膜片在晶圆上同时构造多个互连。
图3A至图3J示意性地示出了根据本发明在成象膜片200中形成贯通晶圆互连226的方法的不同阶段。更具体地来讲，图3A是示于图2中的区域3A的示意性侧视截面图。在此实施例中，将第一电介质层350施加到基板210的第一侧面241上，且将第二电介质层351施加到第一电介质层350上。将接合盘222上的第二电介质层351的部分通过蚀刻或其它已知的工艺除去，以将接合盘222露出。在将接合盘222露出之后，穿过接合盘222形成第一孔360。第一孔360可通过蚀刻接合盘222的中心来形成，但在其它实施例中，可利用其它适当的方法(如激光)来形成第一孔360。
参看图3B，将第三电介质层352施加在成象膜片200上，以将接合盘222覆盖并填充第一孔360。在一个实施例中，第一、第二和第三电介质层350、351和352是聚酰亚胺材料，但在其它的实施例中，这些电介质层可以是其它非导电材料。例如，第一电介质层350和/或随后的一个或多个电介质层可以是低温化学气相沉积(低温CVD)材料，如正硅酸乙酯(TEOS)、聚对二甲苯、四氮化三硅(Si3N4)、二氧化硅(SiO2)和/或其它适当的材料。前面所列的电介质材料并不详尽。电介质层350、351和352相互之间并不总是用相同的材料组成，但两个或更多的层可用相同的材料组成。此外，在前面通过参考图3A和3B描述的或者下面通过参考后来的附图所描述的这些层中的一种或多种可以略去。
图3C至图3J是类似于图3A和3B的示意性侧视截面图，这些图示出了形成贯通互连的后面的阶段中的成象膜片200。例如，图3C是穿过第三电介质层352已形成第二孔362之后的成象膜片200的示意性侧视截面图。第二孔362通过将第三电介质层352的一部分除去以打开第一孔360并露出接合盘222来形成。第二孔362可通过蚀刻或半导体加工领域中熟练的技术人员所熟知的其它适当方法形成。
图3C还示出了穿过基板210切割通道或贯通孔361。贯通孔361穿过基板210延伸到接合盘222中的第一孔360。为了方便参考，贯通孔361和第一孔360共同形成通道374，通道374延伸穿过示于图2的实施例中的成象膜片200。贯通孔361可通过利用激光器363将膜片200从第二侧面242朝着第一侧面241切穿来形成。在不同的实施例中，可构思成激光器363从第一侧面241朝着第二侧面242切割。可利用现有技术中已知的扫描/对准系统将激光器363相对于接合盘222对准。在其它实施例中，如果晶圆不是太厚，可通过适当的蚀刻工艺来形成贯通孔361。
在形成贯通孔361之后，对贯通孔361进行清洁，以除去由激光器切割所产生的剥落的副产品(如残渣)和/或其它并不想要的副产品。可利用湿蚀刻工艺清洁贯通孔361。在图3C示出的实施例中，贯通孔361的截面尺寸小于接合盘222中的第一孔360的截面尺寸，以使激光器363撞击接合盘222。这样就避免了在穿过接合盘222的第一孔360中产生一种材料的残渣和在穿过基板210的贯通孔361中产生不同材料的残渣。这种特征允许单一的清洁处理/化学物质从贯通孔361中清洁残渣，而不必使用第二种清洁处理来从第一孔360清洁剩余的残渣。例如，不对接合盘222的金属造成腐蚀的清洁剂可用于从贯通孔361清洁残渣。这种清洁剂的一种可包括用于去除激光器产生的剥落副产品的6％的四甲基氢氧化铵(TMAH)：丙二醇。或者，在某些其它实施例中，贯通孔361在形成之后并不进行清洁。
参看图3D，将第四电介质层353施加到成象膜片200上以至少覆盖基板210中的贯通孔361的侧壁。可利用CVD、PVD、ALD或其它沉积工艺施加第四电介质层353。在所示出的实施例中，将第四电介质层353施加到整个成象膜片200上，以使其覆盖基板210、接合盘222和第三电介质层352的露出部分。第四电介质层353可以是低温CVD氧化物，但在其它实施例中，第四电介质层353可以是其它适当的电介质材料。第四电介质层353将基板210的器件与在下面详细描述的在后面的通道374中形成的互连电气绝缘。
在施加第四电介质层353之后，将第一导电层354沉积在成象膜片200上。在所示出的实施例中，第一导电层354覆盖第四电介质层353。第一导电层354通常是金属层，如TiN层，但在其它实施例中，第一导电层354可包括TaN、W、WN、Ta、Ti、Al、Cu、Ag、Au、Ni、Co和/或现有技术中熟练的技术人员所熟知的其它适当的材料。当第一导电层354包括TiN时，可利用TiCl4TiN和原子层沉积(ALD)或化学气相沉积(CVD)工艺形成第一导电层354。如在下面所描述的那样，第一导电层354提供一种材料，这种材料用于将另外的金属层仅覆盖在所选定的晶圆区域(如贯通孔361中)上。
下面参看图3E，将第一导电层354的多个部分从成象膜片200的水平和对角线表面除去。在一个实施例中，利用适当的蚀刻工艺将第一导电层354的这些部分从这些表面除去，如“干蚀刻”或“隔片蚀刻(spacer etch)”工艺，这些工艺可理想地以较高的蚀刻速度将材料从水平表面和具有相对于蚀刻剂方向的水平器件的表面上除去。在其它实施例中，可采用不同的工艺选择性地将第一导电层354的非垂直部分除去，以使第一导电层354的位于孔360和361中的侧壁上的垂直部分保留在工件上。
参看图3F和3G，将成象膜片200的第一侧面241的水平和对角线表面上的第三电介质层352和第四电介质层353的部分除去。在此实施例中，基板210的第二侧面242上的第四电介质层353的部分保留在成象膜片200上。在一个实施例中，可利用适当的蚀刻工艺将第三电介质层352和第四电介质层353从成象膜片200的水平和对角线表面除去，如前面所描述的干蚀刻或隔片蚀刻工艺。
参看图3H，将第二导电层355施加到孔360和361中的第一导电层354的剩余部分上。第二导电层355可作为便于将金属沉积到通道374中的润湿剂。在非电解镀敷操作中，第二导电层355可以是沉积在包括TiN的第一导电层354上的Ni。当TiN由HF:Pd润湿浸液活化时，TiN在镀敷期间向Ni提供晶核。还可以利用具有降低的稳定剂含量的无活化Ni化学方法进行这种镀敷过程。TiN可提高粘着力和电气性能以引致成核。在其它实施例中，可利用其它的方法用Cu、Au或其它适当的材料涂覆通道374，或者可将第一和第二导电层354和355中的一种或多种略去。
参看图3I，将导电填充材料358沉积到通道374中以形成穿过成象膜片200延伸的互连377。在此实施例的一个方面，填充材料358可以是焊料、铜或其它导电性材料。各种各样的工艺可用于将填充材料358沉积在通道374中。在一个实施例中，可利用波峰焊工艺将填充材料358沉积到通道374中。在其它实施例中，可通过电镀、刻模印制和置放预成形金属填料球到通道374中并熔化金属填料球或将可流动材料喷射到通道374中来沉积填充材料358。或者，在另一些实施例中，利用本领域中熟练的技术人员所熟知的其它方法将填充材料358沉积到通道374中。
参看图3J，在将填充材料358沉积到通道374中之后，可在互连377的一个端部形成帽359。帽359将互连377与接合盘222电气联接。在一个实施例中，帽359可以是电镀在互连377上的Ni。在其它实施例中，帽359可以是润湿剂和/或其它材料。或者，帽359可以是填充材料本身的一部分或可将帽359略去。在本发明的另一个方面，焊球370附到基板210的第二侧面242处的互连377，以在成象膜片200上提供与其它电子装置的外部连接。
除了仅需要用于贯通孔361的一个清洁过程之外，通过参考图3A至3J所描述的实施例的另一个特征是通道374延伸穿过整个成象膜片200。这种特征的一个优点是如果通道“不通”(即仅部分地穿过工件延伸的通道)，能够使通道374比其它方式更容易清洁和填充。例如，在通道374具有25-30∶1或更大的纵横比的某些用途中，利用已知的物理气相沉积(PVD)、AVD或镀敷工艺难以将不通的通道用金属材料填充。通道374减缓了这种问题，因为开放的贯通孔不受填充不通的孔的“修剪”、空隙或其它现象的影响。
图4A至4F示出了根据本发明的另一个实施例在成象膜片200中形成贯通晶圆互连的方法的阶段。这种方法的起始阶段至少在总体上类似于前面通过参考图3A所描述的阶段，且图4A示出了示于图3A中的工件构造。不过，此方法的后来的阶段不同于前面通过参考图3B至图3F所描述的阶段，因为在切割穿过基板210的贯通孔461之前并不将第三电介质层施加在第二电介质层451上。因此，首先参看图4A，穿过基板210形成贯通孔461，而并不将第三电介质层置于第二电介质层451上。为了便于参考，由贯通孔461和穿过接合盘222的第一孔460所形成的通道称为通路或通道474，通道474延伸穿过成象膜片200。可利用激光器463(示意性示出)、蚀刻或前面所描述的其它适当工艺形成贯通孔461。
图4B示出了此方法的另一个阶段，这个阶段在总体上类似于前面通过参考图3D所描述的阶段。不过，在本实施例的另一方面，在将贯通孔461清洁之前，将第三电介质层453沉积在成象膜片200上以覆盖基板210内的贯通孔461的侧壁。在实践中，除了贯通孔461中的基板210的露出部分之外，第三电介质层453通常还覆盖接合盘222和第二电介质层451。
在形成第三电介质层453之后，将第一导电层454沉积在成象膜片200上。在所示出的实施例中，第一导电层454覆盖整个第三电介质层453。如前面所描述的那样，第一导电层454可以是TiN层，但第一导电层454也可以是不同材料。
参看图4C，将第一导电层454的一部分从成象膜片200的水平和对角线表面上除去。可利用前面通过参看图3E所描述的隔片蚀刻或其它工艺将第一导电层454从这些表面上除去。参看图4D，然后将成象膜片200的上水平和对角线表面上的第三电介质层453的部分除去，以将第三电介质层453的部分留在通道474中和基板210的第二侧面242上。可利用另一种隔片蚀刻将成象膜片200的上水平和对角线表面上的第三电介质层453的部分除去。在蚀刻穿过第二电介质层451之前应结束第三电介质层453的隔片蚀刻。
参看图4E，然后将第二导电层455沉积在第一导电层454上。第二导电层455可以是润湿剂，以便于用导电材料填充通道474。第二导电层455总体上可类似于前面通过参考图3H所描述的第二导电层355。参看图4F，将填充材料458沉积到通道474中，以用总体上类似于前面通过参考图3I至图3J所描述的过程来构造贯通晶圆互连477。
图5A和5B示出了根据本发明的另一个实施例在成象膜片200中形成互连的方法的阶段。首先参看图5A，本方法的第一部分至少在总体上类似于前面通过参考图3A所描述的步骤。不过，在将第二导电层551蚀刻以露出接合盘222之后，并不在接合盘222中蚀刻孔。
参看图5B，穿过基板210和接合盘222可形成贯通孔561。可利用激光器563(示意性示出)、蚀刻或其它适当的工艺形成贯通孔561。当激光器563用于形成贯通孔561时，第一类型的残渣可覆盖基板210中的侧壁的部分，且第二类型的残渣可覆盖接合盘222中的侧壁的部分。这样就可能需要两个单独的清洁步骤来清洁贯通孔561。一般来讲，清洁贯通孔561所使用的清洁剂可限制在并不腐蚀或以其它方式降低接合盘222的金属或基板210的材料的品质的化学制品。在将贯通孔561适当地清洁之后，成象膜片200可进行另外的封装步骤，这些步骤至少在总体上类似于前面通过参考图3C至3J如图3J那样构造贯通晶圆互连的步骤。
前面通过参考图3A至图5B所描述的实施例包括在延伸穿过接合盘和/或相关的基板的微结构工件中形成和/或填充贯通孔的方法。在其它的实施例中，其它方法可用于形成和/或填充这些贯通孔。因此，本发明并不仅限于前面所描述的形成和/或填充这些贯通孔的特别方法，而本发明还包括在贯通孔中提供导电材料以在成象膜片的背部上形成球形盘阵列的方法。
C.具有贯通晶圆互连的微电子成象仪
图6是组件600的示意性截面图，组件600包括多个微电子成象仪690，每个微电子成象仪690包括成象膜片200和光学单元640。组件600包括微电子成象仪工件602，微电子成象仪工件602具有第一基板604和在第一基板604上形成的多个成象膜片200。单独的成象膜片200在总体上可类似于前面通过参考图2所描述的成象膜片200；在图2和图6中，相同的附图标记相应地指相同的器件。组件600还包括光学工件630，光学工件630包括第二基板634和第二基板634上的多个光学单元640。单独的光学单元640可包括在第二基板634上的光学构件650。光学构件650可包括用于聚焦和过滤穿过光学单元640的辐射的透镜和/或滤光器。
组件600还包括多个支架660，这些支架660构造成将单独的光学单元640相对于单独的图象传感器212定位。适当的支架在于2003年11月26日递交的、发明名称为“封装微电子成象仪和封装微电子成象仪的方法”美国专利申请No.10/723,363(Perkins Coie DocketNo.108298746US00)中公开，该专利申请通过参考结合在本发明之中。可通过确定支架660的位置以使光学单元640精确地与图象传感器212对齐来组装微电子成象仪690。在一个实施例中，在将单独的成象仪690单切(singulating)之前确定支架660的位置，延伸所有的微电子成象仪都组装在晶圆水平。然后，可将第一和第二基板均沿着线A-A切割成相互分离的单独成象仪690。
图6中示出的微电子成象仪690的组件600的一个优点在于贯通晶圆互连226能够使多个微电子成象仪用半导体制造技术在晶圆水平制造。由于贯通晶圆互连226在成象膜片220的背部上提供球形盘224的阵列，所以不必用线将晶圆的前侧上的接合盘222接合到外部装置。因此，可将接合盘222覆盖在晶圆水平。这样就能够(a)利用在一个基板上制造在晶圆水平的多个成象膜片200的工艺，(b)利用在另一个基板上制造在晶圆水平的多个光学单元640的工艺，(c)利用自动化设备用相应的在晶圆水平的多个成象膜片200组装多个光学单元640。因此，具有贯通晶圆互连226的微电子成象仪690能够使利用工艺，这些工艺极大地提高封装微电子成象仪的通量和精度。
微电子成象仪690的组件600的另一个优点在于减少成象仪690在移动电话、PDA或其它类型的装置中所占据的实地空间的能力。由于成象仪690并不需要插件基板以针对贯通晶圆互连226提供外部电气触点，所以成象仪690的接底面可以与膜片200的接底面相同而不是与插件基板相同。因此，成象仪690所占据的区域也就小于常规的成象仪，因为单独的成象膜片200的接底面大大小于插件基板的接底面。而且，由于膜片200提供无需插件基板而可直接联接到模块的球形盘224的背部阵列，所以轮廓较小且可省去与将膜片安装到插件基板相关的时间和成本。这样就会产生更大的通量、更低的封装成本和更小的成象仪。
晶圆水平成象仪封装的另一个优点在于可在将单独的成象仪690单切之前从晶圆水平的膜片200的背部对微电子成象仪690进行测试。测试探头可接触膜片200的背部以测试单独的微电子成象仪690，因为贯通晶圆互连226提供背部电气触点。因此，由于测试探头与成象仪工件602的背部上的触点接合，所以测试探头不会损坏图象传感器212、光学单元640或微电子成象仪690的前部上的关联电路。而且，测试探头并不在背部测试期间阻碍图象传感器212，与从前侧面测试成象膜片的方法相比，图象传感器212允许测试探头一次测试更多的膜片。因此，就测试晶圆水平(如在单切之前)的微电子成象仪690的成本和时间来讲，本方法比从膜片200的前侧面测试每个成象仪690的方法更有效。而且，在不会在测试期间损坏单独的图象传感器212和/或光学单元640的环境下测试微电子成象仪690也是有好处的。
晶圆水平加工的另一个优点在于可在将光学单元640组装到膜片200之后单切微电子成象仪690。所附着的光学单元640在单切过程中保护膜片200的前侧面上的图象传感器212不受所产生的颗粒的影响。因此，图象传感器212或膜片200的前侧面上的关联电路在单切和其后的操作期间会受到损坏的可能性也就大大地降低了。
从前面的描述中可以理解，本说明书已出于说明的目的对本发明的具体实施例进行了描述，但可对本发明进行各种各样的修改而并不背离本发明的精神和范围。例如，前面所描述的任何实施例的不同方面可结合在不同的组合中。因此，除了所附的权利要求书之外，本发明并不受到限制。
 权利要求书
(按照条约第19条的修改)
1.一种微电子成象膜片，包括：
微电子基板，所述微电子基板具有第一侧面、与所述第一侧面相对的第二侧面、图象传感器和集成电路，所述集成电路在所述基板中并电气联接到所述图象传感器；
端子，所述端子由所述基板承载并电气联接到所述集成电路；以及导电互连，所述导电互连延伸穿过所述基板并接触所述端子。
2.如权利要求1所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道延伸完全穿过所述基板和所述端子；以及
所述互连包括电介质衬套、第一导电层、第二导电层和导电填充材料，所述电介质衬套设置在所述通道中并与所述基板接触，所述第一导电层设置在所述电介质衬套的至少一部分上，所述第二导电层设置在所述第一导电层和所述端子的至少一部分上，所述导电填充材料至少部分地设置在所述通道中并位于所述第二导电层的至少一部分上，且电气联接到所述端子。
3.如权利要求1所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道完全延伸穿过所述基板和所述端子；以及
所述互连包括电介质衬套、导电层、润湿剂和金属填料，所述电介质衬套设置在所述通道的侧壁上并与所述基板接触，所述导电层在所述电介质衬套的至少一部分上，其中，所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au，所述润湿剂在所述导电层和所述端子的至少一部分上，其中，所述润湿剂包括Ni、Cu和/或Au，所述金属填料至少部分地设置在所述通道中并位于所述润湿剂的至少一部分上，且电气联接到所述端子。
4.如权利要求1所述的微电子成象膜片，其特征在于：所述图象传感器和所述端子位于所述基板的第一侧面上。
5.如权利要求1所述的微电子成象膜片，其特征在于：
所述端子位于所述基板的第一侧面上；以及
所述成象膜片还包括设置在所述基板的第一侧面上的电介质层，其中，所述电介质层覆盖所述端子的至少一部分。
6.如权利要求5所述的微电子成象膜片，其特征在于：所述电介质层包括Si3N4和/或SiO2。
7.如权利要求1所述的微电子成象膜片，其特征在于：
所述图象传感器和所述端子位于所述基板的第一侧面上；
所述成象膜片还包括所述基板的第二侧面上的球形盘，以及
所述互连延伸穿过所述基板并将所述端子和所述球形盘电气联接。
8.如权利要求1所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述端子的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括联接到所述互连的第二端部部分的球形盘。
9.如权利要求1所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述端子的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括联接到所述互连的第二端部部分的焊球。
10.如权利要求1所述的微电子成象膜片，其特征在于：还包括：
第一贯通孔，所述第一贯通孔在所述端子内，所述第一贯通孔具有第一截面尺寸；以及
第二贯通孔，所述第二贯通孔在所述基板内，所述第二贯通孔具有第二截面尺寸，其中，所述二截面尺寸小于所述第一截面尺寸，且所述互连设置在所述第一和第二贯通孔内。
11.一种微电子成象膜片，包括：
微电子基板，所述基板具有第一侧面、与所述第一侧面相对的第二侧面、集成电路和图象传感器，所述集成电路至少部分地在所述第一和第二侧面之间，所述图象传感器在所述第一侧面上并电气联接到所述集成电路；
接合盘，所述接合盘至少接近于所述基板的所述第一侧面并电气联接到所述集成电路；以及
 导电互连，所述导电互连从所述基板的所述第一侧面到所述基板的所述第二侧面延伸穿过所述基板并穿过所述接合盘。
12.如权利要求11所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道延伸完全穿过所述基板和所述接合盘；以及
所述互连包括电介质衬套、第一导电层、第二导电层和导电填料，所述电介质衬套设置在所述通道中并与所述基板接触，所述第一导电层设置在所述电介质衬套的至少一部分上，所述第二导电层设置在所述第一导电层和所述接合盘的至少一部分上，所述导电填料至少部分地设置在所述通道中并位于所述第二导电层的至少一部分上，且电气联接到所述接合盘。
13.如权利要求11所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道延伸完全穿过所述基板和所述接合盘；以及
所述互连包括电介质衬套、导电层、润湿剂和金属填料，所述电介质衬套设置在所述通道的侧壁上并与所述基板接触，所述导电层在所述电介质衬套的至少一部分上，其中，所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au，所述润湿剂在所述导电层和所述接合盘的至少一部分上，其中，所述润湿剂包括Ni、Cu和/或Au，所述金属填料至少部分地设置在所述通道中并位于所述润湿剂的至少一部分上，且电气联接到所述接合盘。
14.如权利要求11所述的微电子成象膜片，其特征在于：还包括设置在所述基板的第一侧面上的电介质层，其中，所述电介质层覆盖所述接合盘的至少一部分。
15.如权利要求14所述的微电子成象膜片，其特征在于：所述电介质层包括Si3N4和/或SiO2。
16.如权利要求11所述的微电子成象膜片，其特征在于：
所述成象膜片还包括所述基板的第二侧面上的球形盘，以及
所述互连延伸穿过所述基板并将所述接合盘和所述球形盘电气联接。
17.如权利要求11所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述接合盘的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括在所述基板的第二侧面上的球形盘，所述球形盘联接到所述互连的第二端部部分。
18.如权利要求11所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述接合盘的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括电气联接到所述互连的第二端部部分的焊球。
19.如权利要求11所述的微电子成象膜片，其特征在于：还包括：
第一贯通孔，所述第一贯通孔在所述接合盘内，所述第一贯通孔具有第一截面尺寸；以及
第二贯通孔，所述第二贯通孔在所述基板内，所述第二贯通孔具有第二截面尺寸；其中，所述二截面尺寸小于所述第一截面尺寸，且所述互连设置在所述第一和第二贯通孔内。
20.一种微电子成象膜片，包括：
微电子基板，所述基板具有第一侧面和与所述第一侧面相对的第二侧面；
图象传感器，所述图象传感器在所述基板的所述第一侧面上；
集成电路，所述集成电路在所述基板中并电气联接到所述图象传感器；
球形盘阵列，所述球形盘阵列在所述基板的所述第二侧面上；以及多个导电互连，所述多个导电互连在所述集成电路与对应的球形盘之间，其中，所述互连构造成将所述基板的接底面中的集成电路电气联接到所述球形盘。
21.如权利要求20所述的微电子成象膜片，其特征在于：还包括在所述基板的第一侧面上的球形盘阵列，其中，所述多个互连电气联接到对应的球形盘。
22.如权利要求20所述的微电子成象膜片，其特征在于：
所述单独的多个互连具有第一端部部分和与所述第一端部部分隔开的第二端部部分；
对应的多个球形盘联接到每个互连的所述第二端部部分；以及
所述成象膜片还包括在所述基板的第一侧面上的球形盘阵列，其中，对应的多个球形盘联接到每个互连的所述第一端部部分。
23.一种微电子成象膜片，包括：
微电子基板，所述微电子基板具有第一侧面和与所述第一侧面相对的第二侧面；
图象传感器，所述图象传感器在所述基板的所述第一侧面上；
集成电路，所述集成电路在所述基板中并电气联接到所述图象传感器；
球形盘阵列，所述球形盘阵列在所述基板的所述第二侧面上；以及装置，所述装置延伸穿过所述基板以将所述集成电路电气联接到所述球形盘阵列。
24.一种微结构工件，所述微结构工件具有前侧面和与所述前侧面相对的后侧面，所述微结构工件包括：
多个微电子膜片，其中单独的膜片包括集成电路、图象传感器、电气联接到所述集成电路的接合盘阵列和延伸穿过所述微结构工件的多个互连，其中，单独的互连电气联接到对应的接合盘；以及
多个划线道，所述多个划线道将单独的膜片隔开。
25.如权利要求24所述的微结构工件，其特征在于：还包括多个具有光学构件的多个光学单元，所述单独的光学单元附到对应的膜片，且单独的光学构件位于相对于单独的膜片上的对应图象传感器的理想位置。
26.一种微电子装置组，包括第一微电子膜片，所述第一微电子膜片包括：
具有第一集成电路的第一基板、电气联接到所述第一集成电路的第一接合盘和电气联接到所述第一集成电路的图象传感器；
第一导电互连，所述第一导电互连延伸穿过所述第一基板并与所述第一接合盘接触；以及
至少一第二微电子膜片，所述第二微电子膜片具有第二基板、第二接合盘和第二导电互连，所述第二基板具有第二集成电路，所述第二接合盘电气联接到所述第二集成电路，所述第二导电互连延伸穿过与所述第二接合盘接触的所述第二基板；其中，所述第二微电子膜片与所述第一微电子膜片接触。
27.一种制造微电子成象膜片的方法，所述方法包括：
提供微电子基板，所述基板包括集成电路和电气联接到所述集成电路的图象传感器；
在所述基板上和/或所述基板内形成端子，其中，所述端子电气联接到所述集成电路；
穿过所述膜片和所述端子形成通道；以及
在所述通道的至少一部分中构造导电互连并与所述端子接触。
28.如权利要求27所述的方法，其特征在于：还包括将电介质层施加到所述基板，所述电介质层覆盖所述端子的至少一部分。
29.如权利要求27所述的方法，其特征在于：还包括在构造所述互连之前将电介质衬套施加到所述通道的至少一部分中。
30.如权利要求27所述的方法，其特征在于：还包括：
在形成穿过所述膜片和所述端子的通道之后清洁所述通道；以及
在将导电材料沉积在所述通道的至少一部分中之前将电介质衬套施加到所述通道的至少一部分。
31.如权利要求27所述的方法，其特征在于：还包括：在将导电材料沉积到所述通道的至少一部分中之前将导电层施加到所述通道的至少一部分。
32.如权利要求31所述的方法，其特征在于：所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au。
33.如权利要求27所述的方法，其特征在于：还包括：在将导电材料沉积到所述通道的至少一部分中之前将润湿剂施加到所述通道的至少一部分。
34.如权利要求33所述的方法，其特征在于：所述润湿剂包括Ni、Cu和/或Au。
35.如权利要求27所述的方法，其特征在于：还包括：
将电介质衬套施加到所述通道的至少一部分；
将导电层施加在所述电介质衬套的至少一部分上，其中，所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au；以及
在将导电材料沉积到所述通道的至少一部分中之前将润湿剂施加到所述导电层的至少一部分上，其中，所述润湿剂包括Ni、Cu和/或Au。
36.如权利要求27所述的方法，其特征在于：形成所述通道包括激光切割完全穿过所述膜片的贯通孔。
37.如权利要求27所述的方法，其特征在于：还包括在形成穿过所述膜片和所述端子的通道之前在所述端子中形成孔，其中，所述端子中的所述孔具有第一截面尺寸，且所述通道具有第二截面尺寸，所述第二截面尺寸小于所述第一截面尺寸。
38.如权利要求27所述的方法，其特征在于：还包括：
形成穿过所述端子的孔；以及
用电介质材料填充所述孔，其中穿过所述膜片和所述端子形成通道包括切割完全穿过所述膜片和所述电介质材料的贯通孔。
39.一种在微电子成象膜片中形成导电互连的方法，所述膜片包括微电子基板、图象传感器、在所述基板中并电气联接到所述图象传感器的集成电路和电气联接到所述集成电路接合盘，所述方法包括：
在所述接合盘中形成孔；
形成通路，所述通路完全穿过所述基板并与所述接合盘中的孔对齐，其中，所述通路和所述孔限定通道，所述通道完全延伸穿过所述基板和所述接合盘；以及
在所述通道的至少一部分中构造导电互连并与所述接合盘接触。
40.如权利要求39所述的方法，其特征在于：还包括在构造互连之前将电介质衬套施加到所述通道的至少一部分。
41.如权利要求39所述的方法，其特征在于：还包括：
在形成穿过所述膜片和所述接合盘的通道之后清洁所述通道；以及在将导电材料沉积在所述通道的至少一部分中之前将电介质衬套施加到所述通道的至少一部分。
42.如权利要求39所述的方法，其特征在于：还包括用电介质材料填充所述接合盘中的所述孔，其中，形成穿过所述膜片和所述接合盘的通路包括形成穿过所述膜片和填充所述接合盘中的孔的电介质材料的通路。
43.如权利要求39所述的方法，其特征在于：形成所述通道包括激光切割完全穿过所述基板的贯通孔。
44.如权利要求39所述的方法，其特征在于：所述孔具有第一截面尺寸，且所述通路具有第二截面尺寸，所述第一截面尺寸大于所述第二截面尺寸。
45.一种制造具有多个成象膜片的微电子工件的方法，所述单独的膜片包括集成电路、图象传感器和电气联接到所述集成电路的接合盘阵列，所述方法包括：
形成完全穿过每个膜片和接合盘的多个通道；以及
在所述每个通道的至少一部分中构造导电互连并与所述对应的接合盘接触。
46.如权利要求45所述的方法，其特征在于：还包括将所述成象膜片相互单切。
47.如权利要求45所述的方法，其特征在于：还包括在每个单独的膜片上提供多个参考元件，其中将这些参考元件构造成相对于每个膜片上的图象传感器将光学单元定位于所期望的位置，且光学单元联接到每个单独的膜片。

Claims (47)

1.一种微电子成象膜片，包括：
微电子基板，所述微电子基板具有第一侧面、与所述第一侧面相对的第二侧面、图象传感器和集成电路，所述集成电路在所述基板中并电气联接到所述图象传感器；
端子，所述端子由所述基板承载并电气联接到所述集成电路；以及
导电互连，所述导电互连延伸穿过所述基板并接触所述端子。
2.如权利要求1所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道延伸完全穿过所述基板和所述端子；以及
所述互连包括电介质衬套、第一导电层、第二导电层和导电填充材料，所述电介质衬套设置在所述通道中并与所述基板接触，所述第一导电层设置在所述电介质衬套的至少一部分上，所述第二导电层设置在所述第一导电层和所述端子的至少一部分上，所述导电填充材料至少部分地设置在所述通道中并位于所述第二导电层的至少一部分上，且电气联接到所述端子。
3.如权利要求1所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道完全延伸穿过所述基板和所述端子；以及
所述互连包括电介质衬套、导电层、润湿剂和金属填料，所述电介质衬套设置在所述通道的侧壁上并与所述基板接触，所述导电层在所述电介质衬套的至少一部分上，其中，所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au，所述润湿剂在所述导电层和所述端子的至少一部分上，其中，所述润湿剂包括Ni、Cu和/或Au，所述金属填料至少部分地设置在所述通道中并位于所述润湿剂的至少一部分上，且电气联接到所述端子。
4.如权利要求1所述的微电子成象膜片，其特征在于：所述图象传感器和所述端子位于所述基板的第一侧面上。
5.如权利要求1所述的微电子成象膜片，其特征在于：
所述端子位于所述基板的第一侧面上；以及
所述成象膜片还包括设置在所述基板的第一侧面上的电介质层，其中，所述电介质层覆盖所述端子的至少一部分。
6.如权利要求5所述的微电子成象膜片，其特征在于：所述电介质层包括Si3N4和/或SiO2。
7.如权利要求1所述的微电子成象膜片，其特征在于：
所述图象传感器和所述端子位于所述基板的第一侧面上；
所述成象膜片还包括所述基板的第二侧面上的球形盘，以及
所述互连延伸穿过所述基板并将所述端子和所述球形盘电气联接。
8.如权利要求1所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述端子的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括联接到所述互连的第二端部部分的球形盘。
9.如权利要求1所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述端子的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括联接到所述互连的第二端部部分的焊球。
10.如权利要求1所述的微电子成象膜片，其特征在于：还包括：
第一贯通孔，所述第一贯通孔在所述端子内，所述第一贯通孔具有第一截面尺寸；以及
第二贯通孔，所述第二贯通孔在所述基板内，所述第二贯通孔具有第二截面尺寸，其中，所述二截面尺寸小于所述第一截面尺寸，且所述互连设置在所述第一和第二贯通孔内。
11.一种微电子成象膜片，包括：
微电子基板，所述基板具有第一侧面、与所述第一侧面相对的第二侧面、集成电路和图象传感器，所述集成电路至少部分地在所述第一和第二侧面之间，所述图象传感器在所述第一侧面上并电气联接到所述集成电路；
接合盘，所述接合盘至少接近于所述基板的所述第一侧面并电气联接到所述集成电路；以及
导电互连，所述导电互连从所述基板的所述第一侧面到所述基板的所述第二侧面延伸穿过所述基板并穿过所述接合盘。
12.如权利要求11所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道延伸完全穿过所述基板和所述接合盘；以及
所述互连包括电介质衬套、第一导电层、第二导电层和导电填料，所述电介质衬套设置在所述通道中并与所述基板接触，所述第一导电层设置在所述电介质衬套的至少一部分上，所述第二导电层设置在所述第一导电层和所述接合盘的至少一部分上，所述导电填料至少部分地设置在所述通道中并位于所述第二导电层的至少一部分上，且电气联接到所述接合盘。
13.如权利要求11所述的微电子成象膜片，其特征在于：
所述基板包括通道，所述通道延伸完全穿过所述基板和所述接合盘；以及
所述互连包括电介质衬套、导电层、润湿剂和金属填料，所述电介质衬套设置在所述通道的侧壁上并与所述基板接触，所述导电层在所述电介质衬套的至少一部分上，其中，所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au，所述润湿剂在所述导电层和所述接合盘的至少一部分上，其中，所述润湿剂包括Ni、Cu和/或Au，所述金属填料至少部分地设置在所述通道中并位于所述润湿剂的至少一部分上，且电气联接到所述接合盘。
14.如权利要求11所述的微电子成象膜片，其特征在于：还包括设置在所述基板的第一侧面上的电介质层，其中，所述电介质层覆盖所述接合盘的至少一部分。
15.如权利要求14所述的微电子成象膜片，其特征在于：所述电介质层包括Si3N4和/或SiO2。
16.如权利要求11所述的微电子成象膜片，其特征在于：
所述成象膜片还包括所述基板的第二侧面上的球形盘，以及
所述互连延伸穿过所述基板并将所述接合盘和所述球形盘电气联接。
17.如权利要求11所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述接合盘的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括在所述基板的第二侧面上的球形盘，所述球形盘联接到所述互连的第二端部部分。
20.如权利要求11所述的微电子成象膜片，其特征在于：
所述互连具有联接到所述接合盘的第一端部部分和与所述第一端部部分隔开的第二端部部分；以及
所述成象膜片还包括电气联接到所述互连的第二端部部分的焊球。
19.如权利要求11所述的微电子成象膜片，其特征在于：还包括：
第一贯通孔，所述第一贯通孔在所述接合盘内，所述第一贯通孔具有第一截面尺寸；以及
第二贯通孔，所述第二贯通孔在所述基板内，所述第二贯通孔具有第二截面尺寸；其中，所述二截面尺寸小于所述第一截面尺寸，且所述互连设置在所述第一和第二贯通孔内。
20.一种微电子成象膜片，包括：
微电子基板，所述基板具有第一侧面和与所述第一侧面相对的第二侧面；
图象传感器，所述图象传感器在所述基板的所述第一侧面上；
集成电路，所述集成电路在所述基板中并电气联接到所述图象传感器；
球形盘阵列，所述球形盘阵列在所述基板的所述第二侧面上；以及
多个导电互连，所述多个导电互连在所述集成电路与对应的球形盘之间，其中，所述互连构造成将所述基板的接底面中的集成电路电气联接到所述球形盘。
21.如权利要求20所述的微电子成象膜片，其特征在于：还包括在所述基板的第一侧面上的球形盘阵列，其中，所述多个互连电气联接到对应的球形盘。
22.如权利要求20所述的微电子成象膜片，其特征在于：
所述单独的多个互连具有第一端部部分和与所述第一端部部分隔开的第二端部部分；
对应的多个球形盘联接到每个互连的所述第二端部部分；以及
所述成象膜片还包括在所述基板的第一侧面上的球形盘阵列，其中，对应的多个球形盘联接到每个互连的所述第一端部部分。
23.一种微电子成象膜片，包括：
微电子基板，所述微电子基板具有第一侧面和与所述第一侧面相对的第二侧面；
图象传感器，所述图象传感器在所述基板的所述第一侧面上；
集成电路，所述集成电路在所述基板中并电气联接到所述图象传感器；
球形盘阵列，所述球形盘阵列在所述基板的所述第二侧面上；以及
装置，所述装置延伸穿过所述基板以将所述集成电路电气联接到所述球形盘阵列。
24.一种微结构工件，所述微结构工件具有前侧面和与所述前侧面相对的后侧面，所述微结构工件包括：
多个微电子膜片，其中单独的膜片包括集成电路、图象传感器、电气联接到所述集成电路的接合盘阵列和延伸穿过所述微结构工件的多个互连，其中，单独的互连电气联接到对应的接合盘；以及
多个划线道，所述多个划线道将单独的膜片隔开。
25.如权利要求24所述的微结构工件，其特征在于：还包括多个具有光学构件的多个光学单元，所述单独的光学单元附到对应的膜片，且单独的光学构件位于相对于单独的膜片上的对应图象传感器的理想位置。
26.一种微电子装置组，包括
第一微电子膜片，所述第一微电子膜片包括：
具有第一集成电路的第一基板、电气联接到所述第一集成电路的
第一接合盘和电气联接到所述第一集成电路的图象传感器；
第一导电互连，所述第一导电互连延伸穿过所述第一基板并与所述第一接合盘接触；以及
至少一第二微电子膜片，所述第二微电子膜片具有第二基板、第二接合盘和第二导电互连，所述第二基板具有第二集成电路，所述第二接合盘电气联接到所述第二集成电路，所述第二导电互连延伸穿过与所述第二接合盘接触的所述第二基板；其中，所述第二微电子膜片与所述第一微电子膜片接触。
27.一种制造微电子成象膜片的方法，所述方法包括：
提供微电子基板，所述基板包括集成电路和电气联接到所述集成电路的图象传感器；
在所述基板上和/或所述基板内形成端子，其中，所述端子电气联接到所述集成电路；
穿过所述膜片和所述端子形成通道；以及
在所述通道的至少一部分中构造导电互连并与所述端子接触。
28.如权利要求27所述的方法，其特征在于：还包括将电介质层施加到所述基板，所述电介质层覆盖所述端子的至少一部分。
29.如权利要求27所述的方法，其特征在于：还包括在构造所述互连之前将电介质衬套施加到所述通道的至少一部分中。
30.如权利要求27所述的方法，其特征在于：还包括：
在形成穿过所述膜片和所述端子的通道之后清洁所述通道；以及
在将导电材料沉积在所述通道的至少一部分中之前将电介质衬套施加到所述通道的至少一部分。
31.如权利要求27所述的方法，其特征在于：还包括：在将导电材料沉积到所述通道的至少一部分中之前将导电层施加到所述通道的至少一部分。
32.如权利要求31所述的方法，其特征在于：所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au。
33.如权利要求27所述的方法，其特征在于：还包括：在将导电材料沉积到所述通道的至少一部分中之前将润湿剂施加到所述通道的至少一部分。
34.如权利要求33所述的方法，其特征在于：所述润湿剂包括Ni、Cu和/或Au。
35.如权利要求27所述的方法，其特征在于：还包括：
将电介质衬套施加到所述通道的至少一部分；
将导电层施加在所述电介质衬套的至少一部分上，其中，所述导电层包括TiN、TaN、W、WN、Ta、Ti、Al、Cu、Ag、Ni、Cu、Co和/或Au；以及
在将导电材料沉积到所述通道的至少一部分中之前将润湿剂施加到所述导电层的至少一部分上，其中，所述润湿剂包括Ni、Cu和/或Au。
36.如权利要求27所述的方法，其特征在于：形成所述通道包括激光切割完全穿过所述膜片的贯通孔。
37.如权利要求27所述的方法，其特征在于：还包括在形成穿过所述膜片和所述端子的通道之前在所述端子中形成孔，其中，所述端子中的所述孔具有第一截面尺寸，且所述通道具有第二截面尺寸，所述第二截面尺寸小于所述第一截面尺寸。
38.如权利要求27所述的方法，其特征在于：还包括：
形成穿过所述端子的孔；以及
用电介质材料填充所述孔，其中穿过所述膜片和所述端子形成通道包括切割完全穿过所述膜片和所述电介质材料的贯通孔。
39.一种在微电子成象膜片中形成导电互连的方法，所述膜片包括微电子基板、图象传感器、在所述基板中并电气联接到所述图象传感器的集成电路和电气联接到所述集成电路接合盘，所述方法包括：
在所述接合盘中形成孔；
形成通路，所述通路完全穿过所述基板并与所述接合盘中的孔对齐，其中，所述通路和所述孔限定通道，所述通道完全延伸穿过所述基板和所述接合盘；以及
在所述通道的至少一部分中构造导电互连并与所述接合盘接触。
40.如权利要求39所述的方法，其特征在于：还包括在构造互连之前将电介质衬套施加到所述通道的至少一部分。
41.如权利要求39所述的方法，其特征在于：还包括：
在形成穿过所述膜片和所述接合盘的通道之后清洁所述通道；以及
在将导电材料沉积在所述通道的至少一部分中之前将电介质衬套施加到所述通道的至少一部分。
42.如权利要求39所述的方法，其特征在于：还包括用电介质材料填充所述接合盘中的所述孔，其中，形成穿过所述膜片和所述接合盘的通路包括形成穿过所述膜片和填充所述接合盘中的孔的电介质材料的通路。
43.如权利要求39所述的方法，其特征在于：形成所述通道包括激光切割完全穿过所述基板的贯通孔。
44.如权利要求39所述的方法，其特征在于：所述孔具有第一截面尺寸，且所述通路具有第二截面尺寸，所述第一截面尺寸大于所述第二截面尺寸。
45.一种制造具有多个成象膜片的微电子工件的方法，所述单独的膜片包括集成电路、图象传感器和电气联接到所述集成电路的接合盘阵列，所述方法包括：
形成完全穿过每个膜片和接合盘的多个通道；以及
在所述每个通道的至少一部分中构造导电互连并与所述对应的接合盘接触。
46.如权利要求45所述的方法，其特征在于：还包括将所述成象膜片相互单切。
47.如权利要求45所述的方法，其特征在于：还包括在每个单独的膜片上提供多个参考元件，其中将这些参考元件构造成相对于每个膜片上的图象传感器将光学单元定位于所期望的位置，且光学单元联接到每个单独的膜片。
CNA2004800435031A 2004-06-29 2004-11-09 封装微电子成象仪和封装微电子成象仪的方法 Pending CN1977382A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/879,398 2004-06-29
US10/879,398 US7294897B2 (en) 2004-06-29 2004-06-29 Packaged microelectronic imagers and methods of packaging microelectronic imagers
PCT/US2004/037415 WO2006011897A1 (en) 2004-06-29 2004-11-09 Packaged microelectronic imagers and methods of packaging microelectronic imagers

Publications (1)

Publication Number Publication Date
CN1977382A true CN1977382A (zh) 2007-06-06

Family

ID=34959511

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800435031A Pending CN1977382A (zh) 2004-06-29 2004-11-09 封装微电子成象仪和封装微电子成象仪的方法

Country Status (10)

Country Link
US (3) US7294897B2 (zh)
EP (2) EP1763897B1 (zh)
JP (1) JP4759677B2 (zh)
KR (1) KR100909773B1 (zh)
CN (1) CN1977382A (zh)
AT (2) ATE515799T1 (zh)
DE (1) DE602004023002D1 (zh)
SG (1) SG153876A1 (zh)
TW (1) TWI305388B (zh)
WO (1) WO2006011897A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820274A (zh) * 2011-06-09 2012-12-12 奥普蒂兹公司 具有应力减小互连的3d集成微电子组件及其制作方法

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7148525B2 (en) * 2004-01-12 2006-12-12 Micron Technology, Inc. Using high-k dielectrics in isolation structures method, pixel and imager device
US6943106B1 (en) * 2004-02-20 2005-09-13 Micron Technology, Inc. Methods of fabricating interconnects for semiconductor components including plating solder-wetting material and solder filling
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7416913B2 (en) 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7083425B2 (en) 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
CN101627474A (zh) * 2006-04-20 2010-01-13 Nxp股份有限公司 用于led照明应用的、热沉中的电子器件的热隔离
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) * 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7768040B2 (en) * 2006-10-23 2010-08-03 Micron Technology, Inc. Imager device with electric connections to electrical device
US7919410B2 (en) * 2007-03-14 2011-04-05 Aptina Imaging Corporation Packaging methods for imager devices
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8084854B2 (en) * 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
JP2009224492A (ja) * 2008-03-14 2009-10-01 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
KR100956379B1 (ko) * 2008-04-24 2010-05-07 삼성전기주식회사 웨이퍼 레벨 카메라 모듈의 검사방법
US7968373B2 (en) * 2008-05-02 2011-06-28 Stats Chippac Ltd. Integrated circuit package on package system
US8253230B2 (en) 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US7919348B2 (en) * 2008-06-13 2011-04-05 Aptina Imaging Corporation Methods for protecting imaging elements of photoimagers during back side processing
KR101002680B1 (ko) 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20100052638A (ko) * 2008-11-11 2010-05-20 주식회사 동부하이텍 이미지 센서의 제조 방법
US7947601B2 (en) * 2009-03-24 2011-05-24 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
EP2269944B1 (en) 2009-06-30 2012-03-07 The Procter & Gamble Company Liquid dosing apparatus
US8278769B2 (en) * 2009-07-02 2012-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Compound semiconductor device and connectors
US8304863B2 (en) 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
FR2959866A1 (fr) * 2010-05-06 2011-11-11 St Microelectronics Crolles 2 Procede de realisation d'au moins une liaison traversante electriquement conductrice au sein d'un substrat semi-conducteur dans un circuit integre et circuit integre correspondant.
JP2012004677A (ja) * 2010-06-14 2012-01-05 Toshiba Corp カメラモジュールおよびその製造方法
US9252172B2 (en) 2011-05-31 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB semiconductor package with vertical interconnect structure and cavity region
US9564413B2 (en) 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US9553162B2 (en) 2011-09-15 2017-01-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
CN104576664B (zh) * 2013-10-23 2018-04-20 豪威科技(上海)有限公司 一种背照式cmos传感器及其制造方法
CN105845635B (zh) * 2015-01-16 2018-12-07 恒劲科技股份有限公司 电子封装结构
WO2017023677A1 (en) * 2015-08-03 2017-02-09 Fujifilm Electronic Materials U.S.A., Inc. Cleaning composition
US10276402B2 (en) * 2016-03-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing process thereof
CN108574159B (zh) * 2017-03-10 2020-08-07 唐虞企业股份有限公司 连接器及其制造方法

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687A (en) * 1849-09-04 Bedstead-fastening
DE1160831B (de) * 1962-04-21 1964-01-09 Knapsack Ag Verfahren und Vorrichtung zur Herstellung von Titannitrid
US4534100A (en) * 1982-06-28 1985-08-13 The United States Of America As Represented By The Secretary Of The Air Force Electrical method of making conductive paths in silicon
JPS59101882A (ja) 1982-12-03 1984-06-12 Nec Corp 光半導体装置
JPS59191388A (ja) 1983-04-14 1984-10-30 Victor Co Of Japan Ltd 半導体装置
DE3837063C1 (zh) 1988-10-31 1990-03-29 Reimar Dr. 8000 Muenchen De Lenz
US4906314A (en) * 1988-12-30 1990-03-06 Micron Technology, Inc. Process for simultaneously applying precut swatches of precured polyimide film to each semiconductor die on a wafer
JP2828116B2 (ja) * 1990-05-30 1998-11-25 オリンパス光学工業株式会社 固体撮像装置
US5130783A (en) * 1991-03-04 1992-07-14 Texas Instruments Incorporated Flexible film semiconductor package
JPH05251717A (ja) * 1992-03-04 1993-09-28 Hitachi Ltd 半導体パッケージおよび半導体モジュール
US5760834A (en) * 1992-09-30 1998-06-02 Lsi Logic Electronic camera with binary lens element array
JP2833941B2 (ja) * 1992-10-09 1998-12-09 三菱電機株式会社 固体撮像装置とその製造方法
JP3161142B2 (ja) * 1993-03-26 2001-04-25 ソニー株式会社 半導体装置
JP2950714B2 (ja) * 1993-09-28 1999-09-20 シャープ株式会社 固体撮像装置およびその製造方法
US5435887A (en) * 1993-11-03 1995-07-25 Massachusetts Institute Of Technology Methods for the fabrication of microstructure arrays
JP3253439B2 (ja) * 1993-12-24 2002-02-04 シャープ株式会社 液晶表示素子の製造方法
US5536455A (en) * 1994-01-03 1996-07-16 Omron Corporation Method of manufacturing lens array
KR0147401B1 (ko) * 1994-02-23 1998-08-01 구본준 고체촬상소자 및 그 제조방법
JPH07263607A (ja) 1994-03-17 1995-10-13 Sumitomo Kinzoku Ceramics:Kk Ｊリード付半導体パッケージとリードフレームの曲げ方法
JP2872051B2 (ja) * 1994-10-04 1999-03-17 カーネル技研株式会社 水中眼鏡
JP3239640B2 (ja) * 1994-10-04 2001-12-17 ソニー株式会社 半導体装置の製造方法および半導体装置
US5605783A (en) * 1995-01-06 1997-02-25 Eastman Kodak Company Pattern transfer techniques for fabrication of lenslet arrays for solid state imagers
US5861654A (en) * 1995-11-28 1999-01-19 Eastman Kodak Company Image sensor assembly
US5693967A (en) * 1995-08-10 1997-12-02 Lg Semicon Co., Ltd. Charge coupled device with microlens
JP3263705B2 (ja) * 1995-09-21 2002-03-11 三菱電機株式会社 プリント配線板およびフラットパネル・ディスプレイ駆動回路用プリント配線板およびフラットパネル・ディスプレイ装置
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
JPH09186286A (ja) * 1996-01-05 1997-07-15 Matsushita Electron Corp リードフレーム及び半導体チップの実装方法
US5914488A (en) * 1996-03-05 1999-06-22 Mitsubishi Denki Kabushiki Kaisha Infrared detector
US6795120B2 (en) * 1996-05-17 2004-09-21 Sony Corporation Solid-state imaging apparatus and camera using the same
NL1003315C2 (nl) * 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
US5857963A (en) * 1996-07-17 1999-01-12 Welch Allyn, Inc. Tab imager assembly for use in an endoscope
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
US5821532A (en) * 1997-06-16 1998-10-13 Eastman Kodak Company Imager package substrate
US5811799A (en) * 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
JPH1168074A (ja) * 1997-08-13 1999-03-09 Sony Corp 固体撮像素子
US5962810A (en) * 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JPH11132857A (ja) * 1997-10-28 1999-05-21 Matsushita Electric Works Ltd 赤外線検出器
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JPH11326603A (ja) * 1998-05-19 1999-11-26 Seiko Epson Corp マイクロレンズアレイ及びその製造方法並びに表示装置
SG87034A1 (en) * 1998-06-04 2002-03-19 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing same
US6080291A (en) * 1998-07-10 2000-06-27 Semitool, Inc. Apparatus for electrochemically processing a workpiece including an electrical contact assembly having a seal member
IL126165A0 (en) * 1998-09-10 1999-05-09 Scitex Corp Ltd Apparatus for the orthogonal movement of a ccd sensor
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
JP2001077496A (ja) 1999-09-06 2001-03-23 Ngk Insulators Ltd プリント回路用基板材とその製造方法
DE19952363A1 (de) * 1999-10-30 2001-05-03 Bosch Gmbh Robert Optoelektronischer Empfänger
US6483101B1 (en) * 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
US6266197B1 (en) * 1999-12-08 2001-07-24 Amkor Technology, Inc. Molded window array for image sensor packages
JP3736607B2 (ja) * 2000-01-21 2006-01-18 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6351027B1 (en) * 2000-02-29 2002-02-26 Agilent Technologies, Inc. Chip-mounted enclosure
US6285064B1 (en) * 2000-03-28 2001-09-04 Omnivision Technologies, Inc. Chip scale packaging technique for optical image sensing integrated circuits
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
US6433411B1 (en) 2000-05-22 2002-08-13 Agere Systems Guardian Corp. Packaging micromechanical devices
WO2001091193A2 (en) 2000-05-23 2001-11-29 Atmel Corporation Integrated ic chip package for electronic image sensor die
US6407381B1 (en) * 2000-07-05 2002-06-18 Amkor Technology, Inc. Wafer scale image sensor package
US6503780B1 (en) * 2000-07-05 2003-01-07 Amkor Technology, Inc. Wafer scale image sensor package fabrication method
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP3725012B2 (ja) * 2000-08-17 2005-12-07 シャープ株式会社 レンズ一体型固体撮像装置の製造方法
US7304684B2 (en) * 2000-11-14 2007-12-04 Kabushiki Kaisha Toshiba Image pickup apparatus, method of making, and electric apparatus having image pickup apparatus
US6909554B2 (en) * 2000-12-27 2005-06-21 Finisar Corporation Wafer integration of micro-optics
US20020089025A1 (en) * 2001-01-05 2002-07-11 Li-Kun Chou Package structure for image IC
US6686588B1 (en) * 2001-01-16 2004-02-03 Amkor Technology, Inc. Optical module with lens integral holder
US20020096729A1 (en) * 2001-01-24 2002-07-25 Tu Hsiu Wen Stacked package structure of image sensor
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
US6534863B2 (en) * 2001-02-09 2003-03-18 International Business Machines Corporation Common ball-limiting metallurgy for I/O sites
JP3821652B2 (ja) * 2001-02-26 2006-09-13 三菱電機株式会社 撮像装置
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
FR2822326B1 (fr) 2001-03-16 2003-07-04 Atmel Grenoble Sa Camera electronique a faible cout en technologie des circuits integres
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7057273B2 (en) 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
FR2824953B1 (fr) 2001-05-18 2004-07-16 St Microelectronics Sa Boitier semi-conducteur optique a lentille incorporee et blindage
JP4053257B2 (ja) * 2001-06-14 2008-02-27 新光電気工業株式会社 半導体装置の製造方法
US6734419B1 (en) * 2001-06-28 2004-05-11 Amkor Technology, Inc. Method for forming an image sensor package with vision die in lens housing
KR100427356B1 (ko) * 2001-08-14 2004-04-13 삼성전기주식회사 광마우스용 서브 칩 온 보드
KR100431260B1 (ko) 2001-08-29 2004-05-12 삼성전기주식회사 이미지 모듈
US6504196B1 (en) 2001-08-30 2003-01-07 Micron Technology, Inc. CMOS imager and method of formation
US6603183B1 (en) * 2001-09-04 2003-08-05 Amkor Technology, Inc. Quick sealing glass-lidded package
US6759266B1 (en) * 2001-09-04 2004-07-06 Amkor Technology, Inc. Quick sealing glass-lidded package fabrication method
US6778046B2 (en) * 2001-09-17 2004-08-17 Magfusion Inc. Latching micro magnetic relay packages and methods of packaging
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
US7265402B2 (en) * 2001-11-05 2007-09-04 Zycube Co., Ltd. Solid-state image sensor including a microlens
FR2835654B1 (fr) 2002-02-06 2004-07-09 St Microelectronics Sa Boitier semi-conducteur optique a porte-lentille accouple
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US20040038442A1 (en) * 2002-08-26 2004-02-26 Kinsman Larry D. Optically interactive device packages and methods of assembly
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US6808960B2 (en) * 2002-10-25 2004-10-26 Omni Vision International Holding Ltd Method for making and packaging image sensor die using protective coating
JP2004165191A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法及びカメラシステム
WO2004054001A2 (en) * 2002-12-09 2004-06-24 Quantum Semiconductor Llc Cmos image sensor
US6813154B2 (en) * 2002-12-10 2004-11-02 Motorola, Inc. Reversible heat sink packaging assembly for an integrated circuit
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP3800335B2 (ja) * 2003-04-16 2006-07-26 セイコーエプソン株式会社 光デバイス、光モジュール、半導体装置及び電子機器
US7312101B2 (en) * 2003-04-22 2007-12-25 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
SG143932A1 (en) * 2003-05-30 2008-07-29 Micron Technology Inc Packaged microelectronic devices and methods of packaging microelectronic devices
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置
JP4179174B2 (ja) * 2004-01-27 2008-11-12 カシオ計算機株式会社 撮像装置およびその製造方法並びにその実装構造
US7632713B2 (en) * 2004-04-27 2009-12-15 Aptina Imaging Corporation Methods of packaging microelectronic imaging devices
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US20050275750A1 (en) * 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820274A (zh) * 2011-06-09 2012-12-12 奥普蒂兹公司 具有应力减小互连的3d集成微电子组件及其制作方法
CN102820274B (zh) * 2011-06-09 2015-10-28 奥普蒂兹公司 具有应力减小互连的3d集成微电子组件及其制作方法
US9230947B2 (en) 2011-06-09 2016-01-05 Optiz, Inc. Method of forming 3D integrated microelectronic assembly with stress reducing interconnects

Also Published As

Publication number Publication date
WO2006011897A1 (en) 2006-02-02
KR20070041728A (ko) 2007-04-19
EP1763897B1 (en) 2009-09-02
EP2093800B1 (en) 2011-07-06
EP2093800A2 (en) 2009-08-26
US7294897B2 (en) 2007-11-13
US20080020505A1 (en) 2008-01-24
KR100909773B1 (ko) 2009-07-29
US20050285154A1 (en) 2005-12-29
TWI305388B (en) 2009-01-11
JP4759677B2 (ja) 2011-08-31
EP1763897A1 (en) 2007-03-21
DE602004023002D1 (de) 2009-10-15
JP2008505481A (ja) 2008-02-21
TW200601466A (en) 2006-01-01
US8053857B2 (en) 2011-11-08
SG153876A1 (en) 2009-07-29
EP2093800A3 (en) 2010-03-31
ATE441941T1 (de) 2009-09-15
ATE515799T1 (de) 2011-07-15
US7858429B2 (en) 2010-12-28
US20110089539A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
CN1977382A (zh) 封装微电子成象仪和封装微电子成象仪的方法
US8035179B2 (en) Packaged microelectronic imagers and methods of packaging microelectronic imagers
US20120104528A1 (en) Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US9070637B2 (en) Device-mounted substrate, infrared light sensor and through electrode forming method
CN100382304C (zh) 半导体装置及其制造方法
JP5584474B2 (ja) 貫通ビアによって前面接点に接続された後面接点を有するチップ
US20060216862A1 (en) Microelectronic devices, methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
CN102651357B (zh) 半导体装置、传感器以及电子设备
US20060199363A1 (en) Microelectronic devices and methods for forming interconnects in microelectronic devices
US20100133640A1 (en) Packaging method and packaging structure
CN102683323B (zh) 半导体器件及其制造工艺以及电子装置
CN101355069A (zh) 具有通孔硅的半导体封装及相关的制造方法
KR20060097637A (ko) 반도체 장치 및 그 제조 방법
CN102983111A (zh) 图像传感器的阶梯式封装及其制造方法
JP2005303258A (ja) デバイス及びその製造方法
CN1282242C (zh) 芯片比例封装及其制造方法
CN101656219B (zh) 系统级封装的方法
JP2005311117A (ja) 半導体装置及びその製造方法
CN104051490A (zh) 无封盖传感器模块及其制造方法
TWI270203B (en) Structure and method for packaging an image sensor module
KR101142337B1 (ko) 반도체 칩 및 그의 제조방법과 이를 이용한 스택 패키지
KR20120060147A (ko) 반도체 패키지의 접합 구조 및 그 제조방법, 적층형 반도체 패키지
JP2010226146A (ja) デバイス及びその製造方法
CN101853829A (zh) 半导体结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070606