CN1977178A - 改进的抖动产生 - Google Patents

改进的抖动产生 Download PDF

Info

Publication number
CN1977178A
CN1977178A CNA2004800434448A CN200480043444A CN1977178A CN 1977178 A CN1977178 A CN 1977178A CN A2004800434448 A CNA2004800434448 A CN A2004800434448A CN 200480043444 A CN200480043444 A CN 200480043444A CN 1977178 A CN1977178 A CN 1977178A
Authority
CN
China
Prior art keywords
clock
signal
digital data
storer
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800434448A
Other languages
English (en)
Inventor
约亨·里瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of CN1977178A publication Critical patent/CN1977178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/31709—Jitter measurements; Jitter generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及用于产生数字数据信号中的抖动的方法，所述数字数据信号具有存储在存储器(4；104；204)中的预定数据图样，所述方法包括以下步骤：利用由时钟源(14；114；214)提供的时钟信号从所述存储器(4；104；204)读出所述数字数据信号，根据时钟控制数据对由所述时钟源(14；114；214)提供的所述时钟信号进行调制，其中所述时钟控制数据代表要在从所述存储器(4、104、204)读出的所述数字数据信号中产生的所述抖动。

Description

改进的抖动产生
背景技术
本发明涉及对抖动产生的改进，更具体地说，涉及产生用于被测器件(DUT)的激励信号中的抖动。
集成电路(IC)需要被测试来确保正确工作。这在IC开发和制造期间尤其需要。在后一情形中，IC通常在最终应用之前被测试。在测试期间，作为被测器件(DUT)的IC被暴露给各种类型的激励信号，并且其响应被测量、处理，并且通常被与良好器件的预期响应进行比较。自动测试设备(ATE)通常根据器件专用测试程序执行这些任务。ATE的示例有Agilent technologies的Agilent 83000和93000半导体测试系统家族，在http：//www.ate.agilent.com/ste/products/intelligent_test/SOC_test/SOC_Tech_Oview.shtml处公开了这些测试系统家族。在例如EP-A-859318、EP-A-864977、EP-A-886214、EP-A-882991、EP-A-1092983、US-A-5,499,248和US-A-5,453,995中也公开了这些家族的细节。
EP 1 162 739 A公开了一种添加抖动和电平噪声到数字数据信号的滤波器。根据该滤波器的特性，所产生的抖动取决于数字数据信号。
发明内容
本发明的一个目的是提供改进的抖动产生，具体而言，提供作为用于被测器件(DUT)的激励信号的数字数据信号中改进的抖动产生。
该目的由独立权利要求限定的技术方案实现。优选实施例由从属权利要求限定。
根据本发明，相位或频率调制时钟信号被用于通过将调制时钟信号用于时钟化(clocking)数据图样，来产生数字数据信号中的期望的抖动，例如，产生用于DUT的激励信号中的期望抖动。利用本发明，可以对DUT的高速数据输入进行测试。具体而言，本发明提供了时钟数据恢复电路追踪低速抖动和高速抖动的可测试性，所述低速抖动被称作带内抖动，其是时钟数据恢复电路的锁相环应当追踪的对象，高速抖动被称作带外抖动，时钟数据恢复电路的锁相环必须能容许这种抖动。
根据本发明产生的抖动可以独立于数字数据信号而被调节，即，可以产生随机抖动和确定抖动。抖动幅度和抖动频谱完全是可编程的，因此可以针对特定应用容易地调节。用于抖动产生的电子电路可以利用CMOS半导体技术集成。可以针对被测DUT的每个管脚独立地产生抖动。
本发明还涉及软件程序和产品，所述软件程序和产品当在诸如计算机之类的数据处理系统上运行时执行用于同步数字时钟信号的方法。优选地，该程序或产品被存储在数据载体上。
此外，本发明还涉及用于根据本发明产生数字数据信号中的抖动的系统。
附图说明
结合附图参考下面的详细描述，将更容易意识到并且能更好地理解本发明的其他目的和许多随之而来的优点。基本相同或相似或者功能相同或相似的特征将由相同的标号标识。
图1示出了第一实施例的框图，
图2示出了第二实施例的框图，
图3示出了第三实施例的框图，
图4示出了实现时钟源的第一可能方式的框图，
图5示出了用于提供序列N(k)的两个可能实施例，
图6示出了实现时钟源的第二可能方式的框图，以及
图7示出了实现时钟源的第三可能方式的框图。
具体实施方式
图1示出了本发明的第一实施例的框图。图1中示出的系统可以位于在输出线路2上提供数字数据信号的自动测试设备(ATE)中，其中数字数据信号被用作用于被测器件(DUT，未示出)的激励信号。数字数据信号具有预定数据图样，在第一实施例中，该预定数据图样是由位于ATE内的数字图样源4提供的。数字图样尤其适用于对DUT的功能进行测试，其中DUT的响应由ATE评估。
数据图样按照第一时钟10经由数据图样线路6被输入到存储器8中，第一时钟10经由第一时钟线路12被分发到数据图样源4以用于读出数据图样，还被分发到存储器8以用于读入数据图样。存储器8具有先入先出(FIFO)体系结构。存储器8中存储的数据根据时钟源14在时钟线路18上提供给所述存储器8的时钟信号经由驱动器单元16被输出到输出线路2。
时钟源14提供的时钟信号根据存储在时钟控制数据源20中的时钟控制数据被调制，时钟控制数据源20可能包括相应的时钟控制图样存储器、查找表、计数器等。时钟控制数据经由时钟控制数据线路22被分发到所述时钟源14。所述时钟控制数据代表被从所述存储器8读出并且经由输出线路2被提供给DUT的所述数字数据信号中的抖动。时钟控制数据提供对时钟线路18上的时钟的完全相位和/或频率控制。因此，从存储器8读出数据图样所根据的时钟是根据数据源10的时钟控制数据进行了相位或频率调制的。
时钟控制数据可以是完全编程的，所以可以容易地使抖动产生适用于特定的应用或者对DUT的特定测试。要产生的抖动量仅由存储器8的存储容量限制。仅根据时钟控制数据就可以产生任何抖动分辨率。
图2示出了本发明第二实施例的框图。在第二实施例中，定义用于DUT的激励的数据图样由DUT自身提供，这代表所谓的回送测试(loop-back test)。从DUT提供的信号可以包括依赖于DUT或者依赖于线路的抖动，并且因此通过DUT图样线路128经由驱动器单元124被输入到包括锁相环的时钟数据恢复单元126。时钟数据恢复单元126在数据图样线路106上恢复数据图样，并且在第一时钟线路112上恢复第一时钟，根据第一时钟，数据图样被输入到存储器108中。
从所述存储器108将所述数字数据信号经由驱动器单元116读出到输出线路112上与对第一实施例的描述相同，即，使用时钟源114的根据时钟控制数据源120的时钟控制数据调制的时钟信号。
图3示出了本发明第三实施例的框图。与第二实施例的类似，在第三实施例中，数据图样由DUT经由DUT图样线路228提供。与第二实施例不同的是，在第三实施例中，数据图样被输入到数据恢复单元230中，数据恢复单元230不包括锁相环，并且经由第一时钟线路212从外部接收第一时钟。因此，数据恢复单元230仅需恢复从DUT接收到的信号中的数据图样，并且经由数据图样线路206将所述数据图样输入到存储器208。
第三实施例的其余部分与第一和第二实施例的对应部分相同，即，利用由时钟源214提供的时钟信号，数字数据从存储器208经由驱动器单元216被读出到输出线路202，所述时钟信号是根据时钟控制数据源220的时钟控制数据被调制的。
在第二和第三实施例中，输出线路102、202上的数字数据信号中产生的抖动独立于从DUT接收到的信号包括的抖动，因为在第二实施例中时间被时钟数据恢复单元126恢复，或者在第三实施例中由在第一时钟线路212上提供的外部时钟信号恢复，其中所述外部时钟信号可由ATE提供。因此，所产生的抖动独立于在DUT输出处的抖动量。
图4示出了实现时钟源14、114、214的第一可能方式的框图，所述时钟源包括小数N分频(fractional-N)锁相环(PLL)，或者delta-sigma调制(DSM)小数N分频PLL。代表参考频率72的输入频率fin利用除法器52被除以M，得到fM＝fin/M，其被输入到相位检测器54。相位检测器54的输出信号被输入到低通滤波器56，低通滤波器56的输出信号控制压控振荡器(VCO)58，VCO 58具有输出频率fout。
VCO的输出信号经由除法器60被反馈回相位检测器54，除法器60具有可调节的除数Navg，Navg被定义为Navg＝值N的序列N(k)的平均。因此，除法器60具有频率fN＝fout/Navg的输出信号，该信号被输入到相位检测器54中。因此，商fout/fin可调节为Navg/M，其中该商可以被非常精细地调节，并且可以根据序列N(k)的值被调节为N的分数。此外，输出频率fout的相位可以根据序列N(k)的值而被调节，从而VCO在时钟线路18上的输出信号可以是根据序列N(k)相位调制的。由于对fout的调制代表用于读出存储器8的时钟信号，所以存储器8在输出线路2上的输出位流包括根据对输出频率fout的调制并且从而根据序列N(k)的抖动，所述时钟序列N(k)代表时钟控制数据并且从时钟控制数据源20经由时钟控制数据线路22被提供。
图5示出了提供用于除法器60的值N的序列N(k)的两个可能实施例。序列N1(k)可由数据序列发生器62直接提供，数据序列发生器62接收来自图样存储器64的数据并且由控制线路66控制。可替换地，序列N2(k)可由专用硬件提供，例如，delta-sigma调制器(DSM)68，其可以实现在硬件或软件中。
图6示出了实现包括直接数字合成(DDS)单元70的时钟源14、114、214的第二种可能实现方式。参考频率72或者参考时钟被提供给相位累积器74、查找表76和数模转换器(DAC)78。DDS单元70由时钟控制数据源20经由时钟控制数据线路22馈送。时钟控制数据的相位被累积，并且被输入到查找表76，在查找表76中存储有理想正弦波形的数字采样值。DAC 78将数字采样值转换成对应的模拟信号，该模拟信号随后被低通滤波器80滤波，低通滤波器80也可以位于DDS单元70的外部。低通滤波器80的输出最终由位于DDS单元72外的比较器82整形，然后所产生的信号被输出到时钟线路18上作为根据时钟控制数据调制的时钟。可以有无限的相位变化，并且调制速度仅由DAC 78和低通滤波器80限制。
图7示出了实现包括环形振荡器90的时钟源14、114、214的第三可能实现方式。乘法器92由时钟控制数据源20经由时钟控制数据线路22控制。时钟线路18上的调制时钟的相位取决于乘法器92选择来用于根据时钟控制数据切换到时钟线路18的抽头94和96。调制速度非常高。在相邻抽头94和96之间进行内插以获得精细分辨率是可能的。在乘法器92通过循环旋转多次时可以实现多个周期的相位偏移。

Claims (14)

1.一种用于产生数字数据信号中的抖动的方法，所述数字数据信号具有存储在存储器(4；104；204)中的预定数据图样，所述方法包括以下步骤：
利用由时钟源(14；114；214)提供的时钟信号从所述存储器(4；104；204)读出所述数字数据信号，
根据时钟控制数据对由所述时钟源(14；114；214)提供的所述时钟信号进行调制，
其中，所述时钟控制数据代表要在从所述存储器(4；104；204)读出的所述数字数据信号中产生的所述抖动。
2.如权利要求1所述的方法，其特征在于所述对所述时钟信号进行调制的步骤包括相位调制。
3.如权利要求1或2所述的方法，其特征在于所述时钟控制数据是可编程的。
4.如权利要求1或上述权利要求中任一个所述的方法，其特征在于具有所述预定数据图样的所述数字数据信号根据第一时钟被输入到所述存储器中(4；104；204)，所述第一时钟与用于从所述存储器(4；104；204)读出所述数字数据信号的所述时钟信号不同。
5.如权利要求4所述的方法，其特征在于所述第一时钟是从也包括所述数字数据信号的所述预定数据图样的位流恢复的。
6.如权利要求1或上述权利要求中的任一个所述的方法，其特征在于所述存储器(4；104；204)具有先进先出(FIFO)体系结构。
7.如权利要求1或上述权利要求中的任一个所述的方法，其特征在于所述对所述时钟信号进行调制的步骤包括参考时钟(72)的N/M锁相环调制，并且/或者包括参考时钟(72)的小数N分频锁相环调制，其中，N和M是整数。
8.如权利要求1或上述权利要求中的任一个所述的方法，其特征在于所述对所述时钟信号进行调制的步骤包括直接数字合成(DSS)调制。
9.如权利要求1或上述权利要求中的任一个所述的方法，其特征在于所述对所述时钟信号进行调制的步骤包括环形振荡器调制。
10.如权利要求1或上述权利要求中的任一个所述的方法，其特征在于所述数字数据信号是用于被测器件(DUT)的激励信号，并且所述被测器件(DUT)对所述激励信号的响应信号被返回到自动测试设备(ATE)以供评估。
11.如权利要求10所述的方法，其特征在于所述数据图样由所述自动测试设备(ATE)提供。
12.如权利要求10所述的方法，其特征在于所述数据图样由所述被测器件(DUT)提供。
13.一种软件或产品，优选存储在数据载体中，用于当在诸如计算机之类的数据处理系统上运行时执行如权利要求1或者上述权利要求中的任一个所述的方法。
14.一种用于产生数字数据信号中的抖动的系统，所述数字数据信号具有存储在存储器(4；104；204)中的预定数据图样，所述系统包括：
时钟源(14；114；214)，其提供用于从所述存储器(4；104；204)读出所述数字数据信号的时钟信号，
用于根据时钟控制数据对由所述时钟源(14；114；214)提供的所述时钟信号进行调制的装置，
其中，所述时钟控制数据代表要在从所述存储器(4；104；204)读出的所述数字数据信号中产生的所述抖动。
CNA2004800434448A 2004-06-24 2004-08-06 改进的抖动产生 Pending CN1977178A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04102924A EP1610137B1 (en) 2004-06-24 2004-06-24 Per-pin clock synthesis
EP04102924.0 2004-06-24

Publications (1)

Publication Number Publication Date
CN1977178A true CN1977178A (zh) 2007-06-06

Family

ID=34929240

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800434448A Pending CN1977178A (zh) 2004-06-24 2004-08-06 改进的抖动产生

Country Status (6)

Country Link
US (2) US7512858B2 (zh)
EP (3) EP1610137B1 (zh)
JP (2) JP2008503735A (zh)
CN (1) CN1977178A (zh)
DE (2) DE602004015646D1 (zh)
WO (1) WO2006000252A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471816B (zh) * 2007-12-24 2012-12-12 瑞昱半导体股份有限公司 用来产生抖动时钟信号的抖动产生器
CN107229303A (zh) * 2016-03-23 2017-10-03 株式会社巨晶片 信号生成装置及稳压器的输出电压的控制方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7319936B2 (en) * 2004-11-22 2008-01-15 Teradyne, Inc. Instrument with interface for synchronization in automatic test equipment
US7454681B2 (en) * 2004-11-22 2008-11-18 Teradyne, Inc. Automatic test system with synchronized instruments
US7584395B2 (en) * 2006-04-07 2009-09-01 Verigy (Singapore) Pte. Ltd. Systems, methods and apparatus for synthesizing state events for a test data stream
US7449876B2 (en) * 2006-05-03 2008-11-11 Agilent Technologies, Inc. Swept-frequency measurements with improved speed using synthetic instruments
US7623984B2 (en) * 2007-03-23 2009-11-24 Advantest Corporation Test apparatus and electronic device
JP4856007B2 (ja) 2007-05-29 2012-01-18 株式会社アドバンテスト 波形発生装置、設定周期補正方法及び半導体試験装置
US9274911B2 (en) * 2013-02-21 2016-03-01 Advantest Corporation Using shared pins in a concurrent test execution environment
US9898565B2 (en) * 2015-11-25 2018-02-20 Synopsys, Inc. Clock jitter emulation
EP3627163A1 (en) * 2018-09-21 2020-03-25 AEM Singapore PTE Ltd System and method for temporal signal measurement of device under test (dut) and method of forming system
US11237587B1 (en) * 2020-12-14 2022-02-01 Qualcomm Incorporated On-chip clock controller (OCC) manager based turbo capture clocking

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2146205B (en) * 1983-09-03 1987-06-24 Marconi Instruments Ltd Jitter circuits assessing jitter performance
JP2609284B2 (ja) * 1988-05-10 1997-05-14 株式会社日立製作所 分散形タイミング信号発生装置
EP0541839B1 (en) * 1991-11-11 1993-07-28 Hewlett-Packard GmbH Apparatus for generating test signals
DE4305442C2 (de) * 1993-02-23 1999-08-05 Hewlett Packard Gmbh Verfahren und Vorrichtung zum Erzeugen eines Testvektors
GB9313020D0 (en) * 1993-06-24 1993-08-11 Madge Networks Ltd Jitter monitoring
JP3866781B2 (ja) * 1994-05-26 2007-01-10 セイコーエプソン株式会社 消費電力を効率化した情報処理装置
US6469493B1 (en) * 1995-08-01 2002-10-22 Teradyne, Inc. Low cost CMOS tester with edge rate compensation
FI105511B (fi) * 1996-10-29 2000-08-31 Nokia Networks Oy Menetelmä usean signaalin yhdistämiseksi ja tukiasema
DE19650839C2 (de) * 1996-11-29 2000-06-08 Tektronix Inc Durchgangsmodulator zum Verjittern von Signalen
EP0882991B1 (en) 1997-05-22 1999-03-17 Hewlett-Packard Company Decompression circuit
DE69700660T2 (de) 1997-05-30 2000-02-10 Hewlett Packard Co Mehrkanalanordnung mit einem unabhängigen Taktsignal pro Kanal
US5898325A (en) * 1997-07-17 1999-04-27 Analog Devices, Inc. Dual tunable direct digital synthesizer with a frequency programmable clock and method of tuning
JPH1138100A (ja) * 1997-07-18 1999-02-12 Advantest Corp 半導体試験装置
DE69700328T2 (de) 1997-09-13 1999-11-04 Hewlett Packard Co Ausgleich von Latenzzeit in einem Speicher
EP0859318B1 (en) 1997-09-13 1999-07-14 Hewlett-Packard Company Optimized memory organization in a multi-channel computer architecture
US6188253B1 (en) * 1998-10-07 2001-02-13 Robert Bruce Gage Analog clock module
US6175939B1 (en) * 1999-03-30 2001-01-16 Credence Systems Corporation Integrated circuit testing device with dual purpose analog and digital channels
US6560296B1 (en) * 1999-05-04 2003-05-06 Lucent Technologies Inc. Method and apparatus for modulating digital data
US6204694B1 (en) * 1999-05-21 2001-03-20 Logicvision, Inc. Programmable clock signal generation circuits and methods for generating accurate, high frequency, clock signals
US6553529B1 (en) * 1999-07-23 2003-04-22 Teradyne, Inc. Low cost timing system for highly accurate multi-modal semiconductor testing
JP3364206B2 (ja) * 1999-12-13 2003-01-08 松下電器産業株式会社 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法
US6445208B1 (en) * 2000-04-06 2002-09-03 Advantest Corp. Power source current measurement unit for semiconductor test system
DE60001254T2 (de) 2000-06-16 2003-07-10 Agilent Technologies Inc Testgerät für integrierte Schaltungen mit Multiportprüffunktionalität
US7143326B2 (en) * 2001-03-20 2006-11-28 Credence Systems Corporation Test system algorithmic program generators
JP2003057318A (ja) * 2001-08-10 2003-02-26 Advantest Corp 半導体試験装置
US6836852B2 (en) * 2001-10-29 2004-12-28 Agilent Technologies, Inc. Method for synchronizing multiple serial data streams using a plurality of clock signals
US6976183B2 (en) * 2001-11-09 2005-12-13 Teradyne, Inc. Clock architecture for a frequency-based tester
JP2003156543A (ja) * 2001-11-20 2003-05-30 Advantest Corp 半導体試験装置
JP4567974B2 (ja) * 2002-01-18 2010-10-27 株式会社アドバンテスト 試験装置
US7823128B2 (en) * 2004-04-19 2010-10-26 Verigy (Singapore) Pte. Ltd. Apparatus, system and/or method for combining multiple tests to a single test in a multiple independent port test environment
US7315574B2 (en) * 2004-05-03 2008-01-01 Dft Microsystems, Inc. System and method for generating a jittered test signal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471816B (zh) * 2007-12-24 2012-12-12 瑞昱半导体股份有限公司 用来产生抖动时钟信号的抖动产生器
CN107229303A (zh) * 2016-03-23 2017-10-03 株式会社巨晶片 信号生成装置及稳压器的输出电压的控制方法

Also Published As

Publication number Publication date
JP2008503735A (ja) 2008-02-07
DE602004015646D1 (de) 2008-09-18
US20070126414A1 (en) 2007-06-07
EP1610137A1 (en) 2005-12-28
US20050289427A1 (en) 2005-12-29
EP1752779B1 (en) 2008-08-06
WO2006000252A1 (en) 2006-01-05
EP1752779A2 (en) 2007-02-14
EP1610137B1 (en) 2009-05-20
EP1759220A1 (en) 2007-03-07
EP1752779A3 (en) 2007-02-21
JP2006010695A (ja) 2006-01-12
DE602004021178D1 (de) 2009-07-02
US7512858B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
US20070126414A1 (en) Jitter generation
US7825707B2 (en) Clock generation circuit having a spread spectrum clocking function
CN101536314B (zh) 用于直接数字插值合成的方法和设备
US8667038B1 (en) Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation
CN1768479B (zh) 用于抖动补偿的方法和系统
TWI223505B (en) Circuit and method to spread spectrum by using phase modulation technique
US7800451B2 (en) Frequency adjustment for clock generator
US9002488B2 (en) Clock synthesis systems, circuits and methods
US20160248431A1 (en) Techniques for Fractional-N Phase Locked Loops
US20030058053A1 (en) Phase locked loop for reducing electromagnetic interference
JP2002504733A (ja) デジタル動作を高めアナログサンプリング誤差を減少させるために共通基板上のデジタル及びアナログ回路をクロックする装置と方法
KR20070021426A (ko) 지터를 감소시킨 분산 스펙트럼 클럭 발생기
US8487797B2 (en) Audio clocking in video applications
US8514118B2 (en) Sigma-delta modulation with reduction of spurs using a dither signal
US5481230A (en) Phase modulator having individually placed edges
CN110518906A (zh) 信号生成电路及其方法、数字时间转换电路及其方法
US8392145B2 (en) Timing generator
US6700945B2 (en) Phase lock loop circuit
CN106549667B (zh) 数字小数分频器及其分频方法
JPH06177651A (ja) 周波数シンセサイザ
CN110518907A (zh) 信号生成电路及其方法、数字时间转换电路及其方法
KR100881842B1 (ko) 지터 생성 방법 및 시스템과 컴퓨터 판독가능 저장 매체
US6788127B2 (en) Circuit for variably delaying data
CN112290934A (zh) 基于Bias-Tee信号合成的可控抖动时钟产生装置
WO2002078188A1 (en) Apparatus for generating spread spectrum frequency-modulated clock pulses having reduced electromagnetic interference (emi)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication