CN110518907A - 信号生成电路及其方法、数字时间转换电路及其方法 - Google Patents

信号生成电路及其方法、数字时间转换电路及其方法 Download PDF

Info

Publication number
CN110518907A
CN110518907A CN201910813635.6A CN201910813635A CN110518907A CN 110518907 A CN110518907 A CN 110518907A CN 201910813635 A CN201910813635 A CN 201910813635A CN 110518907 A CN110518907 A CN 110518907A
Authority
CN
China
Prior art keywords
signal
control word
circuit
output signal
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910813635.6A
Other languages
English (en)
Other versions
CN110518907B (zh
Inventor
魏祥野
修黎明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910813635.6A priority Critical patent/CN110518907B/zh
Publication of CN110518907A publication Critical patent/CN110518907A/zh
Priority to PCT/CN2020/108244 priority patent/WO2021036775A1/zh
Priority to US17/296,305 priority patent/US11588491B2/en
Application granted granted Critical
Publication of CN110518907B publication Critical patent/CN110518907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种信号生成电路、信号生成方法、数字时间转换电路和数字时间转换方法。信号生成电路包括：第一生成电路，被配置为基于第一频率控制字和基准时间单位生成第一输出信号；第二生成电路，被配置为基于第二频率控制字和基准时间单位生成第二输出信号。第一频率控制字包括第一整数部分和第一小数部分，第二频率控制字包括第二整数部分和第二小数部分，第一整数部分等于第二整数部分，第一小数部分不为零，第二小数部分为零，第一输出信号的周期与第二输出信号的周期不相等。

Description

信号生成电路及其方法、数字时间转换电路及其方法
技术领域
本公开的实施例涉及一种信号生成电路、信号生成方法、数字时间转换电路和数字时间转换方法。
背景技术
随着物联网的快速发展和普及，诸如传感器(sensor)、微机电系统(Micro-Electro-Mechanical System，MEMS)、以及集成电路(Integrated Circuit，IC)等的电子系统的应用越来越广泛。
电子系统中的芯片的时间可以指时钟信号周期。目前，时钟信号周期一般为纳秒量级。例如，如果一个时钟信号周期是20纳秒(ns)，则根据该时钟信号获得的计数器的精度可以为20ns，即，计数器的分辨率不能低于20ns。然而，这种分辨率或精度在科学研究、军事应用、消费电子等领域很难满足实际应用要求。另外，由于在时间周期小到一定程度(例如，皮秒量级)时，信号的抖动、相位噪声等参数将难以控制，从而无法不能保证信号的完整性。因此，很难进一步提高频率并且降低时间周期。
发明内容
本公开的至少一实施例提供一种信号生成电路。信号生成电路包括：第一生成电路，被配置为基于第一频率控制字和基准时间单位生成第一输出信号；第二生成电路，被配置为基于第二频率控制字和基准时间单位生成第二输出信号。第一频率控制字包括第一整数部分和第一小数部分，第二频率控制字包括第二整数部分和第二小数部分，第一整数部分等于第二整数部分，第一小数部分不为零，第二小数部分为零，第一输出信号的周期与第二输出信号的周期不相等。
例如，在一些示例中，第一输出信号的周期与第二输出信号的周期之间的周期差与基准时间单位和第一小数部分有关。
例如，在一些示例中，第一生成电路包括第一数字控制振荡器子电路和第一转换子电路，第一数字控制振荡器子电路被配置为基于第一频率控制字和基准时间单位生成第一中间信号，第一转换子电路被配置为将第一中间信号转换为第一输出信号。第二生成电路包括第二数字控制振荡器子电路，第二数字控制振荡器子电路被配置为基于第二频率控制字和基准时间单位生成第二输出信号。第一中间信号是通过第一原始周期和第二原始周期以交错方式生成的，第一中间信号的平均周期通过下式表示：
Th＝(1-rh)·TA+rh·TB，
其中，Th表示第一中间信号的平均周期，rh表示第一小数部分，TA表示第一原始周期，TB表示第二原始周期。
例如，在一些示例中，第一转换子电路被配置为滤除第一中间信号中的高频分量以得到第一输出信号。
例如，在一些示例中，第一转换子电路包括第二鉴相器、第二环路滤波器、第二压控振荡器和第二分频器。第二压控振荡器被配置为根据控制变量生成具有第二预定振荡频率的振荡信号。第二分频器被配置为对振荡信号进行分频以得到分频信号。第二鉴相器被配置为比较第一中间信号的频率与分频信号的频率之间的差异，以输出差异变量。第二环路滤波器被配置为滤除差异变量中的高频分量，以生成控制第一压控振荡器的控制变量。第二压控振荡器还被配置为当第一中间信号的频率与分频信号的频率相等时，生成并输出第一输出信号。
例如，在一些示例中，第二环路滤波器的参数根据第一中间信号的频率和第一小数部分的最低有效位确定。
例如，在一些示例中，第二环路滤波器的参数包括第二环路滤波器的带宽，第二环路滤波器的带宽根据下式确定：
Bwlp≤fh·rLSB，
其中，Bwlp表示第二环路滤波器的带宽，fh表示第一中间信号的平均频率，并且rLSB表示第一小数部分的最低有效位对应的值。
例如，在一些示例中，第一数字控制振荡器子电路和第二数字控制振荡器子电路包括时间平均频率直接周期合成器。
例如，在一些示例中，信号生成电路还包括基准时间单位生成电路，基准时间单位生成电路被配置为生成基准时间单位。
例如，在一些示例中，基准时间单位生成电路包括多个D触发器。
例如，在一些示例中，基准时间单位生成电路包括：第一压控振荡器，被配置为以第一预定振荡频率振荡；锁相环回路电路，被配置为将第一压控振荡器的输出频率锁定为基准输出频率；和K个输出端，被配置为输出K个相位均匀间隔的输出信号，其中，K为大于1的正整数。基准输出频率表示为fΔ，基准时间单位是所述K个输出端输出的任意两个相邻的输出信号之间的时间跨度，基准时间单位表示为Δ，并且Δ＝1/(K·fΔ)。
例如，在一些示例中，信号生成电路还包括：控制电路。控制电路被配置为确定第一频率控制字和第二频率控制字，并输出第一频率控制字至第一生成电路，输出第二频率控制字至第二生成电路。
本公开的至少一实施例还提供一种数字时间转换电路。数字时间转换电路包括：以上描述的信号生成电路中的任意一个；以及时间生成电路，被配置为接收数字信号、第一输出信号以及第二输出信号；以及基于数字信号、第一输出信号以及第二输出信号生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。第一时间脉冲信号的上升沿和下降沿之间的第一最小时间间隔与基准时间单位和第一小数部分有关；或者，第二时间脉冲信号包括第一子脉冲信号和第二子脉冲信号，第一子脉冲信号的上升沿和第二子脉冲信号的上升沿之间的第二最小时间间隔与基准时间单位和第一小数部分有关。
例如，在一些示例中，数字时间转换电路还包括鉴相器电路。鉴相器电路被配置为确定第一输出信号和第二输出信号的相位关系以生成指示第一输出信号的相位与第二输出信号的相位对齐的指示信号。时间生成电路被配置为基于数字信号、第一输出信号、第二输出信号和指示信号生成第一时间脉冲信号或第二时间脉冲信号。
例如，在一些示例中，第一生成电路包括被配置为基于第一频率控制字和基准时间单位生成第一中间信号的第一数字控制振荡器子电路和被配置为将第一中间信号转换为第一输出信号的第一转换子电路，第二生成电路包括被配置为基于第二频率控制字和基准时间单位生成第二输出信号的第二数字控制振荡器子电路。第一生成电路还被配置为在生成第一中间信号时输出与第一中间信号的上升沿相对应的第一上升沿控制字、与第一中间信号的下降沿相对应的第一下降沿控制字、以及与第一中间信号的周期切换相对应的第一小数频率控制字。第二生成电路还被配置为在生成第二输出信号时输出与第二输出信号的上升沿相对应的第二上升沿控制字以及与第二输出信号的下降沿相对应的第二下降沿控制字。鉴相器电路被配置为：基于第一上升沿控制字、第二上升沿控制字、第一下降沿控制字、第二下降沿控制字和第一小数频率控制字生成指示信号。
例如，在一些示例中，鉴相器电路被配置为：在第一上升沿控制字等于第二上升沿控制字、第一下降沿控制字等于第二下降沿控制字、以及第一小数频率控制字等于零的情况下，生成指示信号。
例如，在一些示例中，第一最小时间间隔或第二最小时间间隔表示为：
DeltaT＝n·tR，
其中，DeltaT表示第一最小时间间隔或第二最小时间间隔，n表示数字信号的位宽，tR表示第一输出信号的周期与第二输出信号的周期之间的周期差，且tR表示为：
tR＝rh·Δ，
其中，rh表示第一小数部分，Δ表示基准时间单位。
本公开的至少一实施例还提供一种信号生成方法。信号生成方法包括：基于第一频率控制字和基准时间单位生成第一输出信号；以及基于第二频率控制字和基准时间单位生成第二输出信号。第一频率控制字包括第一整数部分和第一小数部分，第二频率控制字包括第二整数部分和第二小数部分，第一整数部分等于第二整数部分，第一小数部分不为零，第二小数部分为零，第一输出信号的周期与第二输出信号的周期不相等。
例如，在一些示例中，第一输出信号的周期与第二输出信号的周期之间的周期差与基准时间单位和第一小数部分有关。
例如，在一些示例中，基于第一频率控制字和基准时间单位生成第一输出信号，包括：基于第一频率控制字和基准时间单位生成第一中间信号；以及将第一中间信号转换为第一输出信号。第一中间信号是通过第一原始周期和第二原始周期以交错方式生成的，第一中间信号的平均周期通过下式表示：
Th＝(1-rh)·TA+rh·TB，
其中，Th表示第一中间信号的平均周期，rh表示第一小数部分，TA表示第一原始周期，TB表示第二原始周期。
例如，在一些示例中，将第一中间信号转换为第一输出信号包括：滤除第一中间信号中的高频分量以将第一中间信号转换为第一输出信号。
本公开的至少一实施例还提供一种应用于上述的数字时间转换电路的数字时间转换方法。数字时间转换方法包括：接收数字信号、第一输出信号以及第二输出信号；以及基于数字信号、第一输出信号以及第二输出信号生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。
例如，在一些示例中，数字时间转换方法还包括：确定第一输出信号和第二输出信号的相位关系以生成指示第一输出信号的相位与第二输出信号的相位对齐的指示信号。基于数字信号、第一输出信号以及第二输出信号生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号包括：基于数字信号、第一输出信号、第二输出信号以及指示信号生成第一时间脉冲信号或第二时间脉冲信号。
例如，在一些示例中，基于第一频率控制字和基准时间单位生成第一输出信号包括：基于第一频率控制字和基准时间单位生成第一中间信号、以及将第一中间信号转换为第一输出信号。数字时间转换方法还包括：当生成第一中间信号时获得与第一中间信号的上升沿相对应的第一上升沿控制字、与第一中间信号的下降沿相对应的第一下降沿控制字、以及与第一中间信号的周期切换相对应的第一小数频率控制字；以及当生成第二输出信号时获得与第二输出信号的上升沿相对应的第二上升沿控制字以及与第二输出信号的下降沿相对应的第二下降沿控制字。确定第一输出信号和第二输出信号的相位关系以生成指示信号包括：基于第一上升沿控制字、第二上升沿控制字、第一下降沿控制字、第二下降沿控制字和第一小数频率控制字生成指示信号。
例如，在一些示例中，基于第一上升沿控制字、第二上升沿控制字、第一下降沿控制字、第二下降沿控制字和第一小数频率控制字生成指示信号包括：在第一上升沿控制字等于第二上升沿控制字、第一下降沿控制字等于第二下降沿控制字、以及第一小数频率控制字等于零的情况下，生成指示信号。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对本公开实施例的附图作简单地介绍。明显地，下面描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A示出了根据本公开的一些实施例的信号生成电路的示意性框图；
图1B示出了根据本公开的一些实施例的信号生成电路的示意性框图；
图2示出了根据本公开的一些实施例的在第一频率控制字和第二频率控制字均包括相应的小数部分的情况下的信号生成电路的框图；
图3示出了根据本公开的一些实施例的时间平均频率的原理示意图；
图4示出了根据本公开的一些实施例的在rh＝0.5以及rl＝0.25的情况下的第一中间信号的波形和第二中间信号的波形的图；
图5示出了根据本公开的一些实施例的在rh＝0.5的情况下的第一中间信号的波形以及第一输出信号的波形的图；
图6示出了根据本公开的一些实施例的第一输出信号和第二输出信号的示意图；
图7示出了根据本公开的一些实施例的K个相位均匀间隔的基准信号和基准时间单位的示意图；
图8示出了根据本公开的一些实施例的一种基准时间单位生成电路的示意图；
图9示出了根据本公开的一些实施例的另一种基准时间单位生成电路的示意图；
图10示出了根据本公开的一些实施例的基于时间平均频率直接周期合成电路架构的时间平均频率直接周期合成器的电路图；
图11示出了根据本公开的一些实施例的锁相环的电路图；
图12示出了根据本公开的一些实施例的在第二频率控制字为整数的情况下的信号生成电路的框图；
图13A示出了根据本公开的一些实施例的数字时间转换电路的框图；
图13B示出了根据本公开的一些实施例的第一时间脉冲信号的示意图；
图13C示出了根据本公开的一些实施例的第二时间脉冲信号的示意图；
图14A示出了根据本公开的一些实施例的数字时间转换电路的框图；
图14B示出了图14A中的鉴相器电路的一种示例；
图14C示出了图14A中的鉴相器电路的另一种示例；
图15A示出了根据本公开的一些实施例的数字时间转换电路的框图；
图15B示出了图15A中的鉴相器电路的一种示例；
图15C示出了图15A中的鉴相器电路的另一种示例；
图16示出了根据本公开的一些实施例的信号生成方法的流程图；以及
图17示出了根据本公开的一些实施例的数字时间转换方法的流程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
这里用于描述本公开的实施例的术语并非旨在限制和/或限定本公开的范围。例如，除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。应该理解的是，本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。除非上下文另外清楚地指出，否则单数形式“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。
将进一步理解的是，术语“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
数字时间转换可以指将用户输入的数字信息转换为相应时间长度的脉冲信号。例如，如果输入整数n，则可以得到时间长度为n·TR的脉冲，其中TR是脉冲的最小分辨率。例如，可以通过诸如传统延迟法、变斜率充电法、游标法和边沿插值法等的各种方法来实现数字时间转换。传统延迟法可以通过缓冲器实现。由于缓冲器受环境因素影响较大，信号稳定性不好，因此传统延迟法不能保证时间的准度和精度。变斜率充电法的线性度较差，无法保证时间的准度。游标法很难鉴别脉冲信号的相位，同时随着测试范围的增大，所需要的逻辑器件呈几何增长。边沿插值法需要在电路中插入电阻，增加了功耗和面积。
根据本公开的实施例提供了一种信号生成电路、信号生成方法、数字时间转换电路以及数字时间转换方法。根据本公开的实施例的各种电路和方法(例如，信号生成电路、信号生成方法、数字时间转换电路以及数字时间转换方法)实现简单，同时能够达到极高的时间精确度和准确度。例如，通过根据本公开的实施例的信号生成电路或信号生成方法，基于时间平均频率的方法可以获得周期差异极小(例如，皮秒量级)的脉冲信号。例如，通过根据本公开的实施例的数字时间转换电路或数字时间转换方法，可以获得时间分辨率足够小，并且具有极高稳定性和准确度的时间间隔脉冲。
根据本公开的实施例的各种电路和方法可以用于诸如超大规模集成电路功能测试(VLSI Functional Tester)、时间生成器(Timing Generator)、芯片脉冲参数测试(ICPulse Parametric Tester)、锁相环(PLL)、采样示波器(Sampling Oscilloscope)、自动测试设备(Automatic Test Equipment，ATE)、直接数字频率合成(Direct DigitalFrequency Synthesizer，DDFS)、极性发射机(Polar Transmitter)、雷达(Radar)等的各种领域。
下面，将参考附图详细地说明本公开的实施例。应当注意的是，不同的附图中相同的附图标记将用于指代已描述的相同的元件。
本公开的至少一实施例提供一种信号生成电路。图1A至图1B示出了根据本公开的一些实施例的信号生成电路的框图。
参考图1A，根据本公开的至少一实施例的信号生成电路10可以包括第一生成电路101和第二生成电路102。第一生成电路101可以被配置为基于第一频率控制字Fh和基准时间单位Δ生成第一输出信号Sh。第二生成电路102可以被配置为基于第二频率控制字Fl和该基准时间单位Δ生成第二输出信号Sl。例如，第一输出信号Sh的周期与第二输出信号Sl的周期不相等。
例如，第一输出信号Sh的周期与第二输出信号Sl的周期之间的时间差表示时间分辨率，在本公开的一些实施例中，该时间分辨率可以达到飞秒量级。
在一些实施方式中，第一输出信号Sh的周期与第二输出信号Sl的周期的差可以与基准时间单位Δ、第一频率控制字Fh和第二频率控制字Fl相关。例如，第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差与基准时间单位Δ以及第一小数部分与第二小数部分之间的小数差有关。
在一些实施方式中，基准时间单位Δ可以为K个相位均匀间隔的基准信号的任意两个相邻的基准信号之间的时间跨度(例如，相位差)，其中K为大于1的正整数。因此，基准时间单位Δ可以对应于K个相位均匀间隔的基准信号。例如，本公开实施例的一些图(例如，图1A)中示出的将基准时间单位Δ输入到第一生成电路101和第二生成电路102可以表示将与基准时间单位Δ相对应的K个相位均匀间隔的基准信号输入到第一生成电路101和第二生成电路102。
在一些实施方式中，如图1B所示，信号生成电路10还可以包括基准时间单位生成电路103。例如，基准时间单位生成电路103可以被配置为生成K个相位均匀间隔的基准信号，其中K个相位均匀间隔的基准信号的任意两个相邻的基准信号之间的时间跨度(例如，相位差)为基准时间单位Δ。例如，基准时间单位生成电路103可以通过扭环计数器(即，约翰逊计数器(JohnsonCounter))来实现。例如，基准时间单元生成电路103可以通过多级压控振荡器来实现。之后将参考图8和图9描述根据本公开的实施例的基准时间单位生成电路103的配置的一些示例。
在一些实施方式中，第一频率控制字Fh可以包括第一整数部分和第一小数部分，第二频率控制字Fl可以包括第二整数部分和第二小数部分，第一整数部分和第二整数部分相同，并且第一小数部分和第二小数部分不相等。例如，第一频率控制字Fh可以为8.25，并且第二频率控制字Fl可以为8.125，即第一整数部分为8，第一小数部分为0.25，第二整数部分为8，第二小数部分为0.125。
在一些实施方式中，第一频率控制字Fh和第二频率控制字Fl中之一可以为整数，也就是说，第一小数部分或第二小数部分可以为0。例如，在一些示例中，第一小数部分不为零，第二小数部分为零，例如，第一频率控制字Fh可以为8.125，并且第二频率控制字Fl可以为8，此时，第一整数部分为8，第一小数部分为0.125，第二整数部分为8，第二小数部分为0。
在一些实施方式中，第一频率控制字Fh和第二频率控制字Fl两者都为整数。也就是说，第一小数部分和第二小数部分可以都为0。例如，第一频率控制字Fh可以为9，并且第二频率控制字Fl可以为8，此时，第一整数部分为9，第一小数部分为0，第二整数部分为8，第二小数部分为0。在这种情况下，第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差与基准时间单位Δ以及第一整数部分与第二整数部分之间的差有关。
在本公开的实施例中，频率控制字(例如，第一频率控制字Fh或第二频率控制字Fl)的小数部分和整数部分可以以频率控制字的小数点为分界号来确定。例如，对于频率控制字F＝I+r，其中I为整数并且r为大于等于零且小于1的小数，则其整数部分为I，其小数部分为r。在本公开的实施例中，如果频率控制字的小数部分r为零，即频率控制字为整数，则可以认为该频率控制字不具有小数部分。
之后将描述第一频率控制字Fh和第二频率控制字Fl均包括相应的小数部分(即第一小数部分和第二小数部分均不为0)的情况下信号生成电路10的实施例，以及第二频率控制字Fl为整数(第二小数部分为0)的情况下信号生成电路10的实施例。
在一些实施方式中，如图1B所示，信号生成电路10还可以包括控制电路104。控制电路104可以被配置为确定第一频率控制字Fh和第二频率控制字Fl，并输出第一频率控制字Fh至第一生成电路101，输出第二频率控制字Fl至第二生成电路102。例如，第一频率控制字Fh和第二频率控制字Fl可以由用户通过输入设备输入至控制电路104。例如，第一频率控制字Fh和第二频率控制字Fl可以预先存储在存储设备中，并且可以由控制电路104读取。例如，第一频率控制字Fh和第二频率控制字Fl也可以由控制电路104自动生成。
图2示出了根据本公开的一些实施例的在第一频率控制字Fh和第二频率控制字Fl均包括相应的小数部分的情况下的信号生成电路的框图。在图2所示的示例中，第一频率控制字Fh可以包括第一整数部分和第一小数部分，第二频率控制字Fl可以包括第二整数部分和第二小数部分，第一整数部分和第二整数部分相同，并且第一小数部分和第二小数部分不相等。例如，第一小数部分和第二小数部分可以均不等于0。
参考图2，在一些示例中，信号生成电路20可以包括第一生成电路201和第二生成电路202。第一生成电路201可以包括第一数字控制振荡器(Digitally ControlledOscillator，DCO)子电路2011和第一转换子电路2012。第二生成电路202可以包括第二DCO子电路2021和第二转换子电路2022。
例如，第一DCO子电路2011可以被配置为基于第一频率控制字Fh和基准时间单位Δ生成第一中间信号Sh1，第一转换子电路2012可以被配置为将第一中间信号Sh1转换为第一输出信号Sh。
例如，第二DCO子电路2021可以被配置为基于第二频率控制字Fl和基准时间单位Δ生成第二中间信号Sl1，第二转换子电路2022可以被配置为将第二中间信号Sl1转换为第二输出信号Sl。
下面将描述第一DCO子电路2011以及第一转换子电路2012的示例实施方式。
在一些实施方式中，第一DCO子电路2011可以基于时间平均频率(TimeAverageFrequency，TAF)来实现。下面将结合图3简单描述TAF技术的原理。
与传统的时钟信号只具有一种周期不同，基于TAF技术的方式可以利用两种或两种以上的具有不同长度的周期来生成时钟频率。下面将以TAF技术利用两种不同的时间周期(第一周期T1和第二周期T2)的脉冲来合成时钟信号为例进行说明。参考图3，对于基准时间单位Δ和频率控制字F＝I+r，其中，I为频率控制字F的整数部分，r为频率控制字F的小数部分，可以获得两种时间周期：第一周期T1和第二周期T2。第一周期T1和第二周期T2可以分别通过式(1)和式(2)表示。
T1＝I·Δ 式(1)
T2＝(I+1)·Δ 式(2)
利用第一周期T1和第二周期T2，通过交错的方式可以生成包括两种不同周期(不同的频率)的时钟信号。所生成的时钟信号的平均周期为TTAF，如式(3)所示。所生成的时钟信号的平均频率为1/TTAF。
TTAF＝(1-r)·T1+r·T2 式(3)
从式(3)可以看出，频率控制字F的小数部分r可以控制第二周期T2的出现的概率。也就是说，频率控制字F的小数部分r可以控制第一周期T1和第二周期T2之间的切换频率(之后称为周期切换)。例如，在r＝0.4的情况下，所生成的时钟信号可以通过T1T1T2T1T2的模式周期循环得到，即，T1T1T2T1T2T1T1T2T1T2T1T1T2T1T2……。例如，在r＝0.5的情况下，所生成的时钟信号为通过T1T2的模式周期循环得到，即，T1T2T1T2T1T2……。图3所示的时钟信号的波形对应于r＝0.5的情况下所生成的时钟信号。
在本公开的实施例中，为了将基于TAF技术的方式所使用的周期与基于TAF技术生成的时钟信号的周期进行区别，基于TAF技术的方式所使用的两种不同的周期T1和T2可以被称为原始周期，基于TAF技术生成的时钟信号的周期TTAF可以被称为平均周期。相应地，基于TAF技术生成的时钟信号的频率1/TTAF可以被称为平均频率。需要说明，在r＝0(即频率控制字不包括小数部分)的情况下，虽然基于TAF技术生成的时钟信号具有一种周期，但是所生成的时钟信号的周期TTAF仍然被称为平均周期，以便与以上描述保持一致。
下面描述一种基于TAF技术生成时钟频率的具体的示例。例如，如果要合成49.9MHz的频率，传统方式只能使用一种周期(例如，20.04ns)的脉冲信号来构建。基于TAF技术，可以使用第一周期T1(例如，20ns)和第二周期T2(例如，20.1ns)，通过T1T1T2T1T2的模式(对应于频率控制字F的小数部分r＝0.4)周期循环得到49.9MHz的频率(平均周期为20*3/5+20.1*2/5＝20.04ns)。另外，可以通过使用第一周期T1(例如，20ns)和第二周期T2(例如，20.08ns)，通过T1T2的模式(对应于频率控制字F的小数部分r＝0.5)周期循环得到49.9MHz的频率(平均周期为20*1/2+20.08*1/2＝20.04ns)。
以上描述了TAF技术的基本原理。基于TAF技术，可以实现第一DCO子电路2011。
在一些实施方式中，基于TAF技术，第一DCO子电路2011生成的第一中间信号Sh1是通过第一原始周期(例如，对应于上面所述的第一周期T1)和第二原始周期(例如，对应于上面所述的第二周期T2)以交错方式生成的，也就是说，第一中间信号Sh1是通过具有第一原始周期的脉冲和具有第二原始周期的脉冲以交错方式生成的。所生成的第一中间信号Sh1的第一平均周期Th可以通过式(4)表示。
Th＝(1-rh)·TA+rh·TB 式(4)
式(4)中，Th表示第一中间信号Sh1的第一平均周期，rh表示第一频率控制字Fh的第一小数部分，TA＝Ih·Δ表示第一原始周期，TB＝(Ih+1)·Δ表示第二原始周期，Ih表示第一频率控制字Fh的第一整数部分。
以上描述了第一DCO子电路2011的示例实施方式。对于第二DCO子电路2021，可以采用与第一DCO子电路2011相同或类似的方式来实现，也就是说，第二DCO子电路2021与第一DCO子电路2011可以具有相同或类似结构。需要说明的是，也可以采用与第一DCO子电路2011不同的方式来实现第二DCO子电路2021。
在一些实施方式中，第二DCO子电路2021生成的第二中间信号Sl1是通过第一原始周期和第二原始周期以交错方式生成的，也就是说，第二中间信号Sl1也是通过具有第一原始周期的脉冲和具有第二原始周期的脉冲以交错方式生成的。参考上面的式(1)和(2)，由于第一频率控制字Fh的第一整数部分和第二频率控制字Fl的第二整数部分相同，因此用于合成第一中间信号Sh1和第二中间信号Sl1的原始周期相同，即均为第一原始周期和第二原始周期。
例如，第二中间信号Sl1的第二平均周期Tl可以通过式(5)表示：
Tl＝(1-rl)·TA+rl·TB 式(5)
式(5)中，Tl表示第二中间信号Sl1的第二平均周期，rl表示第二频率控制字Fl的第二小数部分，TA＝Il·Δ表示第一原始周期，TB＝(Il+1)·Δ表示第二原始周期，Il表示第二频率控制字Fl的第二整数部分，且Il＝Ih，Δ表示基准时间单位。
图4示出了根据本公开的实施例的在rh＝0.5以及rl＝0.25的情况下的第一中间信号Sh1的波形和第二中间信号Sl1的波形。参考图4，在rh＝0.5以及rl＝0.25的情况下，第一中间信号Sh1以TATB的模式周期循环，第二中间信号Si1以TATATATB的模式周期循环。由此，第一中间信号Sh1的第一平均周期可以为(TA+TB)/2，第二中间信号Sl1的第二平均周期可以为(3TA+TB)/4。
以上描述了第一DCO子电路和第二DCO子电路基于TAF技术实现的实施例。基于TAF技术，可以实现时间平均频率直接周期合成(Time Average Frequency-Direct PeriodSynthesis，TAF-DPS)电路架构。因此，在一些实施方式中，第一DCO子电路2011和第二DCO子电路2021可以包括基于TAF-DPS电路架构的时间平均频率直接周期合成器。之后将参考图10描述基于TAF-DPS电路架构的时间平均频率直接周期合成器。需要说明，TAF-DPS电路架构只是TAF技术的一种实现方式，本公开的实施例不限于此。例如，在其它实施例中可以采用基于TAF技术的其它电路结构来实现第一DCO子电路2011和第二DCO子电路2021。
在第一DCO子电路和第二DCO子电路基于TAF技术实现的实施例中，第一中间信号Sh1的平均频率和第二中间信号Sl1的平均频率之间的频率差可以通过式(6)表示。另外，第一中间信号Sh1的第一平均周期Th和第二中间信号Sl1的第二平均周期Tl的周期差可以通过式(7)来表示。
tR′＝Th-Tl＝Fh·Δ-Fl·Δ＝(Ih+rh)·Δ-(Il+rl)·Δ＝(rh-rl)·Δ (7)
式(6)和式(7)中，fR表示第一中间信号Sh1的平均频率与第二中间信号Sl1的平均频率之间的频率差，tR′表示第一中间信号Sh1的第一平均周期Th与第二中间信号Sl1的第二平均周期Tl之间的周期差，rh表示第一频率控制字Fh的第一小数部分，rl表示第二频率控制字Fl的第二小数部分，Ih表示第一频率控制字Fh的第一整数部分，Il表示第二频率控制字Fl的第二整数部分，且Il＝Ih，Δ表示基准时间单位。从式(6)可以看出，第一中间信号Sh1的平均频率与第二中间信号Sl1的平均频率之间的频率差可以根据第一频率控制字Fh的第一小数部分和第二频率控制字Fl的第二小数部分确定，当第一小数部分和第二小数部分之间的差值非常小，则第一中间信号Sh1的平均频率与第二中间信号Sl1的平均频率之间的频率差也非常小。另外，由于第一中间信号Sh1的第一平均周期Th是基于第一原始周期和第二原始周期通过时间平均得到的，第二中间信号Sl1的第二平均周期Tl也是基于第一原始周期和第二原始周期通过时间平均得到的，也就是说，第一中间信号Sh1不是每个周期的大小均等于Th，并且第二中间信号Sl1不是每个周期的大小均等于Tl。例如，第一原始周期TA、第二原始周期TB、第一中间信号的平均周期Th之间的关系可以满足：TA≤Th≤TB。因此，上述式(7)仅表示第一中间信号Sh1的第一平均周期和第二中间信号Sl1的第二平均周期的差。例如，第一中间信号Sh1的第一平均周期Th是经过个周期平均得到的，其中，u1＝-log2rLSB1，rLSB1为第一频率控制字Fh的第一小数部分rh的最低有效位(least significant bit)对应的值。类似地，第二中间信号Sl1的第二平均周期Tl是经过个周期平均得到的，其中，u2＝-log2rLSB2，rLSB2为第二频率控制字Fl的第二小数部分rl的最低有效位对应的值。例如，在rh＝0.125(即二进制值为0.001B)的情况下，rh的最低有效位对应的值为0.125。例如，在rh＝0.75(即二进制值为0.11B)的情况下，rh的最低有效位对应的值为0.25(即二进制值为0.01B)。式(8)示出了经过个周期平均得到的第一中间信号Sh1的第一平均周期Th。
式(8)中，u1＝-log2rLSB1，rLSB1为第一频率控制字Fh的第一小数部分rh的最低有效位对应的值。
在一些实施方式中，第一转换子电路2012可以被配置为将第一中间信号Sh1转换为具有一种周期(即第一平均周期)的第一输出信号Sh。
例如，第一转换子电路2012可以包括第一滤波器，第一滤波器可以被配置为滤除第一中间信号Sh1中的高频分量以得到第一输出信号Sh。根据第一DCO子电路2011的配置，第一DCO子电路2011输出的第一中间信号Sh1包括高频分量和低频分量。通过滤除第一中间信号Sh1中的高频分量，可以得到仅包括一种周期的第一输出信号Sh。也就是说，通过第一转换子电路2012，可以将第一中间信号Sh1转换为具有一种周期的传统时钟信号。在一些实施方式中，第一中间信号Sh1的高频分量和低频分量可以与第一中间信号Sh1的周期切换的速度或频率有关。如之前所描述的，通过第一DCO子电路2011输出的第一中间信号Sh1可以包括两种周期：第一原始周期TA和第二原始周期TB，因此本公开一些实施例中的“周期切换”可以指第一原始周期TA到第二原始周期TB或者第二原始周期TB到第一原始周期TA的切换。例如，对于第一中间信号Sh1，频率大于第一中间信号Sh1的周期切换的速度或频率的最小值的频率分量为第一中间信号Sh1的高频分量，频率小于或等于第一中间信号Sh1的周期切换的速度或频率的最小值的频率分量为第一中间信号Sh1的低频分量。例如，第一中间信号Sh1的周期切换的速度或频率的最小值可以为fh1·rLSB(例如，在Fh为8.125的情况下，为fh1·0.125)，其中rLSB1为第一频率控制字Fh的第一小数部分rh的最低有效位对应的值，fh1为第一中间信号Sh1的平均频率。在这种情况下，第一滤波器的带宽可以被配置为小于或等于fh1·rLSB，从而滤除第一中间信号Sh1中的高频分量。由此，第一滤波器输出的第一输出信号Sh仅具有一种周期。
图5示出了根据本公开的实施例的在rh＝0.5的情况下的第一中间信号Sh1的波形以及第一输出信号Sh的波形。参考图5，在通过第一转换子电路2012处理后，第一中间信号Sh1被转换为仅具有一种类型的周期的第一输出信号Sh，其中第一输出信号Sh的周期的值为第一中间信号Sh1的第一平均周期Th的值。例如，在rh＝0.5的情况下，第一输出信号Sh的周期为(TA+TB)/2。
例如，第一滤波器的参数可以根据第一中间信号Sh1的平均频率和第一小数部分的最低有效位确定。
例如，第一滤波器的参数可以包括第一滤波器的带宽，第一滤波器的带宽可以根据式(9)确定。
Bwlp1≤fh1·rLSB1 式(9)
式(9)中，Bwlp1为第一滤波器的带宽，rLSB1为第一频率控制字Fh的第一小数部分rh的最低有效位对应的值，为第一中间信号Sh1的平均频率，Δ为基准时间单位。也就是说，只要第一滤波器的带宽满足式(9)，则第一转换子电路2012可以滤除第一中间信号Sh1中的高频分量，以得到仅包括一种周期的第一输出信号Sh。
例如，第一滤波器可以被实现为模拟滤波器或数字滤波器。例如，第一滤波器为低通滤波器。
在一些实施方式中，第二转换子电路2022可以被配置为将第一中间信号Sh1转换为具有一种周期(即第二平均周期)的第一输出信号Sh。
例如，第二转换子电路2022可以包括第二滤波器，第二滤波器可以被配置为滤除第二中间信号Sl1中的高频分量以得到第二输出信号Sl。根据第二DCO子电路2021的配置，第二DCO子电路2021输出的第二中间信号Sl1包括高频分量和低频分量。通过滤除第二中间信号Sl1中的高频分量，可以得到仅包括一种周期的第二输出信号Sl。也就是说，通过第二转换子电路2022，可以将第二中间信号Sl1转换为具有一种周期的传统时钟信号。在一些实施方式中，第二中间信号Sl1的高频分量和低频分量可以与第二中间信号Sl1的周期切换的速度或频率有关。例如，对于第二中间信号Sl1，频率大于第二中间信号Sl1的周期切换的速度或频率的最小值的频率分量为第二中间信号Sl1的高频分量，频率小于或等于第二中间信号Sl1的周期切换的速度或频率的最小值的频率分量为第二中间信号Sl1的低频分量。例如，第二中间信号Sl1的周期切换的速度或频率的最小值可以为fh2·rLSB2(例如，在Fl为8.125的情况下，为fh2·0.125)，其中rLSB2为第二频率控制字Fl的第二小数部分rl的最低有效位对应的值，fh2为第二中间信号Sl1的平均频率。在这种情况下，第二滤波器的带宽可以被配置为小于或等于fh2·rLSB2，从而滤除第二中间信号Sl1的高频分量。由此，第二滤波器输出的第二输出信号Sl仅具有一种周期。
例如，第二滤波器的参数可以根据第二中间信号Sl1的平均频率和第二频率控制字Fl的第二小数部分rl的最低有效位确定。
例如，第二滤波器的参数可以包括第二滤波器的带宽，第二滤波器的带宽可以根据式(10)确定。
Bwlp2≤fh2·rLSB2 式(10)
式(10)中，Bwlp2表示第二滤波器的带宽，rLSB2表示第二频率控制字Fl第二小数部分rl的最低有效位对应的值，表示第二中间信号Sl1的平均频率，Δ表示基准时间单位。也就是说，只要第二滤波器的带宽满足式(10)，则第二转换子电路2022可以滤除第二中间信号Sl1中的高频分量，可以得到仅包括一种周期的第二输出信号Sl。
例如，第二滤波器也可以被实现为模拟滤波器或数字滤波器。例如，第二滤波器可以为低通滤波器。
以上描述了第一转换子电路2012和第二转换子电路2022的一些实施方式，然而本公开不限于此。在一些实施方式中，第一转换子电路2012可以包括第一锁相环。在这种情况下，包括在第一转换子电路2012中的第一锁相环的环路带宽可以根据式(9)来确定。在一些实施方式中，第二转换子电路2022可以包括第二锁相环。在这种情况下，包括在第一转换子电路2012中的第二锁相环的环路带宽可以根据式(10)来确定。之后将参考图11描述根据本公开的实施例的锁相环的示例结构。
通过第一转换子电路2012和第二转换子电路2022，可以将频率差异极小的第一中间信号Sh1和第二中间信号Sl1转换为周期差异极小的第一输出信号Sh和第二输出信号Sl。式(11)可以表示第一输出信号Sh的周期和第二输出信号Sl的周期之间的周期差。
tR＝Th-Tl＝Fh·Δ-Fl·Δ＝(Ih+rh)·Δ-(Il+rl)·Δ＝(rh-rl)·Δ 式(11)
式(11)中，tR表示第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差，rh表示第一频率控制字Fh的第一小数部分，rl表示第二频率控制字Fl的第二小数部分，Ih表示第一频率控制字Fh的第一整数部分，Il表示第二频率控制字Fl的第二整数部分，且Il＝Ih，Δ表示基准时间单位。参考上述式(7)和式(11)，第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差tR与第一中间信号Sh1的第一平均周期Th与第二中间信号Sl1的第二平均周期Tl之间的周期差tR′相等。
图6示出了根据本公开的实施例的第一输出信号Sh和第二输出信号Sl的示意图。
参考图6，从第一输出信号Sh的相位的边缘与第二输出信号Sl的相位的边缘对齐(即，相位对齐)的时刻开始，经过一个周期，第一输出信号Sh的第一个周期的上升沿与第二输出信号Sl的第一个周期的上升沿的时间差为tR。经过两个周期，第一输出信号Sh的第二个周期的上升沿与第二输出信号Sl的第二个周期的上升沿的时间差为2tR。类似地，经过五个周期，第一输出信号Sh的第五个周期的上升沿与第二输出信号Sl的第五个周期的上升沿的时间差为5tR。因此，从第一输出信号Sh的相位的边缘与第二输出信号Sl的相位边缘对齐的时间开始，经过m个周期，第一输出信号Sh的第m个周期的上升沿与第二输出信号Sl的第m个周期的上升沿之间的时间差为m·tR，其中，m为大于等于1的整数。
在一些实施方式中，在基准时间单位Δ为1ns、并且(rh-rl)＝0.000001的情况下，第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差tR可以为1飞秒(fs)，由此根据本公开实施例提供的信号生成电路可以获得时间分辨率为飞秒量级的信号。在本公开的实施例中，时间分辨率可以指第一输出信号Sh的周期的时间长度与第二输出信号Sl的周期的时间长度之间的时间差。
在一些实施方式中，通过设置合适的基准时间单位Δ、第一频率控制字Fh和第二频率控制字Fl，可以获得时间分辨率为皮秒(ps)量级的信号。
图7示出了根据本公开的实施例的基准时间单位Δ的示意图。
参考图7，基准时间单位Δ可以为K个相位均匀间隔的基准信号的任意两个相邻的基准信号之间的时间跨度(例如，相位差)，其中K为大于1的正整数。例如，K＝16、32、128或其他数值。因此，基准时间单元Δ可以对应于K个相位均匀间隔的基准信号。
例如，假设K个基准信号的频率均为fdiv，周期均为Tdiv，则基本时间单元Δ的值可以通过式(12)表示。
Δ＝Tdiv/K＝1/(K·fdiv) 式(12)
图8示出了根据本公开的一些实施例的一种基准时间单位生成电路的示意图。
例如，如图8所示，基准时间单位生成电路可以包括扭环计数器。扭环计数器可以包括多个D触发器。例如，参考图8，为了生成K个相位均匀间隔的基准信号，扭环计数器可以包括K/2个串联的触发器。例如，触发器可以为D触发器。在扭环计数器包括K/2个串联的触发器的情况下，扭环计数器的位数为K/2。
参考图8，扭环计数器的各个触发器的输出端组合成K个输出端，以用于输出K个相位均匀间隔的基准信号。
图9示出了根据本公开的一些实施例的另一种基准时间单位生成电路的示意图。
参考图9，基准时间单位生成电路可以包括第一压控振荡器(VCO)901、锁相环回路电路902和K个输出端903。第一压控振荡器901被配置为以预定振荡频率振荡。锁相环回路电路902被配置为将第一压控振荡器901的输出频率锁定为基准输出频率。K个输出端903被配置为输出K个相位均匀间隔的基准信号，其中，K为大于1的正整数。例如，K＝16、32、128或其他数值。
例如，如图9所示，锁相环回路电路902可以包括第一鉴相器(PFD)、第一环路滤波器(LPF)和第一分频器(FN)。
例如，第一鉴相器可以为鉴频鉴相器。
例如，第一环路滤波器可以为低通滤波器。
例如，第一分频器的分频系数为N0，N0为实数，且N0大于或等于1。
例如，在本公开实施例中，首先，具有参考频率的参考信号可以被输入到第一鉴相器，然后进入第一环路滤波器，接着进入第一压控振荡器，最后第一压控振荡器生成的具有预定振荡频率fvcol的信号可以通过分频器进行分频以得到分频信号的分频频率fvcol/N0，分频频率fvcol/N0反馈到第一鉴相器，第一鉴相器用于比较参考信号的参考频率与分频频率fvcol/N0，当参考频率与分频频率fvcol/N0的频率和相位相等时，两者之间的误差为零，此时，锁相环回路电路902处于锁定状态。
虽然以上结合图8和图9描述了基准时间单元生成电路的示例性实施方式，然而本公开的实施例不限于此。例如，可以通过延迟锁相环(Delay-Locked Loop，DLL)来实现基准时间单元生成电路，或者可以通过LC压控振荡器和差分器来实现基准时间单元生成电路。
图10示出了根据本公开的一些实施例的基于TAF-DPS电路架构的时间平均频率直接周期合成器的电路图。图10中的TAF-DPS电路架构可以用于生成具有如式(3)所示的平均周期为TTAF的合成的时钟信号。
参考图10，时间平均频率直接周期合成器100可以包括第一输入模块、第二输入模块1030以及输出模块1040。
例如，参考图10，第一输入模块包括第一逻辑控制电路1010和第二逻辑控制电路1020。第一逻辑控制电路1010包括第一加法器1011、第一寄存器1012和第二寄存器1013。第二逻辑控制电路1020可以包括第二加法器1021、第三寄存器1022和第四寄存器1023。
例如，参考图10，第二输入模块1030包括第一K→1多路复用器1031、第二K→1多路复用器1032和2→1多路复用器1033。第一K→1多路复用器1031和第二K→1多路复用器1032分别包括用于接收K(K为大于1的整数)个相位均匀间隔的基准信号的多个输入端、控制输入端和输出端。2→1多路复用器1033包括控制输入端、输出端、用于接收第一K→1多路复用器1031的输出的第一输入端和用于接收第二K→1多路复用器1032的输出的第二输入端。例如，K个相位均匀间隔的基准信号的任意两个相邻的基准信号之间的时间跨度(例如，相位差)可以对应于基准时间单位Δ。
例如，参考图10，输出模块1040包括触发电路。触发电路用于生成脉冲串。触发电路包括D触发器1041、第一反相器1042和第二反相器1043。D触发器1041包括数据输入端、用于接收来自2→1多路复用器1033的输出端的输出的时钟输入端和用于输出第一时钟信号CLK1的输出端。第一反相器1042包括用于接收第一时钟信号CLK1的输入端和用于输出信号到D触发器1041的数据输入端的输出端。第二反相器1043包括用于接收第一时钟信号CLK1的输入端和用于输出第二时钟信号CLK2的输出端。触发电路的输出端或第二反相器1043的输出端可以作为TAF-DPS频率合成器的输出端。
例如，参考图10，第一时钟信号CLK1被输出到2→1多路复用器1033的控制输入端，第一反相器1042的输出端连接到D触发器1041的数据输入端。
例如，第一加法器1011可以将频率控制字F和第一寄存器1012存储的最高有效位(most significant bits，例如，5比特)相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器1012中；或者，第一加法器1011可以将频率控制字F和第一寄存器1012存储的所有信息相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器1012中。在下一个第二时钟信号CLK2的上升沿时，第一寄存器1012存储的最高有效位将被存储到第二寄存器1013中，并作为第一K→1多路复用器1031的选择信号，用于从K个多相位输入信号中选择一个信号作为第一K→1多路复用器1031的输出信号。
例如，第二加法器1021可以将频率控制字F/2和第一寄存器1012存储的最高有效位相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第三寄存器1022中。在下一个第一时钟信号CLK1的上升沿时，第三寄存器1022存储的信息将被存储到第四寄存器1023中，并作为第二K→1多路复用器1023的选择信号，用于从K个多相位输入信号中选择一个信号作为第二K→1多路复用器1023的输出信号。
例如，2→1多路复用器1033可以在第一时钟信号CLK1的上升沿时，选择来自第一K→1多路复用器1031的输出信号和来自第二K→1多路复用器1032的输出信号中的一个作为2→1多路复用器1033的输出信号，以作为D触发器1041的输入时钟信号。
例如，D触发器1041的输出端和第二反相器1043的输出端之一可以作为时间平均频率直接周期合成器100的输出。例如，第一生成电路的时间平均频率直接周期合成器的输出为第一中间信号，第二生成电路的时间平均频率直接周期合成器的输出为第二中间信号。
例如，第二寄存器1013输出的选择信号可以用于选择时间平均频率直接周期合成器100的生成的合成的时钟信号的下降沿，第四寄存器1023输出的选择信号可以用于选择时间平均频率直接周期合成器100的生成的合成的时钟信号的上升沿，第一寄存器1012反馈到第一加法器1011的信号可以用于控制时间平均频率直接周期合成器100的生成的合成的时钟的周期切换。为了便于描述，可以将第二寄存器1013输出的选择信号称为下降沿控制字，将第四寄存器1023输出的选择信号称为上升沿控制字，将第一寄存器1012反馈到第一加法器1011的信号称为小数频率控制字。
需要说明的是，另外，关于TAF-DPS的工作原理，可以参考文献L.XIU，“NanometerFrequency Synthesis beyond the Phase-Locked Loop”，Piscataway，NJ 08854，USA，John Wiley IEEE-press，2012和L.XIU，“From Frequency to Time-Average-Frequency：aParadigm Shift in the Design of Electronic System”，Piscataway，NJ 08854，USA，John Wiley IEEE-press，2015。在此通过引用并入其全部内容作为参考。
图11示出了根据本公开的一些实施例的锁相环的电路图。
参考图11，锁相环110可以包括第二鉴相器1101、第二环路滤波器1102、第二压控振荡器1103和第二分频器1104。
例如，第二压控振荡器可以被配置为根据控制变量生成具有预定振荡频率fvco2的振荡信号。例如，第二压控振荡器可以为数字压控振荡器。
例如，第二分频器可以被配置为对振荡信号进行分频以得到具有分配频率fvco2/N1的分频信号。例如，第二分频器的分频系数为N1，N1为实数，且N1大于或等于1。
例如，第二鉴相器可以被配置为接收输入信号，并比较输入信号的频率fin与分频信号的分频频率fvco2/N1之间的差异，以输出差异变量。例如，第二鉴相器可以为鉴频鉴相器。
例如，第二环路滤波器可以被配置为滤除差异变量中的高频分量，以生成控制第二压控振荡器的控制变量。
例如，第二压控振荡器还可以被配置为当输入信号的频率fin与分频信号的频率fvco2/N1相等时，生成并输出具有目标频率fo的目标信号。在输入信号的频率fin与分频信号的频率fvco2/N1相等的情况下，锁相环处于锁定状态。
如以上所描述的，在一些实施方式中，第一转换子电路2012可以包括第一锁相环。在这种情况下，第一锁相环可以被实现为图11所示的锁相环110。
例如，当第一转换子电路2012中的第一锁相环被实现为锁相环110时，输入信号为第一中间信号Sh1，目标信号为第一输出信号Sh。在这种情况下，锁相环110的第二环路滤波器1102的带宽可以根据式(9)来确定。
如以上所描述的，在一些实施方式中，第二转换子电路2022可以包括第二锁相环。在这种情况下，第二锁相环可以被实现为图11所示的锁相环110。
例如，当第二转换子电路2022中的第二锁相环被实现为锁相环110时，输入信号为第二中间信号Sl1，目标信号为第二输出信号Sl。在这种情况下，锁相环110的第二环路滤波器1102的带宽可以根据式(10)来确定。
图12示出了根据本公开的一些实施例的、在第二频率控制字Fl为整数的情况下的信号生成电路的框图。在这种情况下，第一频率控制字Fh可以包括第一整数部分和第一小数部分，第二频率控制字Fl包括第二整数部分和第二小数部分，且第二小数部分为0，也就是说，第二频率控制字Fl为整数，第二频率控制字Fl(即第二整数部分)等于第一频率控制字Fh的第一整数部分，第一小数部分不为0，也就是说，第一小数部分和第二小数部分不相等。第一输出信号Sh的周期与第二输出信号Sl的周期不相等。
参考图12，信号生成电路120可以包括第一生成电路1210和第二生成电路1220。第一生成电路1210可以包括第一数字控制振荡器(Digitally Controlled Oscillator，DCO)子电路1211和第一转换子电路1212。第二生成电路1220可以包括第二DCO子电路1221，第二DCO子电路1221的输出作为第二输出信号Sl。
在一些实施方式中，第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差与基准时间单位Δ和第一频率控制字Fh的第一小数部分有关。
例如，第一DCO子电路1211可以被配置为基于第一频率控制字Fh和基准时间单位Δ生成第一中间信号Sh1，第一转换子电路1212可以被配置为将第一中间信号Sh1转换为第一输出信号Sh。
例如，第二DCO子电路1221可以被配置为基于第二频率控制字Fl和基准时间单位Δ生成第二输出信号Sl。由于第二频率控制字Fl为整数，因此第二DCO子电路1221生成的第二输出信号Sl仅包括一种周期，例如，第二DCO子电路1221生成的第二输出信号Sl仅包括具有第一原始周期TA的脉冲。
在一些实施方式中，第一DCO子电路1211可以基于TAF技术来实现。在这种情况下，第一DCO子电路1211生成的第一中间信号Sh1是通过第一原始周期和第二原始周期以交错方式生成的，也就是说，第一中间信号Sh1是通过具有第一原始周期的脉冲和具有第二原始周期的脉冲以交错方式生成的。所生成的第一中间信号Sh1的第一平均周期Th可以通过式(4)表示。关于基于TAF技术实现第一DCO子电路1211的示例实施方式可以参考之前的描述。
在一些实施方式中，第二DCO子电路1221可以基于TAF技术来实现。在这种情况下，由于第二频率控制字Fl为整数(即第二频率控制字Fl的第二小数部分为零)，因此第二输出信号Sl的第二平均周期Tl为第一原始周期TA。也就是说，第二DCO子电路1221生成的第二输出信号Sl具有一种周期，即第一原始周期TA。关于基于TAF技术实现第二DCO子电路1221的示例实施方式可以参考之前的描述。
在基于TAF技术实现第一DCO子电路1211和第二DCO子电路1221的实施例中，第一中间信号Sh1的平均频率和第二输出信号Sl的平均频率之间的频率差可以通过式(13)表示。另外，第一中间信号Sh1的第一平均周期Th和第二输出信号Sl的平均周期的周期差可以通过式(14)来表示。
tR′＝Th-Tl＝Fh·Δ-Fl·Δ＝(Ih+rh)·Δ-Il·Δ＝rh·Δ 式(14)
式(13)和式(14)中，fR表示第一中间信号Sh1的平均频率与第二输出信号Sl的平均频率之间的频率差，tR′表示第一中间信号Sh1的第一平均周期Th与第二输出信号Sl的平均周期之间的周期差，rh表示第一频率控制字Fh的第一小数部分，Ih表示第一频率控制字Fh的第一整数部分，Il表示第二频率控制字Fl的第二整数部分，且Il＝Ih，Δ表示基准时间单位，第二频率控制字Fl的第二小数部分为零。第一中间信号Sh1的平均频率与第二输出信号Sl的平均频率之间的频率差可以根据第一频率控制字Fh的第一小数部分确定，当第一小数部分的值非常小，则第一中间信号Sh1的平均频率与第二输出信号Sl的平均频率之间的频率差也非常小。例如，在第一频率控制字Fh的第一小数部分非常小的情况下，通过第一DCO子电路1211和第二DCO子电路1221可以获得频率差异非常小的第一中间信号Sh1和第二输出信号Sl。另外，由于第一中间信号Sh1不是每个周期均等于Th，因此，式(14)仅表示第一中间信号Sh1的第一平均周期和第二输出信号Sl的平均周期的差。例如，第一中间信号Sh1的第一平均周期Th是经过个周期平均得到的，其中，u1＝-log2rLSB1，rLSB1为第一频率控制字Fh的第一小数部分rh的最低有效位对应的值。
在一些实施方式中，第一转换子电路1212可以被配置为将第一中间信号Sh1转换为具有一种周期(即第一平均周期)的第一输出信号Sh。
在一些实施方式中，第一转换子电路1212可以包括第一滤波器，第一滤波器可以被配置为滤除第一中间信号Sh1中的高频分量以得到第一输出信号Sh。根据第一DCO子电路1211的配置，第一DCO子电路1211输出的第一中间信号Sh1包括高频分量和低频分量。通过滤除第一中间信号Sh1中的高频分量，可以得到仅包括一种周期的第一输出信号Sh。在一些实施方式中，第一中间信号Sh1的高频分量和低频分量可以与第一中间信号Sh1的周期切换的速度或频率有关。如之前所描述的，通过第一DCO子电路1212输出的第一中间信号Sh1可以包括两种周期：第一原始周期TA和第二原始周期TB，因此本公开一些实施例中的“周期切换”可以指第一原始周期TA到第二原始周期TB或者第二原始周期TB到第一原始周期TA的切换。例如，对于第一中间信号Sh1中，频率大于第一中间信号Sh1的周期切换的速度或频率的最小值的频率分量为第一中间信号Sh1的高频分量，频率小于或等于第一中间信号Sh1的周期切换的速度或频率的最小值的频率分量为第一中间信号Sh1的低频分量。例如，第一中间信号Sh1的周期切换的速度或频率的最小值可以为fh1·rLSB(例如，在Fh为8.125的情况下，为fh1·0.125)，其中rLSB1为第一频率控制字Fh的第一小数部分rh的最低有效位对应的值，fh1为第一中间信号Sh1的平均频率。在这种情况下，第一滤波器的带宽可以被配置为小于或等于fh1·rLSB，从而滤除第一中间信号Sh1的高频分量。由此，第一滤波器输出的第一输出信号Sh仅具有一种周期。
例如，第一滤波器的参数可以根据第一中间信号Sh1的平均频率和第一小数部分的最低有效位确定。
例如，第一滤波器的参数可以包括第一滤波器的带宽，第一滤波器的带宽可以根据式(9)确定。
例如，第一滤波器可以被实现为模拟滤波器或数字滤波器。例如，第一滤波器可以为低通滤波器。
在一些实施方式中，第一转换子电路1212可以包括第一锁相环。在这种情况下，包括在第一转换子电路1212中的第一锁相环的环路带宽可以根据式(9)来确定。例如，第一锁相环可以被实现为图11中描述的锁相环110。
通过第一转换子电路1212，可以将频率差异极小的第一中间信号Sh1和第二输出信号Sl转换为周期差异极小的第一输出信号Sh和第二输出信号Sl。式(15)可以表示第一输出信号Sh的周期和第二输出信号Sl的平均周期之间的周期差。
tR＝Th-Tl＝Fh·Δ-Fl·Δ＝(Ih+rh)·Δ-Il·Δ＝rh·Δ 式(15)
式(15)中，tR表示第一输出信号Sh的周期与第二输出信号Sl的平均周期之间的周期差，rh表示第一频率控制字Fh的第一小数部分，Ih表示第一频率控制字Fh的整数部分，Il表示第二频率控制字Fl的第二整数部分，且Il＝Ih，Δ表示基准时间单位，第二频率控制字Fl的第二小数部分为零。参考上述式(14)和式(15)，第一输出信号Sh的周期与第二输出信号Sl的平均周期之间的周期差tR与第一中间信号Sh1的第一平均周期Th与第二输出信号Sl的平均周期之间的周期差tR′相等。
在一些实施方式中，从第一输出信号Sh与第二输出信号Sl相位对齐的时刻开始，经过m个周期，第一输出信号Sh的第m个周期的上升沿与第二输出信号Sl的第m个周期的上升沿之间的时间差为m·tR，其中，m为大于等于1的整数。
在一些实施方式中，在基准时间单位Δ为1ns、并且rh＝0.000001的情况下，第一输出信号Sh的周期与第二输出信号Sl的平均周期之间的周期差tR可以为1 fs，由此根据本公开实施例提供的信号生成电路可以获得时间分辨率为飞秒量级的信号。在本公开的实施例中，时间分辨率可以指第一输出信号Sh的周期的时间长度与第二输出信号Sl的平均周期的时间长度之间的时间差。
在一些实施方式中，通过设置合适的基准时间单位Δ和第一频率控制字Fh，可以获得时间分辨率为皮秒(ps)量级的信号。
本公开的至少一实施例还提供一种数字时间转换电路。图13A示出了根据本公开的至少一实施例的数字时间转换电路的框图。
参考图13A，数字时间转换电路130可以包括信号生成电路131和时间生成电路132。信号生成电路131可以包括第一生成电路1311和第二生成电路1312。第一生成电路1311可以被配置为基于第一频率控制字Fh和基准时间单位Δ生成第一输出信号Sh。第二生成电路1312可以被配置为基于第二频率控制字Fl和基准时间单位Δ生成第二输出信号Sl。例如，信号生成电路131可以根据以上任一实施例所述的信号生成电路来实现。时间生成电路132可以被配置为接收数字信号、第一输出信号Sh以及第二输出信号Sl，以及基于数字信号、第一输出信号Sh以及第二输出信号Sl生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。例如，时间生成电路132可以被配置为基于数字信号、以及第一输出信号Sh的周期和第二输出信号Sl的周期的差生成第一时间脉冲信号或第二时间脉冲信号。
在一些实施方式中，数字信号可以具有表示为<n-1∶0>的n比特，其中n可以表示数字信号的位宽，并且n为大于等于1的整数。例如，时间生成电路132可以被配置为基于数字信号的位宽和第一输出信号Sh的周期和第二输出信号Sl的周期的差生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。
在一些实施方式中，如图13B所示，第一时间脉冲信号可以为单个信号。在这种情况下，第一时间脉冲信号的上升沿和下降沿之间的第一最小时间间隔与第一输出信号Sh的周期和第二输出信号Sl的周期的差有关。这里，第一最小时间间隔表示第一时间脉冲信号的上升沿与下降沿之间的最小的时间间隔，第一最小时间间隔可以指第一时间脉冲信号在一个周期内的上升沿和下降沿之间的时间间隔，也就是说，第一最小时间间隔可以指第一时间脉冲信号中的单个脉冲的脉宽。
在一些实施方式中，如图13C所示，第二时间脉冲信号可以包括第一子脉冲信号和第二子脉冲信号。在这种情况下，第一子脉冲信号的上升沿和第二子脉冲信号的上升沿之间的第二最小时间间隔与基准时间单位、第一输出信号Sh的周期和第二输出信号Sl的周期的差有关。这里，第二最小时间间隔表示第一子脉冲信号的上升沿与第二子脉冲信号的上升沿之间的最小的时间间隔，例如，第二最小时间间隔可以指第一子脉冲信号的第一个上升沿与第二子脉冲信号的对应的第一个上升沿之间的时间间隔。例如，第一子脉冲信号可以仅包括单个上升沿，第二子脉冲信号可以仅包括单个上升沿，第二最小时间间隔可以指第一子脉冲信号的上升沿与第二子脉冲信号的上升沿之间的时间间隔。
例如，第一最小时间间隔和第二最小时间间隔可以相等。
例如，第一最小时间间隔或第二最小时间间隔可以由式(16)表示。
DeltaT＝n·tR 式(16)
式(16)中，DeltaT表示第一最小时间间隔或第二最小时间间隔，n表示与数字信号相对应的值(例如，数字信号的位宽)，tR表示第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差。例如，tR可以表示数字时间转换器的最小时间分辨率，即1最低有效位(Least Significant bit，LSB)对应的时间。tR越小，时间精度(即时间分辨率)越高，n越大，DeltaT所覆盖的范围(量程)越大。
取决于信号生成电路131的实现方式，第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差可以通过式(11)或式(15)来表示。另外，在一些实施方式中，如之前所描述的，从第一输出信号Sh与第二输出信号Sl相位对齐的时刻开始，经过m个周期，第一输出信号Sh的第m个周期的上升沿与第二输出信号Sl的第m个周期的上升沿之间的时间差为m·tR，其中，m为大于等于1的整数。因此，可以基于第一输出信号Sh的第m个周期的上升沿与第二输出信号Sl的第m个周期的上升沿之间的时间差为m·tR来生成第一时间脉冲信号或者生成包括第一子脉冲信号和第二子脉冲信号的第二时间脉冲信号。
在一种示例中，时间生成电路132可以包括第一计数器、第二计数器和解码器。第一计数器可以被配置为从第一输出信号Sh与第二输出信号Sl相位对齐的时刻开始对第一输出信号Sh的周期进行计数。第二计数器可以被配置为从第一输出信号Sh与第二输出信号Sl相位对齐的时刻开始对第二输出信号Sl的周期进行计数。解码器可以被配置为：在第一输出信号Sh的周期数等于与数字信号相对应的值(例如，数字信号的位宽n)的情况下，在第一输出信号Sh的第n个周期的上升沿对应的时刻将第一时间脉冲信号置1，并且在第二输出信号Sl的周期数等于与数字信号相对应的值(例如，数字信号的位宽n)的情况下，在第二输出信号Sl的第n个周期的上升沿对应的时刻将第一时间脉冲信号置0。由此，可以生成脉宽为DeltaT的第一时间脉冲信号。或者，解码器可以被配置为：在第一输出信号Sh的周期数等于与数字信号相对应的值(例如，数字信号的位宽n)的情况下，在第一输出信号Sh的第n个周期的上升沿对应的时刻将第二时间脉冲信号的第一子脉冲信号置1，在第二输出信号Sl的周期数等于与数字信号相对应的值(例如，数字信号的位宽n)的情况下，在第二输出信号Sl的第n个周期的上升沿对应的时刻将第二时间脉冲信号的第二子脉冲信号置1。由此，可以生成包括第一子脉冲信号和第二子脉冲信号的第二时间脉冲信号，且第一子脉冲信号和第二子脉冲信号对应的第二最小时间间隔为DeltaT。
在一些实施方式中，由于第一输出信号Sh的周期与第二输出信号Sl的周期之间的周期差为飞秒量级或皮秒量级，因此可以生成脉宽为飞秒量级或皮秒量级的第一时间脉冲信号，或者生成包括时间间隔为飞秒量级或皮秒量级的第一子脉冲信号和第二子脉冲信号的第二时间脉冲信号。
在一些实施方式中，为了确定第一输出信号Sh的相位和第二输出信号Sl的相位对齐的时刻，数字时间转换电路130还可以包括鉴相器电路。鉴相器电路可以被配置为确定第一输出信号Sh和第二输出信号Sl的相位关系以生成指示第一输出信号Sh的相位与第二输出信号Sl的相位对齐的指示信号。在这种情况下，时间生成电路132可以被配置为基于数字信号、第一输出信号Sh、第二输出信号Sl和指示信号生成第一时间脉冲信号或第二时间脉冲信号。下面将描述包括鉴相器电路的数字时间转换电路的一些实施方式。
图14A示出了根据本公开的一些实施例的数字时间转换电路的框图。
参考图14A，数字时间转换电路140可以包括信号生成电路141、时间生成电路142和鉴相器电路143。信号生成电路141可以包括第一生成电路1411和第二生成电路1412。第一生成电路1311可以被配置为基于第一频率控制字Fh和基准时间单位Δ生成第一输出信号Sh。第二生成电路1312可以被配置为基于第二频率控制字Fl和基准时间单位Δ生成第二输出信号Sl。时间生成电路142可以被配置为接收数字信号、第一输出信号Sh以及第二输出信号Sl，以及基于数字信号、第一输出信号Sh以及第二输出信号Sl生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。
信号生成电路131可以采用根据图2描述的一些实施例中的信号生成电路来实现。信号生成电路131可以包括第一生成电路201和第二生成电路202。第一生成电路201可以包括第一DCO子电路2011和第一转换子电路2012。第二生成电路202可以包括第二DCO子电路2021和第二转换子电路2022。
例如，第一DCO子电路可以被配置为：基于第一频率控制字Fh和基准时间单位Δ生成第一中间信号Sh1；在生成第一中间信号Sh1时输出与第一中间信号Sh1的上升沿相对应的第一上升沿控制字、与第一中间信号Sh1的下降沿相对应的第一下降沿控制字、以及与第一中间信号Sh1的周期切换相对应的第一小数频率控制字。第一转换子电路2012可以被配置为将第一中间信号Sh1转换为第一输出信号Sh。在第一DCO电路包括图10中描述的时间平均频率直接周期合成器的实施方式中，第一下降沿控制字对应于第一DCO电路中的第二寄存器1013输出的选择信号，第一上升沿控制字对应于第一DCO电路中的第四寄存器1023输出的选择信号，并且第一小数频率控制字对应于第一DCO电路中的第一寄存器1012反馈到第一加法器1011的信号。
例如，第二DCO子电路可以被配置为：基于第二频率控制字Fl和基准时间单位Δ生成第二中间信号Sl1；在生成第二中间信号Sl1时输出与第二中间信号Sl1的上升沿相对应的第二上升沿控制字、与第二中间信号Sl1的下降沿相对应的第二下降沿控制字、以及与第二中间信号Sl1的周期切换相对应的第二小数频率控制字。第二转换子电路可以被配置为将第二中间信号Sl1转换为第二输出信号。在第二DCO电路包括图10中描述的时间平均频率直接周期合成器的实施方式中，第二下降沿控制字对应于第二DCO电路中的第二寄存器1013输出的选择信号，第二上升沿控制字对应于第二DCO电路中的第四寄存器1023输出的选择信号，并且第二小数频率控制字对应于第二DCO电路中的第一寄存器1012反馈到第一加法器1011的信号。
例如，在本示例中，第一频率控制字Fh可以包括第一整数部分和第一小数部分，第二频率控制字Fl可以包括第二整数部分和第二小数部分，第一整数部分和第二整数部分相同，并且第一小数部分和第二小数部分不相等。例如，第一小数部分和第二小数部分可以均不等于0。
例如，鉴相器电路143可以被配置为：基于第一上升沿控制字、第二上升沿控制字、第一下降沿控制字、第二下降沿控制字、第一小数频率控制字和第二小数频率控制字生成指示第一输出信号Sh的相位与第二输出信号Sl的相位对齐的指示信号。由于在第一输出信号Sh的相位和第二输出信号Sl的相位之间的相位差极小的情况下会出现亚稳态，因此直接比较第一输出信号Sh和第二输出信号Sl的相位关系很困难。通过第一DCO子电路输出的第一上升沿控制字、第一下降沿控制字和第一小数频率控制字以及第二DCO子电路输出的第二上升沿控制字、第二下降沿控制字和第二小数频率控制字，可以得到第一输出信号Sh和第二输出信号Sl的相位关系，从而在第一输出信号Sh的相位和第二输出信号Sl的相位之间的相位差非常小的情况下仍然能够进行相位比较。下面将结合图14B描述鉴相器电路143的一种示例。
图14B示出了根据本公开的一些实施例的鉴相器电路143的示意图。
参考图14B，鉴相器电路143可以包括第一数据比较器子电路1431、第二数据比较器子电路1432、第三数据比较器子电路1433、第四比较器子电路1434和指示信号生成子电路1435。第一数据比较器子电路1431可以被配置为将第一上升沿控制字与第二上升沿控制字进行比较并输出第一比较结果。第二数据比较器子电路1432可以被配置为将第一下降沿控制字与第二下降沿控制字进行比较并输出第二比较结果。第三数据比较器子电路1433可以被配置为将第一小数频率控制字与零进行比较并输出第三比较结果。第四数据比较器子电路1434可以被配置为将第二小数频率控制字与零进行比较并输出第四比较结果。指示信号生成子电路1435可以被配置为：在第一比较结果指示第一上升沿控制字与第二上升沿控制字相等、第二比较结果指示第一下降沿控制字与第二下降沿控制字相等、第一小数频率控制字等于零、以及第二小数频率控制字等于零的情况下，输出指示第一输出信号Sh的相位与第二输出信号Sl的相位对齐的指示信号；而在其余情况下(例如，在第一比较结果指示第一上升沿控制字与第二上升沿控制字不相等或者第二比较结果指示第一下降沿控制字与第二下降沿控制字不相等或者第一小数频率控制字不等于零或者以及第二小数频率控制字不等于零的情况下)，不输出信号或者输出指示第一输出信号Sh的相位与第二输出信号Sl的相位不对齐的信号。
例如，第一数据比较器子电路1431、第二数据比较器子电路1432、第三数据比较器子电路1433、第四比较器子电路1434、以及指示信号生成子电路1435可以通过组合逻辑电路来实施。
在一个示例中，参考图14C，在第一DCO电路和第二DCO电路均包括图10中描述的时间平均频率直接周期合成器的实施方式中，鉴相器电路143还可以包括串联连接的第五寄存器1436和第六寄存器1437、以及串联连接的第七寄存器1438和第八寄存器1439。参考图10，第二寄存器1013输出的下降沿控制字经过了第一寄存器1012和第二寄存器1013，第四寄存器1023输出的上升沿控制字经过了第三寄存器1022和第四寄存器1023。因此，为了使第一DCO电路输出的第一小数频率控制字、上升沿控制字和下降沿控制字保持同步，可以设置串联连接的第五寄存器1436和第六寄存器1437。类似地，为了使第二DCO电路输出的第二小数频率控制字、上升沿控制字和下降沿控制字保持同步，可以设置串联连接的第七寄存器1438和第八寄存器1439。
在该示例中，第五寄存器1436可以被配置为接收第一DCO子电路发送的第一小数频率控制字，第三数据比较器子电路1433可以被配置为将第六寄存器1437输出的第一小数频率控制字与零进行比较并输出第三比较结果。第七寄存器1438可以被配置为接收第二DCO子电路发送的第二小数频率控制字，第四数据比较器子电路1434可以被配置为将第八寄存器1439输出的第二小数频率控制字与零进行比较并输出第四比较结果。第五寄存器1436和第七寄存器1438可以具有与图10中的第一寄存器1012相同的配置，第六寄存器1437和第八寄存器1439可以具有与图10中的第二寄存器1013相同的配置。
需要说明，虽然图14C示出了第五寄存器1436和第六寄存器1437被配置为对第一DCO子电路发送的第一小数频率控制字进行缓存的示例。然而，本公开的实施例不限于此。例如，第五寄存器1436和第六寄存器1437可以设置在第三数据比较器子电路1433与指示信号生成子电路1435之间，并被配置为缓存第三数据比较器子电路1433的比较结果，以使得第一比较结果、第二比较结果和第三比较结果同步。类似地，第七寄存器1438和第八寄存器1439可以设置在第四数据比较器子电路1434与指示信号生成子电路1435之间，并被配置为缓存第四数据比较器子电路1434的比较结果，以使得第一比较结果、第二比较结果和第四比较结果同步。
图15A示出了根据本公开的一些实施例的数字时间转换电路的框图。
参考图15A，数字时间转换电路150可以包括信号生成电路151、时间生成电路152和鉴相器电路153。信号生成电路151可以包括第一生成电路1511和第二生成电路1512。第一生成电路1511可以被配置为基于第一频率控制字Fh和基准时间单位Δ生成第一输出信号Sh。第二生成电路1512可以被配置为基于第二频率控制字Fl和基准时间单位Δ生成第二输出信号Sl。时间生成电路152可以被配置为接收数字信号、第一输出信号Sh以及第二输出信号Sl，以及基于数字信号、第一输出信号Sh以及第二输出信号Sl生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。
信号生成电路151可以采用根据图12描述的一些实施例中的信号生成电路来实现。信号生成电路131可以包括第一生成电路1511和第二生成电路1512。第一生成电路1511可以包括第一DCO子电路1513和第一转换子电路1514。第二生成电路1512可以包括第二DCO子电路1515。
例如，在本示例中，第一频率控制字Fh可以包括第一整数部分和第一小数部分，第二频率控制字Fl包括第二整数部分和第二小数部分，且第二小数部分为0，也就是说，第二频率控制字Fl可以为整数，第二频率控制字Fl(即第二整数部分)等于第一频率控制字Fh的第一整数部分，第一小数部分不为0，也就是说，第一小数部分和第二小数部分不相等。
例如，第一DCO子电路1513可以被配置为：基于第一频率控制字Fh和基准时间单位Δ生成第一中间信号Sh1；在生成第一中间信号Sh1时输出与第一中间信号Sh1的上升沿相对应的第一上升沿控制字、与第一中间信号Sh1的下降沿相对应的第一下降沿控制字、以及与第一中间信号Sh1的周期切换相对应的第一小数频率控制字。第一转换子电路1514可以被配置为将第一中间信号Sh1转换为第一输出信号Sh。在第一DCO电路包括图10中描述的时间平均频率直接周期合成器的实施方式中，第一下降沿控制字对应于第一DCO电路的第二寄存器1013输出的选择信号，第一上升沿控制字对应于第一DCO电路的第四寄存器1023输出的选择信号，并且第一小数频率控制字对应于第一DCO电路的第一寄存器1012反馈到第一加法器1011的信号。
例如，第二DCO子电路1515可以被配置为：基于第二频率控制字Fl和基准时间单位Δ生成第二输出信号Sl。在第二DCO电路包括图10中描述的时间平均频率直接周期合成器100的实施方式中，第二下降沿控制字对应于第二DCO电路的第二寄存器1013输出的选择信号，第二上升沿控制字对应于第二DCO电路的第四寄存器1023输出的选择信号。
例如，鉴相器电路153可以被配置为：基于第一上升沿控制字、第二上升沿控制字、第一下降沿控制字、第二下降沿控制字、第一小数频率控制字生成指示第一输出信号Sh的相位与第二输出信号Sl的相位对齐的指示信号。由于在第一输出信号Sh的相位和第二输出信号Sl的相位之间的相位差极小的情况下会出现亚稳态，因此直接比较第一输出信号Sh和第二输出信号Sl的相位关系很困难。通过第一DCO子电路输出的第一上升沿控制字、第一下降沿控制字和第一小数频率控制字以及第二DCO子电路输出的第二上升沿控制字和第二下降沿控制字，可以得到第一输出信号Sh和第二输出信号Sl的相位关系，从而在第一输出信号Sh的相位和第二输出信号Sl的相位之间的相位差非常小的情况下仍然能够进行相位比较。下面将结合图15B描述鉴相器电路153的一种示例。
图15B示出了根据本公开的一些实施例的鉴相器电路153的示意图。
参考图15B，鉴相器电路153可以包括第一数据比较器子电路1531、第二数据比较器子电路1532和第三数据比较器子电路1533。由于第二DCO子电路1515所使用的第二频率控制字Fl为整数，因此与图14B中的鉴相器电路143相比，鉴相器电路153可以不包括第四数据比较器子电路。第一数据比较器子电路1531可以被配置为将第一上升沿控制字与第二上升沿控制字进行比较并输出第一比较结果。第二数据比较器子电路1532可以被配置为将第一下降沿控制字与第二下降沿控制字进行比较并输出第二比较结果。第三数据比较器子电路1533可以被配置为将第一小数频率控制字与零进行比较并输出第三比较结果。指示信号生成子电路1535可以被配置为：在第一比较结果指示第一上升沿控制字与第二上升沿控制字相等、第二比较结果指示第一下降沿控制字与第二下降沿控制字相等、第一小数频率控制字等于零的情况下，输出指示第一输出信号Sh的相位与第二输出信号Sl的相位对齐的指示信号；而在其余情况下(例如，在第一比较结果指示第一上升沿控制字与第二上升沿控制字不相等或者第二比较结果指示第一下降沿控制字与第二下降沿控制字不相等或者第一小数频率控制字不等于零的情况下)，不输出信号或者输出指示第一输出信号Sh的相位与第二输出信号Sl的相位不对齐的信号。
例如，第一数据比较器子电路1431、第二数据比较器子电路1432、第三数据比较器子电路1433、以及指示信号生成子电路1435可以通过组合逻辑电路来实施。
在一个示例中，参考图15C，在第一DCO电路1513和第二DCO电路1515均包括图10中描述的时间平均频率直接周期合成器100的实施方式中，鉴相器电路153还可以包括串联连接的第五寄存器1536和第六寄存器1537。参考图10，第二寄存器1013输出的下降沿控制字经过了第一寄存器1012和第二寄存器1013，第四寄存器1023输出的上升沿控制字经过了第三寄存器1022和第四寄存器1023。因此，为了使第一DCO电路输出的第一小数频率控制字、上升沿控制字和下降沿控制字保持同步，可以设置串联连接的第五寄存器1536和第六寄存器1537。
在该示例中，第五寄存器1536可以被配置为接收第一DCO子电路1513发送的第一小数频率控制字，第三数据比较器子电路1533可以被配置为将第六寄存器1537输出的第一小数频率控制字与零进行比较并输出第三比较结果。第五寄存器1536可以具有与图10中的第一寄存器1012相同的配置，第六寄存器1537可以具有与图10中的第二寄存器1013相同的配置。
需要说明，虽然图15C示出了第五寄存器1536和第六寄存器1537被配置为对第一DCO子电路发送的第一小数频率控制字进行缓存的示例。然而，本公开的实施例不限于此。例如，第五寄存器1536和第六寄存器1537可以设置在第三数据比较器子电路1533与指示信号生成子电路1535之间，并被配置为缓存第三数据比较器子电路1533的比较结果，以使得第一比较结果、第二比较结果和第三比较结果同步。
本公开的至少一实施例还提供一种信号生成方法。图16示出了根据本公开的至少一实施例的信号生成方法的流程图。
根据本公开的至少一实施例的信号生成方法可以包括步骤S161和S162。
步骤S161：基于第一频率控制字和基准时间单位生成第一输出信号；
步骤S162：基于第二频率控制字和基准时间单位生成第二输出信号。
在一些实施方式中，对于图2描述的信号生成电路，第一频率控制字可以包括第一整数部分和第一小数部分，第二频率控制字包括第二整数部分和第二小数部分，第一整数部分等于第二整数部分，第一小数部分与第二小数部分不相等，第一输出信号的周期与所述第二输出信号的周期不相等。关于基准时间单位的特性可以参考之前的描述。
在一些实施方式中，步骤S161可以包括：基于第一频率控制字和基准时间单位生成第一中间信号；以及将第一中间信号转换为第一输出信号。可以基于TAF方法来生成第一中间信号。关于生成第一中间信号的方法可以参考之前描述的各种实施例，这里将省略对其的描述。
例如，将第一中间信号转换为第一输出信号可以包括：滤除第一中间信号中的高频分量以将第一中间信号转换为第一输出信号。
在一些实施方式中，步骤S162可以包括：基于第二频率控制字和基准时间单位生成第二中间信号；以及将第二中间信号转换为第二输出信号。可以基于TAF方法来生成第二中间信号。关于生成第二中间信号的方法可以参考之前描述的各种实施例，这里将省略对其的描述。
例如，将第二中间信号转换为第二输出信号可以包括：滤除第二中间信号中的高频分量以将第二中间信号转换为第二输出信号。
在一些实施方式中，第一输出信号的周期与第二输出信号的周期之间的周期差与基准时间单位以及第一小数部分与第二小数部分之间的小数差有关。因此，通过设置合适的基准时间单位Δ、第一频率控制字和第二频率控制字，可以获得时间分辨率为飞秒或皮秒量级的信号。
在一些实施方式中，对于图12描述的信号生成电路，第一频率控制字可以包括第一整数部分和第一小数部分，第二频率控制字包括第二整数部分和第二小数部分，且第二小数部分为0，也就是说，第二频率控制字Fl可以为整数，第二频率控制字(即第二整数部分)等于第一频率控制字的第一整数部分，第一小数部分不为0，也就是说，第一小数部分和第二小数部分不相等。
在一些实施方式中，步骤S161可以包括：基于第一频率控制字和基准时间单位生成第一中间信号；以及将第一中间信号转换为第一输出信号。可以基于TAF方法来生成第一中间信号。关于生成第一中间信号的方法可以参考之前描述的各种实施例，这里将省略对其的描述。
例如，将第一中间信号转换为第一输出信号可以包括：滤除第一中间信号中的高频分量以将第一中间信号转换为第一输出信号。
在一些实施方式中，可以基于TAF方法来生成第二输出信号，例如，步骤S162可以包括：基于第二频率控制字和基准时间单位生成第二输出信号。第二输出信号仅具有一种周期，关于生成第二输出信号的方法可以参考之前描述的各种实施例，这里将省略对其的描述。
在一些实施方式中，第一输出信号的周期与第二输出信号的周期之间的周期差与基准时间单位和第一频率控制字Fh的第一小数部分有关。由此，通过设置合适的基准时间单位Δ和第一频率控制字，可以获得时间分辨率为飞秒或皮秒量级的信号。
本公开的至少一实施例还提供一种数字时间转换方法。图17示出了根据本公开的至少一实施例的数字时间转换方法的流程图。
参考图17，根据本公开的至少一实施例的数字时间转换方法可以包括步骤S171、S172、S173和S174。
步骤S171：基于第一频率控制字和基准时间单位生成第一输出信号。
步骤S171的一些实施方式可以参考以上描述的步骤S161。
步骤S172：基于第二频率控制字和基准时间单位生成第二输出信号。
步骤S172的一些实施方式可以参考以上描述的步骤S162。
例如，步骤S171可以由上述任一实施例所述的第一生成电路执行，步骤S172可以由上述任一实施例所述的第二生成电路执行。
通过步骤S171和S172，可以生成第一输出信号和第二输出信号，其中第一输出信号的周期与第二输出信号的周期之间的周期差与基准时间单位、第一频率控制字和第二频率控制字有关。在一些实施方式中，第一输出信号的周期与第二输出信号的周期之间的周期差与基准时间单位以及第一小数部分与第二小数部分之间的小数差有关。在一些实施方式中，第一输出信号的周期与第二输出信号的周期之间的周期差与基准时间单位和第一频率控制字Fh的第一小数部分有关。因此，取决于步骤S172的实施方式，第一输出信号的周期与第二输出信号的周期之间的周期差可以通过式(11)或式(15)来表示。
步骤S173：接收数字信号、第一输出信号以及第二输出信号。
在一些实施方式中，数字信号可以具有表示为<n-1∶0>的n比特，其中n可以表示数字信号的位宽，并且n为大于等于1的整数。
步骤S174：基于数字信号、第一输出信号以及第二输出信号生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。
例如，步骤S173和S174可以由上述任一实施例所述的时间生成电路和鉴相器电路执行。
例如，关于第一时间脉冲信号的特性可以参考上面在数字时间转换电路的实施例中对第一时间脉冲信号的相关描述，关于第二时间脉冲信号的特性可以参考上面在数字时间转换电路的实施例中对第二时间脉冲信号的相关描述。
在一些实施方式，步骤S174可以包括基于数字信号的位宽、第一输出信号以及第二输出信号生成与数字信号对应的第一时间脉冲信号或第二时间脉冲信号。
在一些实施方式中，如之前所描述的，从第一输出信号的相位与第二输出信号的相位对齐的时刻开始，经过m个周期，第一输出信号的第m个周期的上升沿与第二输出信号的第m个周期的上升沿之间的时间差为m·tR，其中，m为大于等于1的整数。
在一种示例中，步骤S174可以包括：从第一输出信号的相位与第二输出信号的相位对齐的时刻开始对第一输出信号的周期进行计数(例如，从1开始计数)；从第一输出信号的相位与第二输出信号的相位对齐的时刻开始对第二输出信号的周期进行计数；在第一输出信号的第n个周期的上升沿对应的时刻将第一时间脉冲信号置1，并且在第二输出信号的第n个周期的上升沿对应的时刻将第一时间脉冲信号置0。例如，从第一输出信号的相位与第二输出信号的相位对齐时刻开始对第一输出信号的周期进行计数，当计数值为n时对应的第一输出信号的周期即为第一输出信号的第n个周期。例如，从第一输出信号的相位与第二输出信号的相位对齐时刻开始对第二输出信号的周期进行计数，当计数值为n时对应的第二输出信号的周期即为第二输出信号的第n个周期。由此，可以生成脉宽(即第一最小时间间隔)为DeltaT的第一时间脉冲信号。
附加地或可替换地，步骤S174可以包括：在第一输出信号的第n个周期的上升沿对应的时刻将第一子脉冲信号置1，在第二输出信号的第n个周期的上升沿对应的时刻将第二时间脉冲信号的第二子脉冲信号置1。例如，从第一输出信号的相位与第二输出信号的相位对齐时刻开始对第一输出信号的周期进行计数，当计数值为n时对应的第一输出信号的周期即为第一输出信号的第n个周期。例如，从第一输出信号的相位与第二输出信号的相位对齐时刻开始对第二输出信号的周期进行计数，当计数值为n时对应的第二输出信号的周期即为第二输出信号的第n个周期。由此，可以生成包括第一子脉冲信号和第二子脉冲信号的第二时间脉冲信号，且第一子脉冲信号和第二子脉冲信号对应的第二最小时间间隔为DeltaT。
在一些实施方式，数字时间转换方法还可以包括：确定第一输出信号和第二输出信号的相位关系以生成指示第一输出信号的相位与第二输出信号的相位对齐的指示信号。在这种情况下，步骤S174可以包括：基于数字信号、第一输出信号、第二输出信号和指示信号生成第一时间脉冲信号或第二时间脉冲信号。例如，在步骤S174中，在接收到指示信号(该指示信号即表示第一输出信号的相位与第二输出信号的相位对齐)的情况下，则开始对第一输出信号的周期和第二输出信号的周期进行计数。
关于确定第一输出信号和第二输出信号的相位关系的方法可以参考以上的各种实施例，这里省略对其的描述。
在一些实施方式中，由于第一输出信号的周期与第二输出信号的周期之间的周期差可以为飞秒量级或皮秒量级，因此可以生成脉宽为飞秒量级或皮秒量级的第一时间脉冲信号，或者生成包括时间间隔为飞秒量级或皮秒量级的第一子脉冲信号和第二子脉冲信号的第二时间脉冲信号。
在一些实施方式中，图17中所描述的数字时间转换方法可以应用于根据本公开各种实施例的数字时间转换电路。
对于本公开，还有以下几点需要说明：
(1)本公开的实施例的附图只涉及到与本公开的实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

Claims (25)

1.一种信号生成电路，包括：
第一生成电路，被配置为基于第一频率控制字和基准时间单位生成第一输出信号；
第二生成电路，被配置为基于第二频率控制字和所述基准时间单位生成第二输出信号，
其中，所述第一频率控制字包括第一整数部分和第一小数部分，所述第二频率控制字包括第二整数部分和第二小数部分，所述第一整数部分等于所述第二整数部分，所述第一小数部分不为零，所述第二小数部分为零，所述第一输出信号的周期与所述第二输出信号的周期不相等。
2.如权利要求1所述的信号生成电路，其中，所述第一输出信号的周期与所述第二输出信号的周期之间的周期差与所述基准时间单位和所述第一小数部分有关。
3.如权利要求1所述的信号生成电路，其中，所述第一生成电路包括第一数字控制振荡器子电路和第一转换子电路，所述第一数字控制振荡器子电路被配置为基于所述第一频率控制字和所述基准时间单位生成第一中间信号，所述第一转换子电路被配置为将所述第一中间信号转换为所述第一输出信号，
其中，所述第二生成电路包括第二数字控制振荡器子电路，所述第二数字控制振荡器子电路被配置为基于所述第二频率控制字和所述基准时间单位生成所述第二输出信号，
其中，所述第一中间信号是通过第一原始周期和第二原始周期以交错方式生成的，所述第一中间信号的平均周期通过下式表示：
Th＝(1-rh)·TA+rh·TB，
其中，Th表示所述第一中间信号的平均周期，rh表示所述第一小数部分，TA表示所述第一原始周期，TB表示所述第二原始周期；
所述第二输出信号的周期通过下式表示：
Tl＝TA，
其中，Tl表示所述第二输出信号的周期。
4.如权利要求3所述的信号生成电路，其中，所述第一转换子电路被配置为滤除所述第一中间信号中的高频分量以得到所述第一输出信号。
5.如权利要求3所述的信号生成电路，其中，所述第一转换子电路包括第二鉴相器、第二环路滤波器、第二压控振荡器和第二分频器，
所述第二压控振荡器被配置为根据控制变量生成具有第二预定振荡频率的振荡信号，
所述第二分频器被配置为对所述振荡信号进行分频以得到分频信号，
所述第二鉴相器被配置为比较所述第一中间信号的频率与所述分频信号的频率之间的差异，以输出差异变量，
所述第二环路滤波器被配置为滤除所述差异变量中的高频分量，以生成控制所述第一压控振荡器的所述控制变量，
所述第二压控振荡器还被配置为当所述第一中间信号的频率与所述分频信号的频率相等时，生成并输出所述第一输出信号。
6.如权利要求5所述的信号生成电路，其中，所述第二环路滤波器的参数根据所述第一中间信号的频率和所述第一小数部分的最低有效位确定。
7.如权利要求6所述的信号生成电路，其中，所述第二环路滤波器的参数包括所述第二环路滤波器的带宽，所述第二环路滤波器的带宽根据下式确定：
Bwlp≤fh·rLSB，
其中，Bwlp表示所述第二环路滤波器的带宽，fh表示所述第一中间信号的平均频率，并且rLSB表示所述第一小数部分的最低有效位对应的值。
8.如权利要求3所述的信号生成电路，其中，所述第一数字控制振荡器子电路和所述第二数字控制振荡器子电路包括时间平均频率直接周期合成器。
9.如权利要求1-8中任一项所述的信号生成电路，还包括基准时间单位生成电路，所述基准时间单位生成电路被配置为生成所述基准时间单位。
10.如权利要求9所述的信号生成电路，其中，所述基准时间单位生成电路包括包含多个D触发器的计数器。
11.如权利要求9所述的信号生成电路，其中，所述基准时间单位生成电路包括：
第一压控振荡器，被配置为以第一预定振荡频率振荡；
锁相环回路电路，被配置为将所述第一压控振荡器的输出频率锁定为基准输出频率；和
K个输出端，被配置为输出K个相位均匀间隔的输出信号，其中，K为大于1的正整数，
其中，所述基准输出频率表示为fΔ，所述基准时间单位是所述K个输出端输出的任意两个相邻的输出信号之间的时间跨度，所述基准时间单位表示为Δ，并且Δ＝1/(K·fΔ)。
12.如权利要求1-8中任一项所述的信号生成电路，还包括：控制电路，
其中，所述控制电路被配置为确定所述第一频率控制字和所述第二频率控制字，并输出所述第一频率控制字至所述第一生成电路，输出所述第二频率控制字至所述第二生成电路。
13.一种数字时间转换电路，包括：
如权利要求1-12中任一项所述的信号生成电路；以及
时间生成电路，被配置为接收数字信号、所述第一输出信号以及所述第二输出信号；以及基于所述数字信号、所述第一输出信号以及所述第二输出信号生成与所述数字信号对应的第一时间脉冲信号或第二时间脉冲信号，
其中，所述第一时间脉冲信号的上升沿和下降沿之间的第一最小时间间隔与所述基准时间单位和所述第一小数部分有关；或者，所述第二时间脉冲信号包括第一子脉冲信号和第二子脉冲信号，所述第一子脉冲信号的上升沿和第二子脉冲信号的上升沿之间的第二最小时间间隔与所述基准时间单位和所述第一小数部分有关。
14.如权利要求13所述的数字时间转换电路，还包括鉴相器电路，
其中，所述鉴相器电路被配置为确定所述第一输出信号和所述第二输出信号的相位关系以生成指示所述第一输出信号的相位与所述第二输出信号的相位对齐的指示信号，
所述时间生成电路被配置为基于所述数字信号、所述第一输出信号、所述第二输出信号和所述指示信号生成所述第一时间脉冲信号或所述第二时间脉冲信号。
15.如权利要求14所述的数字时间转换电路，其中，所述第一生成电路包括被配置为基于所述第一频率控制字和所述基准时间单位生成第一中间信号的第一数字控制振荡器子电路和被配置为将所述第一中间信号转换为所述第一输出信号的第一转换子电路，所述第二生成电路包括被配置为基于所述第二频率控制字和所述基准时间单位生成第二输出信号的第二数字控制振荡器子电路，
所述第一生成电路还被配置为在生成所述第一中间信号时输出与所述第一中间信号的上升沿相对应的第一上升沿控制字、与所述第一中间信号的下降沿相对应的第一下降沿控制字、以及与所述第一中间信号的周期切换相对应的第一小数频率控制字，
所述第二生成电路还被配置为在生成所述第二输出信号时输出与所述第二输出信号的上升沿相对应的第二上升沿控制字以及与所述第二输出信号的下降沿相对应的第二下降沿控制字，并且
所述鉴相器电路被配置为：基于所述第一上升沿控制字、所述第二上升沿控制字、所述第一下降沿控制字、所述第二下降沿控制字和所述第一小数频率控制字生成所述指示信号。
16.如权利要求15所述的数字时间转换电路，其中，所述鉴相器电路被配置为：在所述第一上升沿控制字等于所述第二上升沿控制字、所述第一下降沿控制字等于所述第二下降沿控制字、以及所述第一小数频率控制字等于零的情况下，生成所述指示信号。
17.如权利要求13-16中任一项所述的数字时间转换电路，其中，所述第一最小时间间隔或所述第二最小时间间隔表示为：
DeltaT＝n·tR，
其中，DeltaT表示所述第一最小时间间隔或所述第二最小时间间隔，n表示所述数字信号的位宽，tR表示所述第一输出信号的周期与所述第二输出信号的周期之间的周期差，且tR表示为：
tR＝rh·Δ，
其中，rh表示所述第一小数部分，Δ表示所述基准时间单位。
18.一种信号生成方法，包括：
基于第一频率控制字和基准时间单位生成第一输出信号；以及
基于第二频率控制字和所述基准时间单位生成第二输出信号，
其中，所述第一频率控制字包括第一整数部分和第一小数部分，所述第二频率控制字包括第二整数部分和第二小数部分，所述第一整数部分等于所述第二整数部分，所述第一小数部分不为零，所述第二小数部分为零，所述第一输出信号的周期与所述第二输出信号的周期不相等。
19.如权利要求18所述的信号生成方法，其中，所述第一输出信号的周期与所述第二输出信号的周期之间的周期差与所述基准时间单位和所述第一小数部分有关。
20.如权利要求18或19所述的信号生成方法，其中，所述基于第一频率控制字和基准时间单位生成第一输出信号，包括：
基于所述第一频率控制字和所述基准时间单位生成第一中间信号；以及
将所述第一中间信号转换为所述第一输出信号，
其中，所述第一中间信号是通过第一原始周期和第二原始周期以交错方式生成的，所述第一中间信号的平均周期通过下式表示：
Th＝(1-rh)·TA+rh·TB，
其中，Th表示所述第一中间信号的平均周期，rh表示所述第一小数部分，TA表示所述第一原始周期，TB表示所述第二原始周期。
21.如权利要求20所述的信号生成方法，其中，将所述第一中间信号转换为所述第一输出信号包括：
滤除所述第一中间信号中的高频分量以将所述第一中间信号转换为所述第一输出信号。
22.一种应用于权利要求13-17任一项所述的数字时间转换电路的数字时间转换方法包括：
接收所述数字信号、所述第一输出信号以及所述第二输出信号；以及
基于所述数字信号、所述第一输出信号以及所述第二输出信号生成与所述数字信号对应的第一时间脉冲信号或第二时间脉冲信号。
23.如权利要求22所述的数字时间转换方法，还包括：确定所述第一输出信号和所述第二输出信号的相位关系以生成指示所述第一输出信号的相位与所述第二输出信号的相位对齐的指示信号，
其中，基于所述数字信号、所述第一输出信号以及所述第二输出信号生成与所述数字信号对应的第一时间脉冲信号或第二时间脉冲信号包括：基于所述数字信号、所述第一输出信号、所述第二输出信号以及所述指示信号生成所述第一时间脉冲信号或所述第二时间脉冲信号。
24.如权利要求23所述的数字时间转换方法，其中，
基于第一频率控制字和基准时间单位生成第一输出信号包括：基于所述第一频率控制字和所述基准时间单位生成第一中间信号、以及将所述第一中间信号转换为所述第一输出信号，
所述数字时间转换方法还包括：
当生成所述第一中间信号时获得与所述第一中间信号的上升沿相对应的第一上升沿控制字、与所述第一中间信号的下降沿相对应的第一下降沿控制字、以及与所述第一中间信号的周期切换相对应的第一小数频率控制字；以及
当生成所述第二输出信号时获得与所述第二输出信号的上升沿相对应的第二上升沿控制字以及与所述第二输出信号的下降沿相对应的第二下降沿控制字，
其中，确定所述第一输出信号和所述第二输出信号的相位关系以生成所述指示信号包括：基于所述第一上升沿控制字、所述第二上升沿控制字、所述第一下降沿控制字、所述第二下降沿控制字和所述第一小数频率控制字生成所述指示信号。
25.如权利要求24所述的数字时间转换方法，其中，基于所述第一上升沿控制字、所述第二上升沿控制字、所述第一下降沿控制字、所述第二下降沿控制字和所述第一小数频率控制字生成所述指示信号包括：在所述第一上升沿控制字等于所述第二上升沿控制字、所述第一下降沿控制字等于所述第二下降沿控制字、以及所述第一小数频率控制字等于零的情况下，生成所述指示信号。
CN201910813635.6A 2019-08-30 2019-08-30 信号生成电路及其方法、数字时间转换电路及其方法 Active CN110518907B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910813635.6A CN110518907B (zh) 2019-08-30 2019-08-30 信号生成电路及其方法、数字时间转换电路及其方法
PCT/CN2020/108244 WO2021036775A1 (zh) 2019-08-30 2020-08-10 信号生成电路及其方法、数字时间转换电路及其方法
US17/296,305 US11588491B2 (en) 2019-08-30 2020-08-10 Signal generation circuit and method, and digit-to-time conversion circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910813635.6A CN110518907B (zh) 2019-08-30 2019-08-30 信号生成电路及其方法、数字时间转换电路及其方法

Publications (2)

Publication Number Publication Date
CN110518907A true CN110518907A (zh) 2019-11-29
CN110518907B CN110518907B (zh) 2021-12-03

Family

ID=68629453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910813635.6A Active CN110518907B (zh) 2019-08-30 2019-08-30 信号生成电路及其方法、数字时间转换电路及其方法

Country Status (3)

Country Link
US (1) US11588491B2 (zh)
CN (1) CN110518907B (zh)
WO (1) WO2021036775A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036805A1 (zh) * 2019-08-30 2021-03-04 京东方科技集团股份有限公司 信号生成电路及其方法、数字时间转换电路及其方法
WO2021036775A1 (zh) * 2019-08-30 2021-03-04 京东方科技集团股份有限公司 信号生成电路及其方法、数字时间转换电路及其方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040066240A1 (en) * 2001-04-25 2004-04-08 Staszewski Robert B. Frequency synthesizer with digitally-controlled oscillator
CN103384151A (zh) * 2012-04-05 2013-11-06 联发科技（新加坡）私人有限公司 处理数控振荡器中的失配的方法及装置
CN103427835A (zh) * 2012-05-10 2013-12-04 联发科技股份有限公司 频率调制器
CN106708166A (zh) * 2017-01-09 2017-05-24 京东方科技集团股份有限公司 信号生成器和信号生成方法
CN108270441A (zh) * 2017-01-04 2018-07-10 京东方科技集团股份有限公司 频率可调的频率源和相关的系统、方法和电子设备
CN108336994A (zh) * 2017-01-18 2018-07-27 美高森美半导体无限责任公司 具有积分非线性内插(inl)失真补偿的时钟合成器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379714B1 (en) 2015-06-01 2016-06-28 Liming Xiu Circuits and methods of TAF-DPS vernier caliper for time-of-flight measurement
US9621173B1 (en) 2015-11-19 2017-04-11 Liming Xiu Circuits and methods of implementing time-average-frequency direct period synthesizer on programmable logic chip and driving applications using the same
CN108270437B (zh) 2017-01-04 2023-04-14 京东方科技集团股份有限公司 数控振荡器和基于数控振荡器的全数字锁频环和锁相环
CN107425851B (zh) * 2017-08-09 2021-08-06 京东方科技集团股份有限公司 频率补偿器、电子设备和频率补偿方法
JP6939261B2 (ja) * 2017-08-29 2021-09-22 セイコーエプソン株式会社 時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体
CN108429551B (zh) 2018-01-31 2022-07-05 京东方科技集团股份有限公司 一种电子设备的控制方法及电子设备
CN110518907B (zh) 2019-08-30 2021-12-03 京东方科技集团股份有限公司 信号生成电路及其方法、数字时间转换电路及其方法
CN110518906B (zh) 2019-08-30 2023-04-07 京东方科技集团股份有限公司 信号生成电路及其方法、数字时间转换电路及其方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040066240A1 (en) * 2001-04-25 2004-04-08 Staszewski Robert B. Frequency synthesizer with digitally-controlled oscillator
CN103384151A (zh) * 2012-04-05 2013-11-06 联发科技（新加坡）私人有限公司 处理数控振荡器中的失配的方法及装置
CN103427835A (zh) * 2012-05-10 2013-12-04 联发科技股份有限公司 频率调制器
CN108270441A (zh) * 2017-01-04 2018-07-10 京东方科技集团股份有限公司 频率可调的频率源和相关的系统、方法和电子设备
CN106708166A (zh) * 2017-01-09 2017-05-24 京东方科技集团股份有限公司 信号生成器和信号生成方法
CN108336994A (zh) * 2017-01-18 2018-07-27 美高森美半导体无限责任公司 具有积分非线性内插(inl)失真补偿的时钟合成器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIMING XIU等: "A Reconfigurable TAF-DPS Frequency Synthesizer on FPGA Achieving 2 ppb Frequency Granularity and Two-Cycle Switching Speed", 《 IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS 》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036805A1 (zh) * 2019-08-30 2021-03-04 京东方科技集团股份有限公司 信号生成电路及其方法、数字时间转换电路及其方法
WO2021036775A1 (zh) * 2019-08-30 2021-03-04 京东方科技集团股份有限公司 信号生成电路及其方法、数字时间转换电路及其方法
US11342925B2 (en) 2019-08-30 2022-05-24 Beijing Boe Technology Development Co., Ltd. Signal generation circuit and method, and digit-to-time conversion circuit and method
US11588491B2 (en) 2019-08-30 2023-02-21 Beijing Boe Technology Development Co., Ltd. Signal generation circuit and method, and digit-to-time conversion circuit and method

Also Published As

Publication number Publication date
CN110518907B (zh) 2021-12-03
US11588491B2 (en) 2023-02-21
WO2021036775A1 (zh) 2021-03-04
US20220052703A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
CN110518906A (zh) 信号生成电路及其方法、数字时间转换电路及其方法
CN107643674B (zh) 一种基于FPGA进位链的Vernier型TDC电路
JP4850473B2 (ja) デジタル位相検出器
US7847643B2 (en) Circuit with multiphase oscillator
US7187738B2 (en) Processing high-speed digital signals
US7940098B1 (en) Fractional delay-locked loops
US9008261B2 (en) Circuits and methods for using a flying-adder synthesizer as a fractional frequency divider
US7965143B2 (en) Digital phase detector and phase-locked loop
JP6596234B2 (ja) 発振回路、電圧制御発振器、シリアルデータレシーバ
CN105634443B (zh) 时钟产生装置与其小数分频器
TWI329995B (en) Lock detecting circuit and method for phase lock loop systems
CN110518907A (zh) 信号生成电路及其方法、数字时间转换电路及其方法
CA2441967A1 (en) System and method for multiple-phase clock generation
US7642865B2 (en) System and method for multiple-phase clock generation
CN106549667B (zh) 数字小数分频器及其分频方法
US10700669B2 (en) Avoiding very low duty cycles in a divided clock generated by a frequency divider
JP2007053685A (ja) 半導体集積回路装置
EP4175180A1 (en) Circuitry and methods for fractional division of high-frequency clock signals
CN111817712B (zh) 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法
US8461884B2 (en) Programmable delay circuit providing for a wide span of delays
US11012080B2 (en) Frequency locked loop, electronic device, and frequency generation method
KR100769690B1 (ko) 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
Xiu All digital FPGA-implementable time-average-frequency direct period synthesis for IoT applications
Cheng et al. A 1.0/spl mu/m CMOS all-digital clock multiplier
KR100189773B1 (ko) 디지털 위상 동기 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant