CN1964074A - 碳纳米管晶体管及形成碳纳米管器件的方法 - Google Patents

碳纳米管晶体管及形成碳纳米管器件的方法 Download PDF

Info

Publication number
CN1964074A
CN1964074A CNA2006101444838A CN200610144483A CN1964074A CN 1964074 A CN1964074 A CN 1964074A CN A2006101444838 A CNA2006101444838 A CN A2006101444838A CN 200610144483 A CN200610144483 A CN 200610144483A CN 1964074 A CN1964074 A CN 1964074A
Authority
CN
China
Prior art keywords
grid
transistor
source
cnt
carbon nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101444838A
Other languages
English (en)
Other versions
CN100561750C (zh
Inventor
E·J·诺瓦克
陈佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1964074A publication Critical patent/CN1964074A/zh
Application granted granted Critical
Publication of CN100561750C publication Critical patent/CN100561750C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/94—Specified use of nanostructure for electronic or optoelectronic application in a logic circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种CNT技术，此技术克服了CNTFET的固有双极特性。本发明的一个实施例提供稳定的p型CNTFET或稳定的n型CNTFET。本发明的另一个实施例提供互补CNT器件。为了克服CNTFET的双极特性，在与源极/漏极电极相对的CNT下引入源极/漏极栅极。这些源极/漏极栅极用于向CNT的末端提供正或负电压以将对应的FET分别配置为n型或p型CNTFET。配置一个为n型CNTFET而另一个为p型CNTFET的两个相邻CNTFET可以结合成互补CNT器件。为了独立调整单个CNTFET的阈值电压，还可以在CNT下，具体地，在与前栅极相对的CNT的沟道区域下引入后栅极。此方法将寄生电容和寄生电阻最小化。

Description

碳纳米管晶体管及形成碳纳米管器件的方法
技术领域
本发明一般涉及碳纳米管半导体器件，更具体地说，涉及碳纳米管场效应晶体管，用于克服固有双极特性并且允许调整阈值电压，并且涉及结合这样的晶体管的互补碳纳米管器件。
背景技术
碳纳米管(即纳米范围的空心石墨管)依赖其几何构型，能表现出金属或半导体性质。最近几年，提出使用如CNT场效应晶体管的(CNTFET)的半导体碳纳米管(CNT)器件来克服硅半导体器件遇到的尺寸缩小的限制。另外，因为半导体CNT表现出高的跨导，对于互补器件如互补反相器是一种期望的特性，已经提出模仿互补金属氧化物半导体(CMOS)技术的互补CNTFET电路。然而，做此事有两个基本障碍。第一，因为在源极和漏极电极和CNT之间的结处形成肖特基势垒接触，CNT形成固有双极FET。第二，因为CNTFET的阈值电压(Vt)不容易通过如掺杂沟道的常规方式控制，所以要求一些方法以将阈值电压调整到符合互补CNTFET的值。因此，提供CNTFET，更具体地说，提供结合碳纳米管晶体管的互补CNT器件以克服固有双极特性并且允许调整阈值电压是有利的。
发明内容
根据上述，这里公开的是碳纳米管(CNT)技术，该技术克服了CNT场效应晶体管(FET)的固有双极特性并且可选地允许独立调整阈值。本发明的一个实施例提供稳定的p型CNTFET或稳定的n型CNTFET。本发明的另一个实施例提供互补CNT器件(例如，互补CNT反相器)，其结合了稳定的p型CNTFET和稳定的n型CNTFET两种器件，如所述。
更具体地说，本发明的稳定的n型CNTFET或p型CNTFET的实施例包括至少一个碳纳米管(CNT)，具有第一侧面，第二侧面和相对末端。为了说明目的，这里使用单CNT描述本发明的CNTFET的实施例。然而，在附图中预期并示出了本发明的CNTFET可以结合单CNT或多CNT。具体地，该CNT在沟道区域的任一侧上(即在相对末端)具有中心沟道区域和源极漏极电极。源极/漏极电极与CNT的第一侧面在相对末端接触。CNTFET结构还包括第一栅极(即，前栅极)用于给CNT的沟道区域提供电势以使CNTFET在导通或未导通状态(即，将FET导通或断开)，第二栅极(即，源极/漏极栅极)用于使CNT的相对末端的费米级到价带或导带以便将CNTFET配置为pFET或nFET，并且可选地，第三栅极(即，后栅极)用于给CNT的沟道区域提供预选电势以调整CNTFET的阈值电压。每个栅极(即，第一栅极，第二栅极和第三栅极)都包括栅极导体(例如，掺杂多晶硅，硅化钨，或任何其它合适的导体材料)和栅极介质(例如二氧化硅或任何其它合适的介质材料)。
第一栅极位于在沟道区域上并且在源极/漏极电极之间的CNT的第一侧面上。
第二栅极位于CNT的与源极/漏极电极相对的第二侧面上。具体地，第二栅极位于CNT的每个末端。如上所述，调整第二栅极到预选(负或正)电压以将CNTFET分别配置为pFET或nFET。例如，向CNT的源极/漏极电极提供负偏置(即，负电压)可以通过使费米级到价带并导致在源极/漏极电极下空穴占优，促使CNT中产生大量空穴。最终的结构用作pFET。可选地，向CNT的源极/漏极电极提供正偏置(即正电压)可以通过使费米级到导带并导致在源极/漏极电极下电子占优，促使CNT中产生大量电子。最终的结构用作nFET。形成第二栅极以便在CNT下的两个第二栅极之间具有间隙(即介质填充空间)。在两个源极/漏极栅极之间的间隙限定CNT区域，其不受第二栅极控制并且，因此，此间隙的尺寸限定CNTFET的沟道区域。另外，第一和第二栅极可以在一定程度上交迭(例如，第一栅极可以在间隙上对准并且在部分第二栅极上延伸)以便最优化碳纳米管中的传导。另外，在CNT的第一侧面上的第一栅极和在CNT的第二侧面上的第二栅极的相对位置最小化第二栅极和第一栅极之间的寄生电容并且还避免了第二栅极和源极/漏极电极之间的寄生电阻。
可选地，第三栅极可以位于在沟道区域之下的CNT的第二侧面上。如上所述，第三栅极可以偏置到另外的预选电压以调整CNTFET的阈值电压。第三栅极可以位于比第二栅极更靠近CNT的地方，其程度不使在源极/漏极电极附近的CNT上的第二栅极的效应模糊。第三栅极还可以位于两个第二栅极之间的间隙中，以便其到CNT的距离与第二栅极相同。然而，CNFET的驱动电流可以通过将第三栅极设置在间隙下最优化，这样第三栅极的栅极介质比第一栅极和第二栅极的栅极介质厚。如果第三栅极在间隙下，那么间隙的尺寸还限定第三栅极可以起作用的碳纳米管的区域(即可以施加预选电势以调整阈值电压的区域)。
如上所述，本发明的另一个实施例提供互补CNT器件(例如互补反相器)，其结合了稳定的p型CNTFET和稳定的n型CNTFET，如上所述。更具体地说，互补CNT器件的实施例包括两个晶体管(即，第一晶体管和第二晶体管)。第一和第二晶体管的每一个包括至少一个碳纳米管(如上所述)，源极/漏极电极(如上所述)，第一栅极(如上所述)，第二栅极(如上所述)以及可选地，第三栅极(如上所述)。如本发明的CNTFET，为了说明目的，使用在第一和第二晶体管的每个中的单CNT描述本发明的互补CNT器件的实施例。然而，在附图中预期并示出，本发明的CNTFET可以在第一和第二晶体管的每个中与单CNT或多CNT结合。相邻晶体管(即，第一和第二晶体管)可以通过将晶体管的一个配置成n型CNTFET并且另一个配置成p型CNTFET结合成互补CNT器件(即互补CNT反相器)。具体地，通过第二栅极向第一晶体管的相对末端提供的正电压将第一晶体管配置为稳定的n型晶体管(参见上述详细讨论)。通过第二栅极向第二晶体管的相对末端提供的负电压将第二晶体管配置为稳定的p型晶体管(参见上述详细讨论)。另外，如果第三栅极位于第一和第二晶体管两个的沟道区域下(如上所述)，第三栅极可以用于分别独立调整在互补CNT器件中的n型和p型CNTFET的阈值电压。
这里还公开了形成本发明的CNTFET结构和互补CNT器件结构的方法。更具体地说，后面提供的方法步骤用于形成单CNTFET(p型或n型)或互补CNT器件(具有p型和n型CNTFET两种)。
该方法包括形成至少一个晶体管，以便形成的每个晶体管(例如单晶体管或多个相邻晶体管)都具有前栅极，源极/漏极栅极，和可选的后栅极。向前栅极提供预选电压以便可以向CNT的沟道区域提供电势，并且因此导通或断开CNTFET。向源极/漏极栅极提供另一个预选电压(预选负或正电压)以便使CNT的相对末端的费米级到价带或导带并且因此将CNFET分别配置为pFET或nFET。可选地，向后栅极提供另外的预选电压以便在沟道区域上提供预选电势以独立调整CNTFET的阈值电压。使用常规方法形成每一个栅极结构(即前栅极，源极/漏极栅极和后栅极)，以便它们的每一个都包括与CNT相邻的对应的栅极导体(例如掺杂多晶硅，硅化钨，或其它合适的导体材料)和对应的栅极介质(例如二氧化硅，或其它合适的介质材料)。
更具体地说，通过可选地形成后栅极结构(例如，在衬底上的绝缘层上)形成至少一个晶体管。优选在后栅极上形成源极/漏极栅极并且通过间隙分开，以便后栅极在间隙下对准。形成具有相对末端和沟道区域的碳纳米管，以便源极/漏极栅极在相对末端下对准并且以便间隙(并且因此，后栅极)在沟道区域下。本领域的技术人员将认识到，通过在后栅极上形成源极/漏极栅极，在后栅极和碳纳米管之间形成的后栅极介质厚于在第二栅极和碳纳米管之间的源极/漏极栅极介质，以最优化驱动电流。另外，在碳纳米管上形成源极/漏极电极，以便它们与源极/漏极栅极相对的碳纳米管的相对末端接触。还在CNT上形成前栅极。具体地，在源极/漏极电极之间的沟道区域上形成前栅极。通过在间隙上对准前栅极并且在每个源极/漏极栅极的部分上延伸前栅极，可以最优化碳纳米管中的传导。通过分别向与源极/漏极电极相对的CNT的相对末端提供负电压或正电压，可以将至少一个晶体管配置成pFET或nFET。如果形成至少两个相邻晶体管，那些晶体管可以通过将两个相邻晶体管中的一个配置成稳定的p型晶体管而所述两个相邻晶体管中的另一个配置成稳定的n型晶体管合并成互补CNT反相器。
当结合后面的描述和附图理解时，将会更好的理解和明白本发明的实施例的这些和其它方面。然而应该明白，虽然随后的描述说明了本发明的优选实施例及其许多具体细节，但是这是以说明的方式而非限制的方式给出的。在不脱离其精神下可以改变并修正本发明的实施例的范围，并且本发明包括所有这样的修正。
附图说明
从随后参考附图的详细描述可以更好的理解本发明的实施例，其中：
图1是CNT晶体管的截面图；
图2是图1的晶体管的平面图；
图3是互补CNT器件的截面图；
图4是图3的互补CNT器件的平面图；以及
图5示出了形成图1和图2的结构的方法的实施例的流程图。
具体实施方式
本发明的实施例
通过参考在附图中示出并且在随后详细描述的非限制性实施例，更全面地说明本发明的实施例及其各种特征和有利的细节。应该注意，在附图中示出的特征没必要按比例画出。省略对公知部件和工艺技术的描述以不使本发明的实施例模糊。这里使用的实例仅旨在促进实践本发明的实施例的方法的理解并且进一步使本领域的技术人员实践本发明的实施例。因此，不应该认为实例是对本发明的范围的限制。
如上所述，提出使用如CNT场效应晶体管(CNTFET)的碳纳米管(CNT)器件来克服硅半导体器件遇到的尺寸缩小的限制。另外，CNT表现出高跨导，对于互补器件(如，互补反相器)是期望的特性。因此，期望使用CNT以形成模仿互补金属氧化物半导体(CMOS)技术的互补CNTFET电路。然而，做此事有两个基本障碍。第一，因为在源极和漏极电极和CNT之间的结处形成肖特基势垒接触，CNT形成固有双极FET。第二，因为CNTFET的阈值电压(Vt)对n型FET为固有的负值，而对p型FET为固有的正值，要求一些方法以将阈值电压调整到符合互补CNTFET的值。
已有少许现有技术方法旨在克服在CNTFET中的双极特性。一种方法包括用有机分子掺杂CNT的源极/漏极区域的表面以便形成p型或n型FET。此方法在FET的形成期间要求附加工艺步骤并且不允许使用者利用此双极特性。另一种方法包括在源极/漏极电极和前栅极之间的CNT的源极/漏极区域上引入源极/漏极栅极。向源极/漏极栅极施加预选电压以在CNT的末端区域中形成电子层或空穴层，以便分别形成n型FET或p型FET。然而，因为电极和前栅极之间的空间有限，限制了这些源极/漏极栅极的尺寸。另外，在CNT上的源极/漏极栅极的位置在源极/漏极栅极和源极/漏极电极之间引起寄生电阻并且还在源极/漏极栅极和前栅极之间引起寄生电容。因此，有利的是提供改进的CNTFET，更具体地说，提供改进的互补CNT器件以克服固有双极特性并且允许调整阈值电压。
由于前面所述，这里公开的是克服了CNT场效应晶体管(FET)的固有双极特性并且可选地允许独立阈值调整的碳纳米管(CNT)技术。本发明的一个实施例提供稳定的p型CNTFET或稳定的n型CNTFET。本发明的另一个实施例提供互补CNT器件(例如互补CNT反相器)，其结合了稳定的p型CNTFET和稳定的n型CNTFET两种器件。为了克服CNTFET的双极特性并且独立调整CNTFET的阈值电压，本发明的结构使用“虚”源极/漏极栅极和后栅极，目的是描述完整集成的CNT技术(包括CNTFET和互补CNT器件)。具体地，在衬底上引入两个栅极层以分别为每个CNTFET形成自对准虚源极/漏极(VSD)栅极和后栅极。在这两个栅极层上引入CNT。在CNT上，形成源极/漏极接触(即，源极/漏极电极)以便它们与CNT的末端接触。最后，在CNT中的沟道区域上的两电极之间形成前栅极(即有源栅极)。此方法将寄生电容和寄生电阻最小化。
更具体地说，图1和2一起示出了在衬底103上的绝缘材料102(即单或多层氧化物或其它介质材料，包括浅沟道隔离结构和/或其它隔离结构)中的稳定的n型CNTFET或稳定的p型CNTFET 100的实施例。CNTFET 100包括至少一个碳纳米管110(CNT)，具有第一侧面117，第二侧面118和相对末端111。为了说明目的，这里使用单CNT描述CNTFET的实施例。然而，在图2中预期并示出，本发明的CNTFET可以与单CNT或多CNT 110结合。具体地，CNT 110具有中心沟道区域113和在沟道区域113的任意一侧上(即在相对末端111)的源极/漏极电极105。源极/漏极电极105与CNT 110的第一侧面117在相对末端111处接触。CNTFET结构100还包括第一栅极115(即前栅极)用于向CNT 110的沟道区域113提供电势以导通或断开CNTFET 100，第二栅极125(即源极/漏极栅极)用于向CNT 110的相对末端110提供预选费米势以使CNTFET100成为pFET或nFET，以及可选的第三栅极135(即后栅极)用于向CNT 110的沟道区域113提供预选电势以调整CNTFET 100的阈值电压。每个栅极(即第一栅极115，第二栅极125，和第三栅极135)都包括在栅极介质(例如，二氧化硅或任何其它合适的介质材料)上与CNT 110相邻的栅极导体(例如，掺杂多晶硅，硅化钨，或任何其它合适的导体材料)。用于不同栅极的栅极导体和栅极介质可以包括相同或不同的导体和介质材料。每个栅极还可以包括栅极接触(例如，第一栅极接触116，第二栅极接触126和第三栅极接触136)，通过它们可以向对应的栅极提供电压。
第一栅极115位于沟道区域113上的CNT 110的第一侧面117上并且位于源极/漏极电极105之间。
第二栅极125位于与源极/漏极电极105相对的CNT 110的第二侧面118上。具体地说，第二栅极125位于CNT 110的每个末端111处。如上所述，第二栅极125用于设置(即，调整)CNT 110的末端区域111的费米级到价带或导带，为了将CNFET 100分别配置为pFET或nFET。例如，向第二栅极125提供负偏置(即负电压)可以通过使费米级到源极/漏极电极之下的价带(即通过使在CNT的相对末端空穴占优)使CNT 110中产生大量空穴。最终的结构用作pFET。可选地，如在图1中所示，向第二栅极125提供正偏置(即正电压)可以通过使费米级到源极/漏极电极之下的导带(即通过使在CNT的相对末端电子占优)使CNT 110中产生大量电子。最终的结构用作nFET。形成第二栅极125以便在两个第二栅极125之间，在CNT 110下具有间隙128(即介质填充空间)。在两个源极/漏极栅极125之间的间隙128限定CNT 110区域，其不受第二栅极125控制并且，因此，此间隙128的尺寸108限定CNTFET 110的沟道区域113。另外，第一栅极115和第二栅极125可以在一定程度上交迭(例如，第一栅极115可以在间隙128上对准并且在部分第二栅极125上延伸)以便最优化碳纳米管110中的传导性。另外，在CNT 110的第一侧面117上的第一栅极115和在CNT 110的第二侧面118上的第二栅极125的相对位置最小化第二栅极125和第一栅极115之间的寄生电容并且还避免了第二栅极125和源极/漏极电极105之间的寄生电阻。
可选地，第三栅极135可以位于CNT 110的第二侧面118上，在沟道区域113之下。如上所述，向第三栅极135提供另外的预选电压可以用于向CNT 110的沟道区域113提供预选电势，为了独立调整CNTFET 100的阈值电压。第三栅极135可以位于比第二栅极125更靠近CNT 110，到达不使CNT 110的第二栅极125的效应模糊的程度。第三栅极135还可以位于两个第二栅极125之间的间隙128中，以便到CNT 110的距离与第二栅极125相同。然而，CNFET 100的驱动电流可以通过将第三栅极135设置在间隙128下最优化，以使第三栅极的栅极介质(即后栅极介质107)分别比第一栅极115和第二栅极125的栅极介质114和106厚。如果第三栅极125在间隙128下，那么间隙128的尺寸108还限定碳纳米管110的区域109，其中第三栅极135可以起作用(即区域109，对其可以施加预选电势以调整阈值电压)。
图3和图4一起示出了互补CNT器件200的实施例(例如互补反相器)，其在衬底203上的绝缘材料202(例如氧化物)中结合了稳定的p型CNTFET 400和稳定的n型CNTFET 300，如上所述。更具体地说，互补CNT器件200包括两个相邻晶体管(即，第一晶体管300和第二晶体管400)。第一和第二晶体管300和400的每一个都包括至少一个碳纳米管310，410(如上所述)，源极/漏极电极305，405(如上所述)，第一栅极315，415(如上所述)，第二栅极325，425(如上所述)以及可选地，第三栅极335，435(如上所述)。如本发明的CNTFET 100，为了说明目的，使用在第一和第二晶体管300，400的每个中的单CNT 310，410描述本发明的互补CNT器件200的实施例。然而，在图4中预期并示出，本发明可以在第一和第二晶体管300，400的每个中结合单CNT 310，410或多CNT 310，410。相邻晶体管(即，第一和第二晶体管300，400)可以通过调整相邻晶体管的CNT中的费米级结合成互补CNT器件200(例如互补CNT反相器)以便将晶体管的一个配置成n型CNTFET 300并且另一个配置成p型CNTFET 400。具体地，向第二栅极325提供正电压使第一晶体管300的相对末端311的费米级到导带并且，因此将第一晶体管300配置成稳定的n型晶体管(参见上面的详细讨论)。向第二栅极425提供负电压使第二晶体管400的相对末端411的费米级到价带并且，因此将第二晶体管配置成稳定的p型晶体管(参见上面的详细讨论)。另外，如果第三栅极335，435位于第一和第二晶体管300，400两个的沟道区域313，413之下(如上所述)，第三栅极335，435可以用于分别独立调整在互补CNT器件200中的n型和p型CNTFET 300，400的阈值电压。具体地，向第三栅极335，435提供另外的预选电压可以用于向CNT的沟道区域提供预选电势以便独立调整CNTFET的阈值电压。
图5示出了形成图1和图2的p型和n型CNTFET结构100和图3和图4的互补CNT器件结构200的方法。更具体地说，后面提供的方法步骤用于形成单CNTFET100(p型或n型)或互补CNT器件200(具有p型400和n型300CNTFET两种)。
该方法包括形成至少一个晶体管以便形成每个晶体管(例如单晶体管或多个相邻晶体管)，都具有前栅极，源极/漏极栅极，和可选的后栅极(500)。形成前栅极(在工艺508中)以便可以向CNT的沟道区域提供电势，以导通或断开CNTFET。形成源极/漏极栅极(在下面讨论的工艺504中)以便向源极/漏极栅极提供的预选偏置(例如预选正或负电压)可以使CNT的相对末端的费米级到价带或导带，以将CNFET分别配置为pFET或nFET(在工艺512或514中)。可选地形成后栅极(在工艺502中)以便向后栅极提供的另外的预选电压可以在沟道区域上提供预选电势，以独立调整CNTFET的阈值电压(在工艺516中，参见下面的详细讨论)。使用常规方法形成每一个栅极结构(即前栅极，源极/漏极栅极和后栅极)，以便它们的每一个都包括与CNT相邻在对应的栅极介质(例如二氧化硅，或其它合适的介质材料)上的对应栅极导体(例如掺杂多晶硅，硅化钨，或其它合适的导体材料)。
更具体地说，通过可选地形成后栅极结构(例如，在衬底上的绝缘层上)形成至少一个晶体管(502)。优选在后栅极上形成源极/漏极栅极并且通过间隙分开，以便后栅极在间隙下对准(504)。形成具有相对末端和沟道区域的碳纳米管，以便源极/漏极栅极在相对末端下对准，并且以便间隙(并且因此，后栅极)在沟道区域下(506)。本领域的技术人员将认识到，通过在后栅极上形成源极/漏极栅极，在后栅极和碳纳米管之间形成的后栅极介质厚于在第二栅极和碳纳米管之间的源极/漏极栅极介质，以最优化驱动电流。在碳纳米管上形成源极/漏极电极，以便它们与源极/漏极栅极相对的相对末端接触(510)。还在CNT上形成前栅极(508)。具体地，在源极/漏极电极之间的沟道区域上形成前栅极。通过在间隙上对准前栅极并且在每个源极/漏极栅极的部分上延伸前栅极，在碳纳米管中的传导可以最优化(509)。通过分别向源极/漏极电极提供负电压或正电压，至少一个晶体管可以配置成pFET或nFET。如果形成至少两个相邻晶体管，那些晶体管可以通过将两个相邻晶体管中的一个配置成稳定p型晶体管而所述两个相邻晶体管中的另一个配置成稳定n型晶体管合并成互补CNT反相器(514)。一旦形成单CNTFET(在工艺512中)或形成具有多个CNTFET的互补CNT器件(在工艺514中)，可以向后栅极提供另外的预选电压以独立调整每个CNTFET的阈值电压(516)。具体地，可以调整后栅极电压以便当前栅极电压与源极电压相同时沟道区域的电势导致很少的自由电子或空穴，但是对n型CNTFET当前栅极电压相对于源极电压高于(正值)阈值电压时导致大量电子，或对p型CNTFET当前栅极电压相对于源极电压低于(负值)阈值电压时导致大量空穴。对于互补CNTFET操作，p型和n型CNTFET的阈值电压的绝对值每个都小于用于操作互补CNTFET电路的电源电压，p型阈值电压小于零并且n型阈值电压大于零。
因此，上面公开的是CNT技术，其克服了CNTFET的固有双极特性并且可选地允许独立调整阈值。本发明的一个实施例提供稳定的p型CNTFET或稳定的n型CNTFET。本发明的另一个实施例提供互补CNT器件。为了克服了CNTFET的双极特性，在源极/漏极相对的CNT下引入源极/漏极栅极。源极/漏极栅极用于将CNT的末端的费米级设置到导带或价带以便将FET分别配置成n型或p型CNTFET。配置为一个是n型CNTFET而另一个是p型CNTFET的两个相邻FET可以结合成一个互补CNT器件。为了独立调整单个CNTFET的阈值电压，还可以在CNT下具体是在前栅极相对的CNT的沟道区域下引入后栅极。这些CNTFET表现出最小的寄生电容和电阻并且，因此可以结合成使用很小功率而提供很高速度的高密度互补电路。另外，根据工艺，环境或其它变量调整CNTFET的阈值电压的能力提高了电路产量。最后，与本发明的CNTFET相关的制造成本比那些与现有技术相关的制造成本低，因为省略了掺杂源极和漏极区域的步骤并增加了可获得的电路密度。
前面具体实施例的描述将全面揭示本发明的一般属性，其它人可以通过提供当前知识容易地修改和/或改变用于不同的应用的这样的具体实施例，而不脱离一般的概念，并且因此，这样的改变和修改应该并旨在包括在公开的实施例的等同范围和意义中。应该明白这里使用的措词或术语是为了说明目的而不是限制。因此，虽然本发明根据优选实施例进行了描述，本领域的技术人员应该认识到本发明可以利用在附加权利要求的精神和范围内的修改实施。

Claims (22)

1.一种碳纳米管晶体管，包括：
至少一个碳纳米管，具有第一侧面，第二侧面和相对末端并且包括在所述相对末端之间的沟道区域；
源极/漏极电极，在所述第一侧面上，与所述相对末端接触；
第一栅极，在所述源极/漏极电极之间的所述沟道区域上的所述第一侧面上；以及
第二栅极，在与所述源极/漏极电极相对的所述第二侧面上，其中向所述第二栅极提供的预选电压将所述碳纳米管晶体管配置为p型晶体管和n型晶体管中的一个。
2.根据权利要求1的碳纳米管晶体管，还包括在所述第二栅极之间的间隙，其限定在所述碳纳米管中的所述沟道区域的尺寸。
3.根据权利要求1的碳纳米管晶体管，还包括在所述第二栅极之间的间隙，其中所述第一栅极在所述间隙上对准并且在所述第二栅极上交迭以最优化在所述碳纳米管中的传导。
4.根据权利要求1的碳纳米管晶体管，其中所述第一侧面上的所述第一栅极和所述第二侧面上的所述第二栅极的相对位置最小化所述第二栅极和所述第一栅极之间的寄生电容并且避免了所述第二栅极和所述源极/漏极电极之间的寄生电阻。
5.一种碳纳米管晶体管，包括：
至少一个碳纳米管，具有第一侧面，第二侧面和相对末端并且包括在所述相对末端之间的沟道区域；
源极/漏极电极，在所述第一侧面上，与所述相对末端接触；
第一栅极，在所述源极/漏极电极之间的所述沟道区域上的所述第一侧面上；以及
第二栅极，在与所述源极/漏极电极相对的所述第二侧面上；以及
第三栅极，在所述沟道区域下的所述第二侧面上，
其中向所述第二栅极提供的预选电压将所述碳纳米管晶体管配置为p型晶体管和n型晶体管中的一个，以及
其中向所述第三栅极提供的另外的预选电压调整所述碳纳米管晶体管的阈值电压。
6.根据权利要求5的碳纳米管晶体管，还包括在所述第二栅极之间的间隙，其限定在所述碳纳米管中的所述沟道区域的尺寸。
7.根据权利要求5的碳纳米管晶体管，还包括在所述第二栅极之间的间隙，其中所述第三栅极在所述间隙下对准。
8.根据权利要求5的碳纳米管晶体管，其中所述第一栅极，所述第二栅极和所述第三栅极的每一个包括栅极介质，其中所述第三栅极的所述栅极介质比所述第一栅极和所述第二栅极的所述栅极介质厚以最优化驱动电流。
9.根据权利要求5的碳纳米管晶体管，还包括在所述第二栅极之间的间隙，其中所述第一栅极在所述间隙上对准并且在所述第二栅极上交迭以最优化在所述碳纳米管中的传导。
10.根据权利要求5的碳纳米管晶体管，其中所述第一侧面上的所述第一栅极和所述第二侧面上的所述第二栅极的相对位置最小化所述第二栅极和所述第一栅极之间的寄生电容并且避免了所述第二栅极和所述源极/漏极电极之间的寄生电阻。
11.一种互补碳纳米管器件，包括：
第一晶体管；以及
第二晶体管，与所述第一晶体管电连接，其中所述第一晶体管和所述第二晶体管的每一个包括：
至少一个碳纳米管，具有第一侧面，第二侧面和相对末端并且包括在所述相对末端之间的沟道区域；
源极/漏极电极，在所述第一侧面上，与所述相对末端接触；
第一栅极，在所述源极/漏极电极之间的所述沟道区域上的所述第一侧面上；以及
第二栅极，在与所述源极/漏极电极相对的所述第二侧面上，
其中向所述第一晶体管的所述第二栅极提供的正电压将所述第一晶体管配置为n型晶体管，以及
其中向所述第二晶体管的所述第二栅极提供的负电压将所述第二晶体管配置为p型晶体管。
12.根据权利要求11的互补碳纳米管器件，其中所述第一晶体管和所述第二晶体管的每一个还包括在所述第二栅极之间的间隙，其限定在所述碳纳米管中的所述沟道区域。
13.根据权利要求11的互补碳纳米管器件，其中所述第一晶体管和所述第二晶体管的每一个还包括在所述第二栅极之间的间隙，其中所述第一栅极在所述间隙上对准并且在所述第二栅极上交迭以最优化在所述碳纳米管中的传导。
14.根据权利要求11的互补碳纳米管器件，其中对于所述第一晶体管和所述第二晶体管的每一个，所述第一侧面上的所述第一栅极和所述第二侧面上的所述第二栅极的相对位置最小化所述第二栅极和所述第一栅极之间的寄生电容并且避免了所述第二栅极和所述源极/漏极电极之间的寄生电阻。
15.根据权利要求11的互补碳纳米管器件，其中所述第一晶体管和所述第二晶体管的每一个包括在所述沟道区域下的所述第二侧面上的第三栅极以允许独立调整阈值电压。
16.一种形成碳纳米管器件的方法，包括如下步骤：
形成至少一个晶体管，其中每个晶体管通过如下步骤形成：
在衬底中形成源极/漏极栅极以便所述源极/漏极栅极分开一间隙；
在所述源极/漏极栅极上形成具有相对末端和沟道区域的碳纳米管，以便所述源极/漏极栅极在所述相对末端下对准并且所述间隙在所述沟道区域下；
在所述沟道区域上形成前栅极；以及
在所述碳纳米管的所述相对末端上并与其接触形成源极/漏极电极；以及
通过向所述源极/漏极栅极分别提供负电压和正电压中的一个，将所述至少一个晶体管配置为p型晶体管和n型晶体管中的一个。
17.根据权利要求16的方法，还包括通过限定所述间隙的尺寸限定所述沟道区域的尺寸。
18.根据权利要求16的方法，还包括：
在所述形成所述源极/漏极栅极的步骤之前形成后栅极，以便所述后栅极在所述沟道区域下对准；以及
使用所述后栅极以调整所述碳纳米管晶体管的阈值电压。
19.根据权利要求18的方法，其中所述形成所述源极/漏极栅极的步骤还包括在所述后栅极上形成所述源极/漏极栅极，以便在所述后栅极和所述碳纳米管之间的后栅极介质比在所述第二栅极和所述碳纳米管之间的源极/漏极栅极介质厚，以最优化驱动电流。
20.根据权利要求19的方法，还包括通过限定所述间隙的尺寸限定所述碳纳米管的区域，其中所述后栅极可以起作用。
21.根据权利要求16的方法，其中所述形成所述前栅极的步骤还包括在所述间隙上对准前栅极并且在每个所述源极/漏极栅极的部分上延伸所述前栅极以最优化在所述碳纳米管中的传导。
22.根据权利要求16的方法，其中所述形成所述至少一个晶体管的步骤包括同时形成两个相邻晶体管，并且其中所述方法还包括通过将所述两个相邻晶体管中的一个配置成p型晶体管并将所述两个中的另一个配置成n型晶体管形成互补碳纳米管反相器。
CNB2006101444838A 2005-11-10 2006-11-08 碳纳米管晶体管及形成碳纳米管器件的方法 Active CN100561750C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/164,109 US7492015B2 (en) 2005-11-10 2005-11-10 Complementary carbon nanotube triple gate technology
US11/164109 2005-11-10

Publications (2)

Publication Number Publication Date
CN1964074A true CN1964074A (zh) 2007-05-16
CN100561750C CN100561750C (zh) 2009-11-18

Family

ID=38002877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101444838A Active CN100561750C (zh) 2005-11-10 2006-11-08 碳纳米管晶体管及形成碳纳米管器件的方法

Country Status (3)

Country Link
US (1) US7492015B2 (zh)
JP (1) JP5220300B2 (zh)
CN (1) CN100561750C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013040859A1 (zh) * 2011-09-19 2013-03-28 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
CN103796947A (zh) * 2011-09-09 2014-05-14 国际商业机器公司 将纳米管嵌入纳米孔内以用于dna移动
WO2020244541A1 (zh) * 2019-06-05 2020-12-10 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子装置

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007099642A1 (ja) * 2006-03-03 2007-09-07 Fujitsu Limited カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
US8004043B2 (en) * 2006-12-19 2011-08-23 Intel Corporation Logic circuits using carbon nanotube transistors
US20080237738A1 (en) * 2007-03-27 2008-10-02 Christoph Andreas Kleint Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell arrangement; memory module
US7871851B2 (en) * 2007-05-25 2011-01-18 RF Nano Method for integrating nanotube devices with CMOS for RF/analog SoC applications
WO2009014804A2 (en) * 2007-05-29 2009-01-29 Dawei Wang Nanotube dual gate transistor and method of operating the same
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
JP2009252798A (ja) * 2008-04-01 2009-10-29 Mitsumi Electric Co Ltd カーボンナノチューブ電界効果トランジスタおよびその製造方法
GB2458907A (en) * 2008-04-01 2009-10-07 Sharp Kk Device interconnects
US7612270B1 (en) * 2008-04-09 2009-11-03 International Business Machines Corporation Nanoelectromechanical digital inverter
KR101432037B1 (ko) * 2008-04-25 2014-08-20 삼성전자주식회사 앰비폴라 특성을 가진 탄소나노튜브 트랜지스터를 구비한전환가능한 논리회로
WO2010010944A1 (ja) * 2008-07-25 2010-01-28 国立大学法人東北大学 相補型論理ゲート装置
KR101491714B1 (ko) * 2008-09-16 2015-02-16 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR101026160B1 (ko) 2008-11-26 2011-04-05 한국원자력연구원 하이브리드형 나노소자 논리회로 및 그 제조 방법
KR101076767B1 (ko) * 2009-02-11 2011-10-26 광주과학기술원 나노소자 논리회로 및 그 제조방법
KR20100094192A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 탄소나노튜브 박막을 이용한 에스램
US8422273B2 (en) 2009-05-21 2013-04-16 International Business Machines Corporation Nanowire mesh FET with multiple threshold voltages
JP5544796B2 (ja) * 2009-09-10 2014-07-09 ソニー株式会社 ３端子型電子デバイス及び２端子型電子デバイス
US9181089B2 (en) 2010-01-15 2015-11-10 Board Of Regents Of The University Of Texas System Carbon nanotube crossbar based nano-architecture
US8193032B2 (en) * 2010-06-29 2012-06-05 International Business Machines Corporation Ultrathin spacer formation for carbon-based FET
US8404539B2 (en) 2010-07-08 2013-03-26 International Business Machines Corporation Self-aligned contacts in carbon devices
US8344358B2 (en) 2010-09-07 2013-01-01 International Business Machines Corporation Graphene transistor with a self-aligned gate
US9076873B2 (en) 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
US8455365B2 (en) 2011-05-19 2013-06-04 Dechao Guo Self-aligned carbon electronics with embedded gate electrode
US8895417B2 (en) * 2011-11-29 2014-11-25 International Business Machines Corporation Reducing contact resistance for field-effect transistor devices
US8772910B2 (en) 2011-11-29 2014-07-08 International Business Machines Corporation Doping carbon nanotubes and graphene for improving electronic mobility
JP2013179274A (ja) * 2012-02-09 2013-09-09 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
US9130568B2 (en) 2012-08-09 2015-09-08 Ecole Polytechnique Federale De Lausanne (Epfl) Controllable polarity FET based arithmetic and differential logic
WO2014165950A1 (pt) * 2013-04-10 2014-10-16 Firmano Lino Junior Aditivo catalisador não incrustante no processo de craqueamento de petróleo aditivo e na octanagem e queima de combustível
US9287406B2 (en) * 2013-06-06 2016-03-15 Macronix International Co., Ltd. Dual-mode transistor devices and methods for operating same
KR102445520B1 (ko) * 2014-04-24 2022-09-20 유니버시티 오브 플로리다 리서치 파운데이션, 인크. 고전력 전자기기를 위한 조정 가능한 배리어 트랜지스터
KR102201320B1 (ko) * 2014-06-12 2021-01-11 삼성전자주식회사 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자소자
CN104103692A (zh) * 2014-07-14 2014-10-15 南京邮电大学 一种峰值掺杂结合对称线性掺杂结构的碳纳米场效应管
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
WO2016100049A1 (en) 2014-12-18 2016-06-23 Edico Genome Corporation Chemically-sensitive field effect transistor
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
CN105810750B (zh) * 2014-12-29 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种碳纳米管神经元器件及其制作方法
US10380309B2 (en) 2015-06-01 2019-08-13 Ecole Polytechnique Federale De Lausanne (Epfl) Boolean logic optimization in majority-inverter graphs
EP3459115A4 (en) 2016-05-16 2020-04-08 Agilome, Inc. GRAPHEN-FET DEVICES, SYSTEMS AND METHODS FOR USE THEREOF FOR SEQUENCING NUCLEIC ACIDS
US10594319B2 (en) * 2016-06-03 2020-03-17 Northwestern University System and method for complimentary VT-drop ambipolar carbon nanotube logic
US10665798B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US10665799B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10903034B2 (en) * 2016-10-17 2021-01-26 Wisys Technology Foundation, Inc. Planar field emission transistor
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
US11165032B2 (en) * 2019-09-05 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using carbon nanotubes
US20220231153A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS Fabrication Methods for Back-Gate Transistor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US20040253741A1 (en) * 2003-02-06 2004-12-16 Alexander Star Analyte detection in liquids with carbon nanotube field effect transistor devices
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
WO2004010552A1 (en) * 2002-07-19 2004-01-29 President And Fellows Of Harvard College Nanoscale coherent optical components
US7358121B2 (en) * 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US20040144972A1 (en) * 2002-10-04 2004-07-29 Hongjie Dai Carbon nanotube circuits with high-kappa dielectrics
DE10250830B4 (de) * 2002-10-31 2015-02-26 Qimonda Ag Verfahren zum Herstellung eines Schaltkreis-Arrays
JP4774665B2 (ja) * 2003-02-05 2011-09-14 ソニー株式会社 半導体装置の製造方法
JP4036454B2 (ja) * 2003-05-30 2008-01-23 独立行政法人理化学研究所 薄膜トランジスタ。
US7211854B2 (en) * 2003-06-09 2007-05-01 Nantero, Inc. Field effect devices having a gate controlled via a nanotube switching element
KR101015498B1 (ko) * 2003-06-14 2011-02-21 삼성전자주식회사 수직 카본나노튜브 전계효과트랜지스터 및 그 제조방법
EP1508926A1 (en) * 2003-08-19 2005-02-23 Hitachi, Ltd. Nanotube transistor device
US7105851B2 (en) * 2003-09-24 2006-09-12 Intel Corporation Nanotubes for integrated circuits
JP2005116618A (ja) * 2003-10-03 2005-04-28 Fujitsu Ltd 半導体装置およびその製造方法
US6890780B2 (en) * 2003-10-10 2005-05-10 General Electric Company Method for forming an electrostatically-doped carbon nanotube device
US7378715B2 (en) * 2003-10-10 2008-05-27 General Electric Company Free-standing electrostatically-doped carbon nanotube device
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
US7508039B2 (en) * 2004-05-04 2009-03-24 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Portland State University Carbon nanotube (CNT) multiplexers, circuits, and actuators
US7180107B2 (en) * 2004-05-25 2007-02-20 International Business Machines Corporation Method of fabricating a tunneling nanotube field effect transistor
EP1805823A2 (en) * 2004-10-12 2007-07-11 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
US7170120B2 (en) * 2005-03-31 2007-01-30 Intel Corporation Carbon nanotube energy well (CNEW) field effect transistor
US7141727B1 (en) * 2005-05-16 2006-11-28 International Business Machines Corporation Method and apparatus for fabricating a carbon nanotube transistor having unipolar characteristics
US7786024B2 (en) * 2006-11-29 2010-08-31 Nanosys, Inc. Selective processing of semiconductor nanowires by polarized visible radiation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103796947A (zh) * 2011-09-09 2014-05-14 国际商业机器公司 将纳米管嵌入纳米孔内以用于dna移动
CN103796947B (zh) * 2011-09-09 2017-02-15 国际商业机器公司 将纳米管嵌入纳米孔内以用于dna移动
WO2013040859A1 (zh) * 2011-09-19 2013-03-28 中国科学院物理研究所 纳米多层膜、场效应管、传感器、随机存储器及制备方法
US9559295B2 (en) 2011-09-19 2017-01-31 Institute Of Physics, Chinese Academy Of Sciences Nano multilayer film, field effect tube, sensor, random accessory memory and preparation method
WO2020244541A1 (zh) * 2019-06-05 2020-12-10 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、电子装置
US11844227B2 (en) 2019-06-05 2023-12-12 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, and electronic device

Also Published As

Publication number Publication date
US20070102747A1 (en) 2007-05-10
JP2007134721A (ja) 2007-05-31
JP5220300B2 (ja) 2013-06-26
CN100561750C (zh) 2009-11-18
US7492015B2 (en) 2009-02-17

Similar Documents

Publication Publication Date Title
CN100561750C (zh) 碳纳米管晶体管及形成碳纳米管器件的方法
US6498370B1 (en) SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same
KR101526555B1 (ko) 재구성 가능한 전자 소자 및 이의 동작 방법
JP4664631B2 (ja) 半導体装置及びその製造方法
JP5172671B2 (ja) デュアルゲートｃｍｏｓ構造体を製造する方法、キャパシタ、及び、デュアルゲート・キャパシタ
CN102484132B (zh) 隧道场效应器件
JPH07202051A (ja) ゲート制御横型バイポーラ接合トランジスタ及びその製造方法
JP5158095B2 (ja) 半導体装置及びその製造方法
CN110148630B (zh) 一种双栅小带隙半导体晶体管及其制备方法
JP5925740B2 (ja) トンネル電界効果トランジスタ
JPH11233799A (ja) 可変コンデンサおよびその製造方法
JP3353875B2 (ja) Ｓｏｉ・ｍｏｓ電界効果トランジスタ
KR101508971B1 (ko) 재구성 가능한 전자 소자 및 이의 동작 방법
US6686627B2 (en) Multiple conductive plug structure for lateral RF MOS devices
US9006710B2 (en) Type-switching transistors, electronic devices including the same, and methods of operating the type-switching transistors and electronic devices
JP5280142B2 (ja) 半導体装置およびその製造方法
TWI796719B (zh) 具有經組態以用於高電壓應用之電晶體之整合總成及形成整合總成之方法
US20050003573A1 (en) Field-effect type semiconductor device for power amplifier
US20090325352A1 (en) Methods of forming drain extended transistors
JP5269913B2 (ja) 高降伏電圧の二重ゲート半導体装置
US11063141B1 (en) Insulated gate field effect bipolar transistor and manufacturing method thereof
JP4220665B2 (ja) 半導体装置
KR20010040745A (ko) 소스 영역을 후면에 접속하기 위한 플러그를 포함하는래터럴 고주파 금속 산화막 반도체 소자용 의사-메시게이트 구조
US8004023B2 (en) Semiconductor device and method of fabricating the same
Banerjee et al. Enhanced analog/RF performance of hybrid charge plasma based junctionless C-FinFET amplifiers at 10 nm technology node

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171106

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171106

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.