CN1961411A - 用于形成具有硅化物层的半导体器件的方法 - Google Patents

用于形成具有硅化物层的半导体器件的方法 Download PDF

Info

Publication number
CN1961411A
CN1961411A CNA2005800171377A CN200580017137A CN1961411A CN 1961411 A CN1961411 A CN 1961411A CN A2005800171377 A CNA2005800171377 A CN A2005800171377A CN 200580017137 A CN200580017137 A CN 200580017137A CN 1961411 A CN1961411 A CN 1961411A
Authority
CN
China
Prior art keywords
metal silicide
silicide layer
layer
metal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800171377A
Other languages
English (en)
Other versions
CN100541738C (zh
Inventor
达尔迈什·贾瓦拉尼
塔伯·A·斯蒂芬斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1961411A publication Critical patent/CN1961411A/zh
Application granted granted Critical
Publication of CN100541738C publication Critical patent/CN100541738C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于形成半导体器件的方法，包括，提供半导体基板，在半导体基板上形成绝缘层，在绝缘层上形成传导层，在传导层上形成第一金属硅化物层，对传导层构图以形成构图的第一层，其中构图的第一层是控制电极的一部分，对第一金属硅化物层构图以在控制电极上形成构图的第一金属硅化物层，由此构图的第一金属硅化物层保持在控制电极上，并且在构图的金属硅化物层上形成第二金属硅化物层，其中第二金属硅化物层的厚度大于第一金属硅化物层的厚度。

Description

用于形成具有硅化物层的半导体器件的方法
技术领域
本发明通常涉及形成半导体器件，并且更具体地，涉及形成半导体器件的硅化物层。
背景技术
半导体工业持续地缩小器件尺寸，以产生更快速的器件。一个减小的该特征是多晶硅线宽，该多晶硅线形成了晶体管的栅电极。在窄的多晶硅线上形成的金属硅化物，改善了多晶硅线和其他后继形成的传导线之间的接触电阻。该金属硅化物是这样形成的，在窄的多晶硅线上淀积金属层并且使该金属层退火，由此其与多晶硅线反应并且形成金属硅化物。然而，在窄的多晶硅线上形成金属硅化物时，难于使金属硅化物成核。差的成核导致了厚度的大的变化，并且常常导致不连续的层，其不利地增加了层的线薄层电阻。由于线薄层电阻的增加，器件形成失败并且产量下降。因此，需要在不降低常量的情况下在窄的多晶硅线上形成金属硅化物。
附图说明
本发明是借助于示例说明的，并且不受附图的限制，在附图中相似的参考符号指示相似的元件。
图1说明了根据本发明的实施例的具有层的半导体器件的一部分的剖面；
图2说明了根据本发明的实施例的对层构图之后的图1的半导体器件；
图3说明了根据本发明的实施例的形成隔层、源极区域和漏极区域之后的图2的半导体器件；
图4说明了根据本发明的实施例的形成金属硅化物层之后的图3的半导体器件；并且
图5说明了根据本发明的实施例的关于图1～4中略述的工艺的工艺流程。
本领域的技术人员应认识到，出于简单和清楚的目的说明了图中的元件，并且其不必依比例绘制。例如，图中的某些元件的尺寸可以相对于其他的元件被放大，以协助改善对本发明的实施例的理解。
具体实施方式
与现有技术相反，金属硅化物未在窄的多晶硅线上成核。相反地，薄的金属硅化物层在较宽的多晶硅区域上成核，其在后面被刻蚀，以形成窄的多晶硅区域。在一个实施例中，较宽的多晶硅区域是覆盖多晶硅，由此其淀积在半导体基板的所有暴露表面上。在一个实施例中，较宽的多晶硅区域是覆盖多晶硅。该较宽的多晶硅允许均匀的成核。由于金属硅化物层是薄的，因此在对下面的多晶硅构图以形成窄的多晶硅线时，可以对其刻蚀。随后，在该薄的金属硅化物层上形成较厚的金属硅化物。在一个实施例中，该薄的金属硅化物层和较厚的金属硅化物层的组合厚度近似等于现有技术中在窄的多晶硅线上形成的金属硅化物的厚度。所得到的结构具有窄的多晶硅区域上的连续的和均匀的金属硅化物，但是这并未牺牲产量。由对附图的详细描述，可以获得更加详细的理解。
图1中说明了半导体器件10的一部分，其具有半导体基板12、绝缘层14、传导层16、第一金属硅化物层18和抗反射层19。提供52半导体基板10，如图5所示，并且其可以是任何半导体材料或材料组合，诸如砷化镓、锗硅、绝缘硅(SOI)、硅、单晶体硅、等等、以及其组合。一部分绝缘层14将用作栅极电介质，并且因此可以是任何适当的绝缘材料，诸如二氧化硅(SiO2)或者高介电常数(高k)材料(即，具有大于二氧化硅的介电常数的材料)，诸如氧化铪(HfO2)和氧化锆(ZrO2)或者其组合，诸如二氧化硅和氧化铪。(如本申请中使用的，术语“层”意指一个或多个层。例如，绝缘层14可以包括二氧化硅层和氧化铪层。)可以自包括硅的半导体基板热生长绝缘层14，以形成二氧化硅，或者可以通过化学气相淀积(CVD)、原子层淀积(ALD)、物理气相淀积(PVD)、以及其组合淀积绝缘层14。
在半导体基板12上淀积54传导层16(参见图5)，并且其可以包括硅(例如多晶硅，其可被掺杂)、金属等、或者其组合。例如，传导层16可以包括氮化钛(TiN)、氮化钽(TaN)或此两者。如在进一步的讨论之后显而易见的，如果上面金属硅化物层是通过淀积金属并且随后执行退火而形成的，则传导层16应包括硅；然而，如果将淀积金属硅化物层，则可以使用任何材料。如果使用退火，优选的是，传导层16具有包括硅的顶部部分，由此硅可以同金属层反应，并且形成金属硅化物。该顶部部分没有必要是传导层的最顶部的部分；相反地，该顶部部分必须与后继形成的金属层足够接近，以实现该顶部部分中的硅和金属层的反应。如果传导层16是例如，多晶硅，则可以任选地使用传统的处理进行掺杂56(参见图5)，以使其变得更具传导性(此外，如果传导层16是掺杂的，则可以理想地降低多晶硅中的耗尽效应)。一部分传导层，其可以是栅电极层叠，将用作半导体器件10的控制电极或栅电极，并且因此，本领域的技术人员能够选择与其作为栅电极的功能相称的该层的厚度和材料。例如，传导层16可以是约100纳米的多晶硅。如下文中更加详细解释的，在某些实施例中，理想的是，使传导层16厚度大于栅电极的理想厚度，这是因为该厚度可能在处理过程中减小。
在形成传导层16之后，使用第一工艺58或者第二工艺68，如图5所示，形成金属硅化物层。在一个实施例中，在第一工艺58中，通过溅射(一种PVD形式)将第一金属层，诸如钴、镍或钛，淀积60在传导层16上。在一个实施例中，第一金属层至少在厚度上是单层，但是小于约8纳米。如果金属层是较厚的，则在刻蚀传导层16时可能难于刻蚀所得到的金属硅化物层，因此8纳米优选地作为其厚度的上限。在一个实施例中，第一金属层具有约2～约7纳米的厚度，或者更优选地，具有约3或约4纳米的厚度。下一步，在第一温度下执行62第一退火，在第一金属层包括钴的实施例中，其是约450摄氏度下的迅速热退火，以形成第一金属硅化物。第一退火在半导体器件的传导部分上形成了初始硅化物相态(第一金属硅化物)，同时避免在绝缘层上的该形成，诸如半导体器件10的场氧化物和隔层区域。在执行第一退火之后，可以使用63任选的湿法刻蚀，以移除绝缘区域上面的任何未反应的金属。
在第一退火之后，并且如果执行了任选的湿法刻蚀63，则在其之后，可以执行64任选的氮注入。该氮注入有助于防止第一金属硅化物层在后继的高温处理过程中的凝聚，由此有助于使第一金属硅化物层保持均匀和连续。在一个实施例中，在约0.7KeV～约10KeV的能量下，或者更优选地，在约1.5KeV的能量下，采用约1E14～约5E15个原子每平方厘米的剂量，或者更优选地，采用约1.5E15个原子每平方厘米的剂量，执行作为垂直注入(即，垂直于半导体器件10)的氮注入。在该任选的注入之后，可以在第二温度下执行66第二退火，在第一金属层包括钴的实施例中，其是约700摄氏度下的迅速热退火，以形成第二金属硅化物。该第二金属硅化物具有比第一金属硅化物低的电阻率。在一个实施例中，第一退火的第一温度小于第二退火的第二温度。如果第一退火足够大，以至于形成具有所需的低电阻率的金属硅化物层，则可以不执行第二退火。在退火过程中，金属层与传导层16中的硅反应，并且形成第一金属硅化物层18。由于该反应，第一金属硅化物层18应基本上消耗所形成的整个金属层以及某些传导层16。(当金属层是钴时，每一埃的金属层将消耗3.6约埃的多晶硅传导层。)在一个实施例中，在第二退火之后，第一金属硅化物层将具有小于25纳米的厚度。
可替换地，可以执行工艺68。在该实施例中，淀积第一金属硅化物层18，其可以通过CVD、ALD等或其组合执行。优选地，第一金属硅化物层厚度小于25纳米，由此其在后继的构图工艺过程中易于刻蚀。由于在该实施例中，下面的传导层16未被消耗用于形成第一金属硅化物层18，因此使用工艺68的一个优点在于，相比于使用工艺58，可以形成较薄的传导层16，其中在形成传导层16时可以考虑传导层16的消耗。在传导层上淀积68第一金属硅化物层之后，可以执行69任选的氮注入。该氮注入有助于防止金属硅化物层在后继的高温处理过程中的凝聚，由此有助于使金属硅化物层保持均匀和连续。在一个实施例中，在约0.7KeV～约10KeV的能量下，或者更优选地，在约1.5KeV的能量下，采用约1E14～约5E15个原子每平方厘米的剂量，或者更优选地，采用约1.5E15个原子每平方厘米的剂量，执行作为垂直注入(即，垂直于半导体器件10)的氮注入。
在形成第一金属硅化物层18之后，任选地形成ARC(抗反射涂层)层。在一个实施例中，ARC层19包括两个层。第一层可以包括DARC(电介质ARC)。在一个实施例中，DARC包括氧化物基膜、氮化物基膜等或其组合，具有约10纳米～约100纳米的厚度。然而，由于膜厚度依赖于所使用的材料的光学属性和耐刻蚀性，因此该膜厚度可以改变。如果在上面的后继形成的光刻胶用作掩膜层，则可以使用较薄的富硅氮化物膜，其厚度约为20纳米。如果使用非光刻胶硬掩膜替换光刻胶，则该厚度约可大于约50纳米。该第一层可以包括BARC(底部ARC)，其在一个实施例中是旋涂的有机材料，诸如具有约10纳米～约1000纳米厚度的Clariant 1C1B。为了提供最佳的光学属性的组合，BARC的厚度可被选择为与后继形成的光刻胶层的厚度相同，诸如Sumitomo 193nm敏感PAR-707。在ARC层19的第一层下面，ARC层19的第二层可以包括OARC(有机ARC)，诸如具有约10纳米～约100纳米厚度的Applied Materials APF膜。可替换地，该第二层可以是硬掩膜，诸如氮化硅，其可以具有大于约50纳米的厚度。可以使用CVD、PVD、ALD、旋涂等或其组合淀积ARC层19。ARC层19任选地有助于减少在对下面的层构图时的反射。还可以使用可替换的构图方法，其包括双层构图系统。
在形成第一金属硅化物层18和ARC层19(如果存在)之后，对第一金属硅化物层18、ARC层19(如果存在)和传导层16构图70，如图5中说明的，以形成ARC 25(如果存在)、第一金属硅化物层24和栅电极或控制电极22。在一个实施例中，在半导体基板10上形成(正胶或负胶的)光刻胶层20，以便于形成ARC 25(如果存在)、第一金属硅化物层24和栅电极或控制电极22。在一个实施例中，如果第一金属硅化物层18是硅化钴，并且传导层16是多晶硅，则使用关于传导层16的刻蚀化学试剂，诸如，如CF4或SF6的氟基化学试剂、如Cl2或BCl3的氯基化学试剂或其组合，刻蚀第一金属硅化物层18和传导层16。此时还可以对绝缘层14构图，以形成栅绝缘层21，但是可替换地，也可以不对其构图。在构图之后，移除光刻胶层20和ARC 25(如果存在)。在一个实施例中，执行干法灰化和湿法刻蚀处理，以移除光刻胶层20和ARC 25(如果存在)。
在移除光刻胶层20和ARC 25(如果存在)之后，可以通过在相对于半导体基板12的表面的法线零度角或者在某一角度下进行注入，可以形成源极延伸26和漏极延伸28。在一个实施例中，对于n型(例如磷)或p型(例如硼)掺杂剂，掺杂浓度约为1E19～5E20个原子每立方厘米。
在形成源极延伸26和漏极延伸28之后，沿控制电极22、第一金属硅化物24和栅绝缘体21的侧面形成隔层30(如果被构图)(如果未被构图，则在栅绝缘体21上形成隔层30)。通过在半导体器件10上面淀积绝缘层，诸如氮化硅(SixNy)，并且使用传统的化学试剂刻蚀该绝缘层，可以形成隔层30。可以单独地或者与所说明的隔层30结合地使用其他的隔层实现方案和结构，诸如“L形”隔层。在形成隔层30之后，在半导体基板12中形成深源极31和深漏极32。
使用隔层30和第一金属硅化物层24以及控制电极22作为掩膜，可以形成深源极31和深漏极32。可以使用与用于形成源极延伸26和漏极延伸28相同的掺杂剂；然而，掺杂剂浓度将大于用于形成源极延伸26和漏极延伸28的掺杂剂浓度。在一个实施例中，对于n型(例如磷)或p型(例如硼)掺杂剂，掺杂浓度约为5E19～1E21个原子每立方厘米。源极延伸26和深源极31形成了半导体器件10的源极区域(电流电极)，而漏极延伸28和深漏极32形成了半导体器件10的源极区域(电流电极)，其是在图5中的工艺72中形成的。
在形成电流电极之后，在第一金属硅化物和电流电极上形成了第二金属硅化物层36和28。第二金属硅化物层26可以通过图5中的工艺76或工艺74形成。对于工艺76，淀积第二层的金属层，诸如钴、镍或钛。在一个实施例中，通过溅射淀积约4～15纳米的金属。在淀积之后，使金属在第一温度下退火80，并且随后在大于第一温度的第二温度下退火82。在第一和第二退火工艺80和82之间，可以执行81任选的刻蚀工艺，诸如湿法刻蚀，以从器件的非传导部分，诸如场氧化物或隔离氧化物，并且从隔层30上面，移除任何未反应的金属。在一个实施例中，当使用钴时，第一温度约为450摄氏度，而第二温度约为700摄氏度。在第一退火过程中，第二金属层通过薄的第一金属硅化物层扩散到栅电极22上面的区域中，并且同栅电极22中的硅反应，以便于形成金属硅化物。例如，已经表明，钴易于扩散通过约7纳米的硅化钴，以形成较厚的硅化钴。可以使用用于形成第一金属硅化物层的相同的工艺。由于存在第一金属硅化物层，因此第二金属硅化物层的成核是容易的，并且在窄的多晶硅线上形成了均匀的金属硅化物。可替换地，可以通过工艺74形成第二金属硅化物层，其中可以通过CVD、ALD等及其组合，选择性地淀积第二金属硅化物层。淀积的第二金属硅化物层是待选的传导区域。在一个实施例中，在栅电极22上面的区域中，所得到的第二金属硅化物层36的厚度为约15纳米～约40纳米，或者更优选地，为约30纳米。(该测量结果包括栅电极22上的所有金属硅化物的总厚度。)在一个实施例中，在电流电极上面的区域中，即有源区，所得到的第二金属硅化物层38和39的厚度为约15纳米～约40纳米，或者更优选地，为约20纳米。第二金属硅化物层36、38和39在控制电极22上面的区域中是较厚的，这是因为，在该区域中36第二金属硅化物层包括第一金属硅化物层。电流电极上面的第二金属硅化物层38和39薄于栅电极22上面的第二金属硅化物层36，这是因为前者未与任何下面的金属硅化物层合并。如同第一金属硅化物层，当通过退火和与下面的层反应形成第二金属硅化物层时，金属硅化物层将消耗下面的层中的某些硅，如图4中说明的。在该实施例中，下面的层应包括硅，但是如果淀积了金属硅化物层，则没有必要包括硅。
硅化钛、硅化钴和硅化镍是用于第一和第二金属硅化物层的理想材料，这是因为，它们具有约在13～20μ-ohm-cm范围中的薄膜电阻率。这些硅化物中的金属均可以是低温难熔金属层(可替换地，硅化钛可被视为中间难熔金属，但是对于此处的目的，其将是低温难熔金属)。
到此为止，应当认识到，已经提供了一种在薄的区域上，诸如在多晶硅线或栅电极上形成均匀的金属硅化物的方法。其结果是提高的产量。
在前面的说明中，通过参考具体的实施例描述了本发明。但是本领域的普通技术人员应当认识到，在不偏离所附权利要求中阐述的本发明的范围的前提下，可以进行多种修改和变化。例如，在氮注入之前，第一和第二硅化退火可由单一的高温退火替换，以形成最终的低电阻率的相态。此外，源极和漏极区域可以倒转。例如，漏极延伸28和深漏极32可以是源极延伸28和深源极32。因此，说明和附图应被视为说明性的而非限制性的，并且所有该修改方案应涵盖于本发明的范围中。
上文针对具体的实施例已经描述了益处、其他优点以及对问题的解决方案。然而，益处、优点、对问题的解决方案、以及可以引出任何益处、优点或解决方案或者使其变得更加明显的任何因素，不应被解释为任何或所有权利要求的关键的、必需的或基本的特征或因素。如此处使用的，术语“包括”或其任何其他的变化形式，目的在于涵盖非排他性的内含物，由此包括元素列表的工艺、方法、物体或装置，不仅包括这些元素，而且可以包括未明确列出的或者对于该工艺、方法、物体或装置是固有的其他元素。如此处使用的术语“一个”被定义为一个或多于一个。而且，描述和权利要求中的术语“前”、“后”、“顶”、“底”、“上”、“下”等，用于描述性目的，且没有必要用于描述永久的相对位置。应当理解，所使用的术语可以在适当的环境下互换，由此此处描述的本发明的实施例，例如，能够在不同于所说明的或者此处描述的其他取向中操作。

Claims (21)

1.一种用于形成半导体器件的方法，所述方法包括：
提供半导体基板；
在所述半导体基板上形成绝缘层；
在所述绝缘层上形成传导层；
在所述传导层上形成第一金属硅化物层，其中所述第一金属硅化物层具有第一厚度；
对所述传导层构图以形成构图的第一层，其中所述构图的第一层是控制电极的一部分；
对所述第一金属硅化物层构图以在控制电极上形成构图的第一金属硅化物层，由此所述构图的第一金属硅化物层保持在控制电极上；和
在所述构图的金属硅化物层上形成第二金属硅化物层，其中所述第二金属硅化物层具有第二厚度，并且所述第二金属硅化物层的所述第二厚度大于所述第一金属硅化物层的所述第一厚度。
2.权利要求1的方法，其中在所述第一层上形成所述第一金属硅化物层包括：使用选自下列工艺中的工艺来淀积第一金属硅化物层：化学气相淀积(CVD)和原子层淀积(ALD)。
3.权利要求1的方法，其中在所述第一层上形成所述第一金属硅化物层进一步包括：
在所述第一层上溅射金属层；
在第一温度下执行第一退火；和
在第二温度下执行第二退火，其中第二温度大于第一温度。
4.权利要求3的方法，其中形成所述第一金属硅化物层进一步包括：将氮注入到所述第一金属硅化物层中。
5.权利要求1的方法，其中所述第一厚度小于约25纳米，而所述第二厚度小于约40纳米。
6.权利要求1的方法，其中形成所述第一金属硅化物层包括：由选自硅化镍、硅化钴和硅化钛的硅化物形成所述第一金属硅化物层。
7.权利要求6的方法，其中所述第一金属硅化物和所述第二金属硅化物是相同的材料。
8.权利要求6的方法，其中所述第一金属硅化物和所述第二金属硅化物是不同的材料。
9.权利要求1的方法，进一步包括：
在所述传导层下形成金属层；和
对所述金属层构图以形成一部分控制电极。
10.一种形成半导体器件的方法，所述方法包括：
提供半导体基板；
在所述半导体基板上形成绝缘层；
在所述绝缘层上形成多晶硅层；
在第一层上形成第一金属硅化物层，其中所述第一金属硅化物层包括钴和镍中的一个以及硅；
对所述第一金属硅化物层和所述多晶硅层构图；
在所述构图的金属硅化物层上形成第二金属硅化物。
11.权利要求10的方法，其中所述第二金属硅化物是不同于所述第一金属硅化物的材料。
12.权利要求10的方法，其中所述第二金属硅化物是与所述第一金属硅化物相同的材料。
13.权利要求10的方法，其中在第一层上形成第一金属硅化物层包括：使用选自下列工艺中的工艺来淀积所述第一金属硅化物层：化学气相淀积(CVD)和原子层淀积(ALD)。
14.权利要求10的方法，其中在第一层上形成第一金属硅化物层进一步包括：
在第一层上溅射金属层；
在第一温度下执行第一退火；和
在第二温度下执行第二退火，其中第二温度大于第一温度。
15.权利要求14的方法，其中形成第一金属硅化物层进一步包括：将氮注入到所述第一金属硅化物层中。
16.权利要求10的方法，其中所述第一金属硅化物层具有第一厚度，而所述第二金属硅化物层具有第二厚度，其中所述第一厚度小于所述第二厚度。
17.权利要求16的方法，其中所述第一厚度小于约25纳米，而所述第二厚度小于约40纳米。
18.权利要求10的方法，进一步包括：
在所述传导层下形成金属层；和
对所述金属层构图以形成一部分控制电极。
19.一种形成半导体器件的方法，所述方法包括：
提供半导体基板；
在所述半导体基板上形成栅电极层叠，其中所述栅电极层叠包括顶部层，所述顶部层包括硅；
在所述顶部层上形成第一金属硅化物层，其中所述第一金属硅化物层包括钴和镍中的一个；
对所述栅电极层叠构图以形成栅电极；
对所述栅电极层叠上的所述第一金属硅化物层构图，以形成构图的第一金属硅化物层；
掺杂与所述栅电极横向相邻的半导体基板，以形成有源区；和
在所述第一金属硅化物层和所述有源区上形成第二金属硅化物层。
20.权利要求19的方法，其中所述栅电极层叠由所述顶部层组成。
21.权利要求20的方法，其中所述栅电极层叠进一步包括底部层，其中所述底部层包括金属。
CNB2005800171377A 2004-05-26 2005-04-26 用于形成具有硅化物层的半导体器件的方法 Expired - Fee Related CN100541738C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/854,389 US7235471B2 (en) 2004-05-26 2004-05-26 Method for forming a semiconductor device having a silicide layer
US10/854,389 2004-05-26

Publications (2)

Publication Number Publication Date
CN1961411A true CN1961411A (zh) 2007-05-09
CN100541738C CN100541738C (zh) 2009-09-16

Family

ID=35461084

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800171377A Expired - Fee Related CN100541738C (zh) 2004-05-26 2005-04-26 用于形成具有硅化物层的半导体器件的方法

Country Status (5)

Country Link
US (1) US7235471B2 (zh)
JP (1) JP5103174B2 (zh)
CN (1) CN100541738C (zh)
TW (1) TWI391993B (zh)
WO (1) WO2005119752A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587686B1 (ko) * 2004-07-15 2006-06-08 삼성전자주식회사 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
US7538026B1 (en) 2005-04-04 2009-05-26 Advanced Micro Devices, Inc. Multilayer low reflectivity hard mask and process therefor
JP2007048893A (ja) * 2005-08-09 2007-02-22 Fujifilm Corp 固体撮像素子およびその製造方法
JP2010003742A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置、及び薄膜キャパシタの製造方法
KR101037495B1 (ko) * 2008-07-31 2011-05-26 주식회사 하이닉스반도체 고집적 반도체 장치의 제조 방법 및 반도체 장치
WO2010025124A1 (en) * 2008-08-25 2010-03-04 The Trustees Of Boston College Methods of fabricating complex two-dimensional conductive silicides
US8216436B2 (en) * 2008-08-25 2012-07-10 The Trustees Of Boston College Hetero-nanostructures for solar energy conversions and methods of fabricating same
US20170170016A1 (en) * 2015-12-14 2017-06-15 Globalfoundries Inc. Multiple patterning method for substrate
US11424338B2 (en) * 2020-03-31 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal source/drain features

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6266679A (ja) * 1985-09-19 1987-03-26 Fujitsu Ltd 半導体装置の製造方法
JPS63306665A (ja) * 1987-06-08 1988-12-14 Nippon Telegr & Teleph Corp <Ntt> 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法
JPH088317B2 (ja) * 1990-04-24 1996-01-29 株式会社東芝 半導体記憶装置及びその製造方法
JP3770954B2 (ja) * 1995-11-13 2006-04-26 エイ・ティ・アンド・ティ・コーポレーション 装置の製造方法
US6156632A (en) * 1997-08-15 2000-12-05 Micron Technology, Inc. Method of forming polycide structures
JP4538693B2 (ja) * 1998-01-26 2010-09-08 ソニー株式会社 メモリ素子およびその製造方法
US6107211A (en) * 1999-04-26 2000-08-22 Vanguard International Semiconductor Corporation Split polysilicon process in CMOS image integrated circuit
US20020132478A1 (en) * 1999-06-29 2002-09-19 Tinghao Frank Wang Method for selectively etching silicon and/or metal silicides
US6391767B1 (en) * 2000-02-11 2002-05-21 Advanced Micro Devices, Inc. Dual silicide process to reduce gate resistance
US6306698B1 (en) * 2000-04-25 2001-10-23 Advanced Micro Devices, Inc. Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same
JP3676276B2 (ja) * 2000-10-02 2005-07-27 松下電器産業株式会社 半導体装置及びその製造方法
JP2003077900A (ja) * 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US6657244B1 (en) * 2002-06-28 2003-12-02 International Business Machines Corporation Structure and method to reduce silicon substrate consumption and improve gate sheet resistance during silicide formation
US7449385B2 (en) * 2002-07-26 2008-11-11 Texas Instruments Incorporated Gate dielectric and method
US6867130B1 (en) * 2003-05-28 2005-03-15 Advanced Micro Devices, Inc. Enhanced silicidation of polysilicon gate electrodes
US20040238876A1 (en) * 2003-05-29 2004-12-02 Sunpil Youn Semiconductor structure having low resistance and method of manufacturing same

Also Published As

Publication number Publication date
TW200618067A (en) 2006-06-01
US7235471B2 (en) 2007-06-26
US20050277275A1 (en) 2005-12-15
JP5103174B2 (ja) 2012-12-19
CN100541738C (zh) 2009-09-16
JP2008500728A (ja) 2008-01-10
WO2005119752A1 (en) 2005-12-15
TWI391993B (zh) 2013-04-01

Similar Documents

Publication Publication Date Title
CN100541738C (zh) 用于形成具有硅化物层的半导体器件的方法
CN1173389C (zh) 一种金属氧化物半导体器件及其制造方法
US8946667B1 (en) Barrier structure for a silver based RRAM and method
US10229982B2 (en) Pure boron for silicide contact
CN100449784C (zh) 半导体器件及其制造方法
CN101789370B (zh) 形成用于n-FET应用的HfSiN金属的方法
US6015752A (en) Elevated salicide technology
CN103270599A (zh) 具有高浓度硼掺杂锗的晶体管
CN1728385A (zh) 沟槽应变抬升源/漏结构及其制造方法
CN1981386A (zh) 全硅化金属栅极
US5994191A (en) Elevated source/drain salicide CMOS technology
JP3045946B2 (ja) 半導体デバイスの製造方法
CN101197286A (zh) 金属氧化物半导体器件的制造方法
US6423632B1 (en) Semiconductor device and a process for forming the same
US20120135590A1 (en) Silicon removal from surfaces and method of forming high k metal gate structures using same
CN1976062A (zh) 半导体结构及其制造方法
CN101877317A (zh) 非平坦晶体管及其制造方法
CN100590815C (zh) 半导体器件的制造方法
US20140084233A1 (en) Electrode structure for a non-volatile memory device and method
US20090001477A1 (en) Hybrid Fully-Silicided (FUSI)/Partially-Silicided (PASI) Structures
CN102931066B (zh) 金属栅堆叠结构的制作方法
US6765269B2 (en) Conformal surface silicide strap on spacer and method of making same
US8455960B2 (en) High performance HKMG stack for gate first integration
CN102983104B (zh) Cmos晶体管的制作方法
CN104576338B (zh) 一种mosfet结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090916

Termination date: 20190426