CN1961408A - 形成侧壁间隔物的方法 - Google Patents
形成侧壁间隔物的方法 Download PDFInfo
- Publication number
- CN1961408A CN1961408A CNA2005800176169A CN200580017616A CN1961408A CN 1961408 A CN1961408 A CN 1961408A CN A2005800176169 A CNA2005800176169 A CN A2005800176169A CN 200580017616 A CN200580017616 A CN 200580017616A CN 1961408 A CN1961408 A CN 1961408A
- Authority
- CN
- China
- Prior art keywords
- protective layer
- substrate
- layer
- coating
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims description 31
- 239000011241 protective layer Substances 0.000 claims abstract description 94
- 239000010410 layer Substances 0.000 claims abstract description 93
- 239000000463 material Substances 0.000 claims abstract description 90
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000576 coating method Methods 0.000 claims description 63
- 239000011248 coating agent Substances 0.000 claims description 60
- 230000003647 oxidation Effects 0.000 claims description 40
- 238000007254 oxidation reaction Methods 0.000 claims description 40
- 230000008021 deposition Effects 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 13
- 230000003628 erosive effect Effects 0.000 abstract description 8
- 230000005669 field effect Effects 0.000 description 32
- 238000000151 deposition Methods 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 239000012212 insulator Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 11
- 239000000126 substance Substances 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 9
- 230000005611 electricity Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 239000002002 slurry Substances 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 230000002349 favourable effect Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 241000209094 Oryza Species 0.000 description 3
- 235000007164 Oryza sativa Nutrition 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 235000009566 rice Nutrition 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008832 photodamage Effects 0.000 description 2
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000012265 solid product Substances 0.000 description 1
- 238000009955 starching Methods 0.000 description 1
- 238000007725 thermal activation Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明可在衬底上的特征部位之邻接处形成侧壁间隔物，而不会对该特征部位发生非期望的侵蚀。一个或多个保护层覆盖于该特征部位。在该特征部位之上沉积间隔物材料层，并以各向异性的方式蚀刻该间隔物材料层。在该各向异性蚀刻中，系使用适于选择性地去除该间隔物材料的蚀刻剂，但是该等一个或多个保护层大致不会受到该蚀刻剂的影响。因此，该等一个或多个保护层使该特征部位不会暴露于该蚀刻剂。
Description
技术领域
本发明系有关半导体装置制造之领域，尤系有关侧壁间隔物的形成。
背景技术
集成电路包含诸如晶体管、电容器、电阻器等大量的个别电路组件。这些组件经内部连接而形成诸如内存装置、逻辑装置、及微处理器等的复杂电路。集成电路性能的改良系需要特征尺寸(feature size，电路结构之尺寸大小)的缩减。除了因较短的信号传播时间而使作业速度增加之外，减小的特征尺寸也可使电路中之功能组件的数目增加，以便延伸其功能。
图1c示出根据现阶段最高技术的场效晶体管(100)之横断面示意图。衬底(101)系包含主动区(active region)(102)。浅沟槽隔离层(103)、(104)将主动区(102)与邻近的电路组件隔离。在衬底(101)之上形成栅电极(106)，该栅电极(106)具有侧表面(114)、(115)及上表面(116)，且系藉由栅极绝缘层(105)将栅电极(106)与衬底(101)隔离。在衬底(101)的表面之上以与门电极(106)的侧表面(114)、(115)之上设有保护层(108)。侧壁间隔物(side wall spacer)(117)、(118)系位于栅电极(106)的两侧。
此外，场效晶体管(100)系包含延伸源极区(109)、延伸汲极区(110)、源极区(112)、以及汲极区(113)。称为“源极延伸”的延伸源极区(109)之一部分以及称为“汲极延伸”的延伸汲极区(110)之一部分系延伸到侧壁间隔物(117)、(118)之下，且与栅电极(106)邻接。
现在参照图1a至图1c说明形成场效晶体管(100)的方法。图1a示出场效晶体管(100)在处理的第一阶段中之横断面示意图。
首先，在衬底(101)中形成沟槽隔离层(103)、(104)及主动区(102)。然后，在主动区(102)之上形成栅极绝缘层(105)与门电极(106)。涂层(107)系覆盖于栅电极(106)的上表面(116)。可使用离子植入、沉积、氧化、及微影的先进技术来形成这些结构。
尤其系使用习知的微影及蚀刻技术在衬底(101)与门极绝缘层(105)之上的栅电极材料(例如多晶硅)层中产生图样，而形成栅电极(106)。熟习此项技术者习知的微影技术包含：在衬底(101)之上沉积光阻层(图中未示出)；以及使该光阻层曝光。为了避免因入射光与自该栅电极材料层反射的光之间的干涉而引发的不利效应，可在该栅电极材料层之上形成抗反射涂层(107)。可调整涂层(107)的厚度，以使自涂层(107)表面反射的光破坏性地干涉自涂层(107)与该栅电极材料层的表面间之接口反射的光。因此，有效地减少了该材料层及涂层(107)的反射率(reflectivity)。在使用习知的微影技术于该光阻层中产生图样以界定屏蔽之后，即对涂层(107)及该栅电极材料层的露出部分执行习知的蚀刻处理，以便界定栅电极(106)。
在形成了以涂层(107)覆盖的栅电极(106)之后，则在衬底以与门电极(106)的侧表面(114)、(115)之上形成保护层(108)。可利用对该栅电极的一部分及衬底(101)的一部分之热氧化完成上述的步骤。因为在该热氧化期间，栅电极(106)的上表面(116)被涂层(107)覆盖，所以保护层(108)并未延伸到上表面(116)之上。然后，蚀刻掉涂层(107)。
图1b中示出该处理的后续阶段。将掺杂剂材料的离子植入衬底(101)中与栅电极(106)邻接处，而形成延伸源极区(109)及延伸汲极区(110)。在场效晶体管(100)之外，不经掺杂的衬底(101)部分系以用来阻挡并吸收离子的光阻层(图中未示出)所覆盖。
在离子植入之后，形成侧壁间隔物(117)、(118)。利用诸如化学汽相沉积(Chemical Vapor Deposition；简称CVD)在衬底(101)之上保形地沉积间隔物材料层(111)。在保形沉积中，该沉积层的局部厚度与其于上所沉积的表面之局部斜率(local slope)大致无关。尤其，该层(111)在诸如衬底(101)的表面与门电极(106)的上表面(116)等的水平表面上以及在诸如栅电极(106)的侧表面(114)、(115)等的垂直表面上具有大致相等的厚度。
以各向异性(anisotropically)的方式蚀刻间隔物材料层(111)。在各向异性蚀刻中，垂直方向的蚀刻速率系小于水平方向的蚀刻速率。因此，间隔物材料层(111)中其表面大致为水平的各部分(例如，在栅电极(106)的上表面(116)上的层(111)部分、或衬底(101)的表面上的部分)被去除的速率系快于层(111)的各倾斜部分。尤其是层(111)中其表面大致为水平的各部分被去除的速率系快于层(111)中其表面大致为垂直的各部分(例如，层(111)在栅电极(106)的侧表面(114)、(115)上的部分)。
在去除了层(111)中具有水平表面的各部分之后，立即停止对间隔物材料层(111)的蚀刻。由于对层(111)中具有垂直表面的各部分之去除较慢，所以这些部分的剩余部分则保留在衬底上，且在邻接栅电极(106)处形成了侧壁间隔物(117)、(118)。
在形成了侧壁间隔物(117)、(118)之后，将掺杂剂材料的离子植入，而形成源极区(112)及汲极区(113)。图1c示出在形成了源极区(112)及汲极区(113)之后的场效晶体管(100)之横断面示意图。
最后，可执行退火步骤，以便活化主动区(102)、延伸源极区(109)、延伸汲极区(110)、源极区(112)、及汲极区(113)中之掺杂剂。
形成场效晶体管的先前技术方法之问题在于：如图1c中栅电极(106)上表面的锯齿形外观之示意图形所示，在蚀刻间隔物材料层(111)时，栅电极(106)系接触到蚀刻剂，因而造成对栅电极(106)的侵蚀。栅电极(106)的侵蚀可能对场效晶体管(100)的形成之稳定性有不利的影响，这是因为栅电极(106)的形状是以无法控制之方式改变。
有鉴于此一问题，目前需要可于形成侧壁间隔物期间减少对栅电极的侵蚀之场效晶体管制造技术。
发明内容
下文中提出了本发明的简化摘要，以便提供对本发明的某些态样之基本了解。该摘要并不是本发明的详尽概观。其用意不在于识别本发明的关键性或极重要的组件，也不在于描述本发明的范围。该摘要之唯一目的是以简化的形式提供某些概念作为后文中提供的更详细的说明之前言。
根据本发明的说明具体实施例，形成侧壁间隔物的方法系包含在衬底之上形成特征部位(feature)。该特征部位具有侧表面及上表面。将第一保护层及涂层覆盖于该上表面。在该侧表面及该衬底之上形成第二保护层。去除该涂层。在该侧表面、该上表面、及该衬底之上保形地沉积间隔物材料层。以各向异性的方式蚀刻该间隔物材料层。
根据本发明的另一说明具体实施例，形成侧壁间隔物的方法系包含在衬底之上形成特征部位。该特征部位具有侧表面及上表面。将涂层覆盖于该上表面。在该侧表面及该衬底之上形成第一保护层。去除该涂层。在该侧表面、该上表面、及该衬底之上形成第二保护层。在该侧表面、该上表面、及该衬底之上保形地沉积间隔物材料层。以各向异性的方式蚀刻该间隔物材料层。
附图说明
藉由参照前文中之说明并配合各附图，将可了解本发明，在该等附图中，相同的代号系识别类似的组件，其中：
图1a至图1c示出在根据现阶段最高技术的处理各阶段中的场效晶体管之横断面示意图；
图2a至图2d示出在根据本发明之一具体实施例的处理各阶段中的场效晶体管之横断面示意图；以及
图3a至图3c示出在根据本发明之另一具体实施例的处理各阶段中的场效晶体管之横断面示意图。
虽然本发明可容许作出各种修改及替代形式，但是该等图式中系已以举例方式示出本发明的特定具体实施例，且已在本文中详细说明这些特定具体实施例。然而，我们当了解，本文对这些特定具体实施例的说明之用意并非将本发明限制在所揭示的该等特定形式，相反地，本发明系涵盖落于最后的申请专利范围所界定的本发明的精神及范围内之所有修改、等效物、及替代。
具体实施方式
下文中将说明本发明之说明具体实施例。为了顾及说明的清晰，本说明书中将不说明实际实施之所有特征。然而，我们当了解，于开发任何此类实际的具体实施时，必须作出许多与实施特定相关的决定，以便达到开发者的特定目标，例如顺应与系统相关的及与商业相关的限制条件，而这些限制条件将随着不同的实施而改变。此外，我们当了解，此种开发工作可能是复杂且耗时的，但对已从本发明的揭示事项获益的熟习该项技艺者而言，仍然是一种例行的工作。
现在将参照各附图说明本发明。虽然在该等图式中将半导体装置的各区域及结构描绘为具有极精确且明显的形态及轮廓，但是熟习此项技术者当了解：实际上，这些区域及结构并非如同该等图式所示出的这般精确。此外，与所制造装置上的这些特征部位或区域的尺寸相比时，该等图式所示出的各特征部位及掺杂区域之相对尺寸可能被放大或缩小。然而，包含该等附图系为了描述并解说本发明的各说明实施例。应将本说明书中使用的字词理解为且诠释为具有与熟习相关技术者所理解的这些字词一致之意义。术语或词语的特殊定义(亦即与熟习此项技术者所理解的一般且惯用的意义不同的定义)并不意味着与本说明书中之术语或词语有一致的用法。在术语或词语有特殊意义(亦即与熟习此项技术者所理解的意义不同之意义)时，将以一种直接且毫不含糊地提供该术语或词语的特殊定义之定义方式在说明书中明确地述及该特殊定义。
本发明使下述情形成为可能：在大致不会侵蚀栅电极的情形下，或至少在显著减少对栅电极的侵蚀之情形下形成侧壁间隔物以制造场效晶体管。为了达到此一目的，系在衬底上的特征部位(例如栅电极)的侧表面之上及上表面之上均形成一个或多个保护层。在该侧表面、该上表面、及该衬底之上保形地沉积间隔物材料层。然后，以各向异性的方式蚀刻该间隔物材料层，以便在邻接该特征部位处形成侧壁间隔物。在该蚀刻处理中，该等一个或多个保护层可防止或减少该特征部位的侵蚀。
现在参照图2a至图2d说明本发明的进一步说明实施例。图2a示出在处理第一阶段中的场效晶体管之横断面示意图。在衬底(201)中，形成主动区(202)、以及沟槽隔离层(203)、(204)。然后，在衬底(201)之上形成栅极绝缘层(205)。然后，在衬底(201)与门极绝缘层(205)之上沉积材料层(219)。可使用诸如物理汽相沉积、化学汽相沉积、及/或电浆增强化学汽相沉积(plasma enhanced chemical vapor deposition)等的沉积技术来执行材料层(219)的沉积。
在物理汽相沉积中，系经由诸如气流及扩散等的物理处理将材料自来源(source)运送到沉积表面。大致没有对该材料进行任何化学修改。该沈积表面可以是诸如栅极绝缘层(205)的表面、或层(219)的表面。在该来源中，可使该材料热蒸发而产生该材料的蒸汽。使该沉积表面暴露于该蒸汽。该蒸汽在该沉积表面上凝结，而造成该层(219)的成长。或者，可将溅镀应用于物理汽相沉积。以自电浆提取的离子撞击由该材料构成的靶材(target)。因而将造成原子自该靶材射出，然后使该等原子沉积在该沉积表面上。
在化学汽相沉积中，系因各气体反应物之间在该沉积表面上或该沉积表面附近发生的化学反应而形成沉积材料。该反应的固体生成物沉积在该沉积表面上。
电浆增强化学汽相沉积是化学汽相沉积的一种变化形，其中，化学反应系发生在可利用诸如辉光放电所产生的电浆中。电浆增强化学汽相沉积的有利之处在于可在比传统化学汽相沉积更低的温度下沉积材料。
在本发明的特定具体实施例中，衬底(201)的材料包含结晶硅(crystalline silicon)，栅极绝缘层(205)包含二氧化硅，且层(219)的材料包含多晶硅。在该具体实施例中，可藉由执行化学汽相沉积或反应物气体包含硅烷(silane SiH4)的低压化学汽相沉积来完成层(219)的沉积。
在沉积了层(219)之后，在层(219)之上形成第一保护层(220)。在一具体实施例中，形成第一保护层(220)的步骤可包含对层(219)的一部分之热氧化。于热氧化时，系使层(219)在高温下暴露于诸如氧气或水的氧化环境中。因此，层(219)的材料与该氧化环境之间发生化学反应，因而造成该材料的氧化物之形成。该第一保护层的厚度范围可自大约0.6奈米(nm)至5奈米。
可利用快速热氧化执行热氧化。在快速热氧化中，系于短时间内将场效晶体管(200)加热到高温，同时使场效晶体管(200)暴露于氧化环境。例如，可使用来自复数个灯(lamp)的发射光照射场效晶体管(200)而执行上述步骤。
或者，可在炉管中将场效晶体管(200)加热，同时使场效晶体管(200)暴露于氧化环境，而执行热氧化。在炉管中执行热氧化期间，温度通常低于执行快速热氧化期间的温度。在炉管中执行热氧化的持续时间可长于执行快速热氧化的持续时间。
在热氧化中，层(219)中接近其表面之部分系经氧化。因此，产生了层(219)的材料之氧化物，用以形成第一保护层(220)。因此，系以耗用掉层(219)之方式成长第一保护层(220)。可相应地调整层(219)的厚度，而将层(219)中之材料耗损列入考虑。如果在该热氧化处理中施加较高温度，则更迅速地发生氧化。因此，可藉由控制该热氧化的持续时间及所施加的温度，而控制第一保护层(220)的厚度。该持续时间愈长且所施加的温度愈高，则第一保护层(220)变得愈厚。
热氧化之后可接续快速热退火。在快速热退火中，系在不暴露于氧化环境的情形下将该场效晶体管加热到高温。于该快速热退火中所施加的温度可高于热氧化中所施加的温度。在该退火中，第一保护层(220)中可发生热活化的原子重新排列，因而使第一保护层(220)密化(densify)。上述步骤的有利之处为提高了该第一保护层对蚀刻的稳定性。
在本发明的其它具体实施例中，该第一保护层的形成可包含物理汽相沉积、化学汽相沉积、及/或电浆增强化学汽相沉积。这些处理之后可接续快速热退火，以便密化第一保护层(220)。
第一保护层(220)可包含层(219)的材料之氧化物。在层(219)的材料包含多晶硅的本发明之具体实施例中，层(220)的材料可包含二氧化硅(SiO2)。
在形成了第一保护层(220)之后，即在该第一保护层之上沉积涂层(207)，且可利用诸如物理汽相沉积、化学汽相沉积、或电浆增强化学汽相沉积而执行上述沉积步骤。可以氮化硅或氮氧化硅构成涂层(207)，且涂层(207)可具有大约10至60奈米的厚度。然后，将栅极绝缘层(205)、层(219)、第一保护层(220)、及涂层(207)图案化，且可藉由执行习知的微影及蚀刻处理而完成图案化步骤。
可配置涂层(207)，以便在该微影图案化步骤中，大致避免因入射光与自层(219)及第一保护层(220)反射的光间之接口所产生的不利效应。为了达到此目的，可调整涂层(207)的厚度，以使自该涂层表面反射的光破坏性地干涉自涂层(207)与第一保护层(220)间之接口及/或第一保护层(220)与层(219)间之接口反射的光。因此，有效地减少了层(219)及第一保护层(220)的反射率。
在本发明的其它具体实施例中，可藉由使用吸收穿透微影处理所用光阻的入射光的材料来形成涂层(207)，而大致免除入射光与反射光间之接口。此种方式有助于避免由层(219)及第一保护层(220)的光反射。亦可将藉由使用吸收入射光的材料来形成涂层(207)、以及调整涂层(207)的厚度以便在入射光与反射光之间产生破坏性干涉之两种方式相互结合。
图2b中示出在该处理的后续阶段中的场效晶体管(200)之横断面示意图。在栅极绝缘层(205)、层(219)、第一保护层(220)、及涂层(207)之图案化过程中，在衬底(201)与门极绝缘层(205)之上形成栅电极(206)。栅电极(206)包含上表面(216)，且该上表面(216)系经第一保护层(220)及涂层(207)所覆盖。此外，栅电极(206)包含侧表面(214)、(215)。
在形成了栅电极(206)之后，即在衬底(201)与门电极(206)的侧表面(214)、(215)之上形成第二保护层(208)。形成第二保护层(208)的步骤可包含对栅电极(206)中接近侧表面(214)、(215)之部分以及衬底(201)中接近衬底(201)的表面之部分的热氧化。与形成第一保护层(220)的一个具体实施例中所使用的热氧化类似，可利用快速热氧化或利用在炉管中进行的热氧化，而执行于形成第二保护层(208)时所用的热氧化，并可执行接续的快速热退火。
在该热氧化中，系以耗用栅电极(206)中邻接侧表面(214)、(215)的一些部分以及衬底(201)中接近衬底(201)表面的一部分之方式成长第二保护层(208)。可相应地调整栅电极(206)的长度及主动区(202)的深度，而预先将上述这些部分中材料的耗损列入考虑。
层(208)可包含层(219)的材料之氧化物以及衬底(201)的材料之氧化物。在衬底(201)的材料包含结晶硅且栅电极(206)的材料包含多晶硅的本发明之具体实施例中，层(208)系包含二氧化硅。
在形成了第二保护层(208)之后，去除涂层(207)。涂层(207)的去除可包含下列步骤：使涂层(207)暴露于适于选择性地去除涂层(207)的材料之蚀刻剂，而第一保护层(220)的材料及第二保护层(208)的材料大致上仍不会受到该蚀刻剂的影响。因此，在去除涂层(207)时，系保留了该第一及第二保护层，而使栅电极(206)及衬底(201)不会受到蚀刻剂的影响。
使涂层(207)暴露于蚀刻剂之步骤可包含湿式化学蚀刻。该湿式化学蚀刻可包含下列步骤：使该涂层暴露于热磷酸。尤其在该涂层(207)包含氮化硅的本发明之具体实施例中，可将涂层(207)暴露于热磷酸之步骤使用来选择性地去除涂层(207)。
图2c示出该处理的后续阶段中之场效晶体管(200)。在去除了涂层(207)之后，在衬底(201)中邻接栅电极(206)处形成延伸源极区(209)及延伸汲极区(210)。此步骤可藉由将掺杂剂材料的离子植入衬底(201)而完成。可使用用来吸收离子的光阻层(图中未示出)覆盖于衬底(201)中不进行掺杂的部分。
在本发明的其它具体实施例中，可在去除涂层(207)之前先执行延伸源极区(209)及延伸汲极区(210)的形成。因此，在离子植入时，涂层(207)吸收被导向场效晶体管(200)的离子，因而有利地避免了以高能离子照射栅电极(206)与门极绝缘层(205)。
在本发明的进一步具体实施例中，可在形成第二保护层(208)之前先执行延伸源极区(209)及延伸汲极区(210)的形成。
在衬底(201)、上表面(216)、及侧表面(214)、(215)之上保形地沉积间隔物材料层(211)。由于该保形的沉积，所以上表面(216)之上、侧表面(214)、(215)之上、以及衬底(201)之上的层(211)的各部分之厚度是大致相等的。可利用物理汽相沉积、化学汽相沉积、或电浆增强化学汽相沉积执行间隔物材料层(211)的保形沉积。在一具体实施例中，该间隔物材料可包含氮化硅。
图2d示出在完成该处理之后的场效晶体管(200)之横断面示意图。在沉积了间隔物材料层(211)之后，即以各向异性的方式蚀刻该层。该各向异性蚀刻中所用的蚀刻剂系经调整以选择性地去除该间隔物材料，但第一保护层(220)及第二保护层(208)大致上仍不会受到该蚀刻剂的影响。
对间隔物材料层(211)的各向异性蚀刻可包含干式蚀刻。由于该蚀刻处理的各向异性，所以间隔物材料层(211)中大致为水平的各部分(例如，在上表面(216)之上的部分以及在衬底(201)的表面之上的部分)被去除的速率系快于间隔物材料层(211)中大致为垂直的各部分(例如，在侧表面(214)、(215)之上的各部分)。因此，在邻接该栅电极处形成了与根据现阶段最高技术的场效晶体管(100)中之侧壁间隔物(117)、(118)类似的侧壁间隔物(217)、(218)。
因为第一保护层(220)及第二保护层(208)大致上仍不会受到该蚀刻剂的影响，所以该等保护层使衬底(201)与门电极(206)不会暴露于该蚀刻剂。因此，有利地避免了或减少了栅电极(206)之侵蚀。
在形成了侧壁间隔物(217)、(218)之后，将掺杂剂材料的离子植入衬底(201)，而在衬底(201)中形成源极区(212)及汲极区(213)。在离子植入时，侧壁间隔物(217)吸收了离子，而使得源极区(212)自栅电极(206)间隔开。同样地，因为侧壁间隔物(218)吸收了离子，所以使汲极区(213)自栅电极(206)间隔开。
最后，可执行退火步骤，以便活化主动区(202)、源极区(212)、延伸源极区(209)、汲极区(213)、及延伸汲极区(210)中之掺杂剂。
现在参照图3a至图3c说明本发明的进一步具体实施例。图3a示出根据本发明的具体实施例的处理第一阶段中之场效晶体管(300)。在衬底(301)中，形成主动区(302)、以及沟槽隔离层(303)、(304)。可使用离子植入、沉积、氧化、及微影的先进技术来形成这些特征部位。
在栅极绝缘层(305)及衬底(301)之上形成栅电极(306)，该栅电极(306)具有侧表面(314)、(315)及上表面(316)，且该上表面系经涂层(307)所覆盖。可以下文所述之方式完成上述步骤。首先，在衬底(301)之上沉积栅极绝缘层(305)。然后，在栅极绝缘层(305)及衬底(301)之上沉积与图2a所示之层(219)类似的栅电极材料层。在该栅电极材料层之上沉积涂层(307)。然后，在栅极绝缘层(305)、该栅电极材料层、及涂层(307)中进行图案化，以便形成栅电极(306)。此步骤可藉由执行微影及蚀刻技术而完成。与前文中参照图2a至图2d所述的本发明具体实施例中之涂层(207)类似，可配置涂层(307)，以便在微影处理中大致避免因入射光与反射光间之干涉而产生的不利效应。
衬底(301)的材料可包含硅。栅极绝缘层(305)可包含二氧化硅。该材料层可包含多晶硅，且涂层(307)的材料可包含氮化硅。
在栅电极(306)的侧表面(314)、(315)之上及衬底(301)之上形成第一保护层(320)。与前文中参照图2a至图2d所述的本发明具体实施例中之第一保护层(220)及第二保护层(208)的形成类似，该第一保护层(320)的形成可包含对栅电极(306)中接近侧表面(314)、(315)之部分以及衬底(301)中接近衬底(301)的表面之部分的热氧化。可在炉管中或利用快速热氧化执行该热氧化，且可接续快速热退火处理。
在一具体实施例中，第一保护层(320)的材料可包含栅电极(306)的材料之氧化物以及衬底(301)的材料之氧化物。在栅电极(306)包含多晶硅且衬底(301)的材料包含结晶硅的本发明之具体实施例中，该第一保护层(320)可包含二氧化硅。
然后，去除涂层(307)，可使涂层(307)暴露于适于选择性地去除涂层(307)的材料之蚀刻剂，而完成该去除步骤，但该第一保护层的材料大致不会受到该蚀刻剂的影响。
与前文中参照图2a至图2d所述的本发明具体实施例中之涂层(207)的去除步骤类似，涂层(307)之去除步骤可包含湿式化学蚀刻，而该湿式化学蚀刻可包含使涂层(307)暴露于磷酸。湿式化学蚀刻的有利之处在于可提供对涂层(307)的材料之高选择性蚀刻，因而使该蚀刻处理大致不会损与门电极(306)，或者对该栅电极有最低的损伤。
在去除了涂层(307)之后，可去除第一保护层(320)。可藉由使第一保护层(320)暴露于适于选择性地去除第一保护层(320)的材料之蚀刻剂，但是栅电极(306)的材料及衬底(301)的材料大致不会受到该蚀刻剂的影响，而完成此步骤。
可利用湿式化学蚀刻执行对第一保护层(320)的去除。在第一保护层(320)包含二氧化硅的本发明之具体实施例中，可藉由将场效晶体管(300)浸泡到氢氟酸(HF)的水溶液中，而完成此步骤。湿式化学蚀刻有利之处为可让蚀刻处理有相当高的选择性，因而大致不会损与门电极或对栅电极有最小的损伤。
图3b示出在该处理的后续阶段中之场效晶体管(300)。在栅电极(306)的侧表面(314)、(315)、栅电极(306)的上表面(316)、以及衬底(301)的表面之上形成第二保护层(308)。可利用热氧化或利用物理汽相沉积、化学汽相沉积、及/或电浆增强化学汽相沉积执行此步骤。该第二保护层形成之后，可接续进行快速热退火，以便密化第二保护层(308)。该第二保护层的材料可包含二氧化硅。
在本发明的其它具体实施例中，在形成第二保护层(308)之前，并不先去除第一保护层(320)。反而将第一保护层(320)保留在栅电极(306)的侧表面及衬底(301)的表面上，且第一保护层(320)系经第二保护层(308)覆盖，及/或经合并到第二保护层(308)。此种方式有利之处在于可降低场效晶体管(300)的制造成本，这是因为可省略掉使第一保护层(320)暴露于蚀刻剂。
在衬底(301)中邻接栅电极(306)处形成延伸源极区(309)及延伸汲极区(310)。可将掺杂剂材料的离子植入衬底(301)而完成此步骤。可藉由将用来吸收离子的光阻层(图中未示出)覆盖于衬底(301)中在场效晶体管(300)之外将不进行掺杂的部分。
在本发明的其它具体实施例中，可在形成第一保护层(320)之前，去除第一保护层(320)之前，或形成第二保护层(308)之前，先执行延伸源极区(309)及延伸汲极区(310)的形成。
与前文中参照图2a至图2c所述的本发明之具体实施例类似，在栅电极(306)的侧表面(314)、(315)、栅电极(306)的上表面(316)、以及衬底(301)之上保形地沉积间隔物材料层(311)。如图3c所示，以各向异性的方式蚀刻间隔物材料层(311)，以形成侧壁间隔物(317)、(318)。
间隔物材料层(311)的各向异性蚀刻可包含下列步骤：使间隔物材料层(311)暴露于适于选择性地去除该间隔物材料的蚀刻剂，但是第二保护层(308)的材料大致不会受到该蚀刻剂的影响。因此，第二保护层(308)使栅电极(306)及衬底(301)不会暴露于该蚀刻剂，因而有利地避免或减少栅电极(306)及衬底(301)的非期望的侵蚀。
在形成了侧壁间隔物(317)、(318)之后，即在衬底(301)中形成源极区(312)及汲极区(313)。可将掺杂剂材料的离子植入该衬底而完成此步骤。因为侧壁间隔物(317)、(318)吸收了离子，所以使源极区(312)及汲极区(313)自栅电极(306)间隔开。
最后，可执行退火步骤以活化主动区(302)、源极区(312)、汲极区(313)、延伸源极区(309)、及延伸汲极区(310)中之掺杂剂，而完成场效晶体管(300)。
本发明并不限于场效晶体管的形成。而是可将本发明相当广泛性地应用于与衬底上的特征部位邻接的侧壁间隔物的形成。例如，可将本发明应用于导电线路的形成。
前文揭示的该等特定实施例只是举例说明，熟习此项技术者在参阅了本发明的教示事项之后将可易于以不同但等效之方式修改并实施本发明。例如，可按照不同的顺序执行前文所述的该等处理步骤。此外，除了在最后的申请专利范围中所述及者之外，本发明将不限于本说明书中示出的结构或设计之细节。因此，显然可改变或修改前文所揭示的该等特定实施例，且所有此类变化将被视为在本发明的范围及精神内。因此，最后的申请专利范围系述及本发明所寻求的保护。
Claims (15)
1.一种形成侧壁间隔物的方法，包括下列步骤：
在衬底之上形成特征部位，该特征部位具有侧表面及上表面，该上表面由第一保护层及在该第一保护层之上形成的涂层覆盖；
在该侧表面及该衬底之上形成第二保护层；
去除该涂层；
在该衬底和该侧表面之上以及在该上表面上方保形地沉积间隔物材料层；以及
各向异性蚀刻该间隔物材料层。
2.如权利要求1所述的方法，其中形成该特征部位包括下列步骤：
在该衬底之上沉积材料层；
在该材料层之上形成该第一保护层；
在该第一保护层之上沉积该涂层；以及
将该材料层、该第一保护层及该涂层图案化。
3.如权利要求2所述的方法，其中该材料层包含多晶硅。
4.如权利要求2所述的方法，其中形成该第一保护层包括对该材料层的一部分执行热氧化处理。
5.如权利要求1所述的方法，其中该特征部位包含栅电极。
6.如权利要求1所述的方法，其中该第一保护层及该第二保护层中的至少一个包含二氧化硅。
7.如权利要求1所述的方法，其中该涂层包含氮化硅。
8.如权利要求1所述的方法，其中形成该第二保护层包括对该特征部位的一部分及该衬底的一部分执行热氧化处理。
9.一种形成侧壁间隔物的方法，包括下列步骤：
在衬底之上形成特征部位，该特征部位具有侧表面及上表面，该上表面由涂层覆盖；
在该侧表面及该衬底之上形成第一保护层；
去除该涂层；
在该侧表面、该上表面及该衬底之上形成第二保护层；
在该侧表面、该上表面及该衬底之上保形地沉积间隔物材料层；以及
各向异性蚀刻该间隔物材料层。
10.如权利要求9所述的方法，其中形成该特征部位包括下列步骤：
在该衬底之上沉积材料层；
在该材料层之上沉积该涂层；以及
将该材料层及该涂层图案化。
11.如权利要求10所述的方法，其中该材料包含多晶硅。
12.如权利要求9所述的方法，进一步包括去除该第一保护层，其中在去除该涂层之后执行去除该第一保护层。
13.如权利要求9所述的方法，其中该特征部位包含栅电极。
14.如权利要求9所述的方法，其中形成该第一保护层包括对该特征部位的一部分及该衬底的一部分执行热氧化处理。
15.如权利要求9所述的方法，其中形成该第二保护层包括对该特征部位的一部分及该衬底的一部分执行热氧化处理。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004015864.9 | 2004-03-31 | ||
| DE102004015864A DE102004015864B4 (de) | 2004-03-31 | 2004-03-31 | Verfahren zum Ausbilden von Seitenwandabstandhaltern |
| US11/039,084 | 2005-01-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1961408A true CN1961408A (zh) | 2007-05-09 |
Family
ID=35456071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005800176169A Pending CN1961408A (zh) | 2004-03-31 | 2005-03-29 | 形成侧壁间隔物的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050233532A1 (zh) |
| CN (1) | CN1961408A (zh) |
| DE (1) | DE102004015864B4 (zh) |
| TW (1) | TW200537643A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610760A (zh) * | 2011-12-15 | 2012-07-25 | 友达光电股份有限公司 | 发光装置及其制作方法 |
| CN102637604A (zh) * | 2012-04-25 | 2012-08-15 | 上海宏力半导体制造有限公司 | 侧墙、形成侧墙、半导体器件的方法 |
| CN104103645A (zh) * | 2014-06-16 | 2014-10-15 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7311820B1 (en) * | 2004-07-30 | 2007-12-25 | Anderson C Arthur | Swimming pool recirculating water distribution header |
| KR100843055B1 (ko) * | 2006-08-17 | 2008-07-01 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
| US7642147B1 (en) | 2008-10-01 | 2010-01-05 | International Business Machines Corporation | Methods for removing sidewall spacers |
| DE102010063778B4 (de) | 2010-12-21 | 2018-05-09 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung einer Gateelektrodenstruktur mit erhöhter Strukturierungsgleichmäßigkeit |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013569A (en) * | 1997-07-07 | 2000-01-11 | United Microelectronics Corp. | One step salicide process without bridging |
| US6049114A (en) * | 1998-07-20 | 2000-04-11 | Motorola, Inc. | Semiconductor device having a metal containing layer overlying a gate dielectric |
| US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
| US6063704A (en) * | 1999-08-02 | 2000-05-16 | National Semiconductor Corporation | Process for incorporating silicon oxynitride DARC layer into formation of silicide polysilicon contact |
| US6355546B1 (en) * | 1999-08-11 | 2002-03-12 | Advanced Micro Devices, Inc. | Thermally grown protective oxide buffer layer for ARC removal |
| US6200886B1 (en) * | 1999-10-28 | 2001-03-13 | United Silicon Incorporated | Fabricating process for polysilicon gate |
| US6534388B1 (en) * | 2000-09-27 | 2003-03-18 | Chartered Semiconductor Manufacturing Ltd. | Method to reduce variation in LDD series resistance |
| US6518136B2 (en) * | 2000-12-14 | 2003-02-11 | International Business Machines Corporation | Sacrificial polysilicon sidewall process and rapid thermal spike annealing for advance CMOS fabrication |
| US6465853B1 (en) * | 2001-05-08 | 2002-10-15 | Motorola, Inc. | Method for making semiconductor device |
| JP2003258248A (ja) * | 2002-03-05 | 2003-09-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US7126198B2 (en) * | 2002-09-03 | 2006-10-24 | Agere Systems Inc. | Protruding spacers for self-aligned contacts |
| US6777299B1 (en) * | 2003-07-07 | 2004-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for removal of a spacer |
| DE10339989B4 (de) * | 2003-08-29 | 2008-04-17 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung eines konformen Abstandselements benachbart zu einer Gateelektrodenstruktur |
| US7148143B2 (en) * | 2004-03-24 | 2006-12-12 | Texas Instruments Incorporated | Semiconductor device having a fully silicided gate electrode and method of manufacture therefor |
-
2004
- 2004-03-31 DE DE102004015864A patent/DE102004015864B4/de not_active Expired - Lifetime
-
2005
- 2005-01-19 US US11/039,084 patent/US20050233532A1/en not_active Abandoned
- 2005-03-22 TW TW094108730A patent/TW200537643A/zh unknown
- 2005-03-29 CN CNA2005800176169A patent/CN1961408A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610760A (zh) * | 2011-12-15 | 2012-07-25 | 友达光电股份有限公司 | 发光装置及其制作方法 |
| US8765506B2 (en) | 2011-12-15 | 2014-07-01 | Au Optronics Corporation | Manufacturing method of light emitting device |
| CN102610760B (zh) * | 2011-12-15 | 2014-11-19 | 友达光电股份有限公司 | 发光装置 |
| CN102637604A (zh) * | 2012-04-25 | 2012-08-15 | 上海宏力半导体制造有限公司 | 侧墙、形成侧墙、半导体器件的方法 |
| CN102637604B (zh) * | 2012-04-25 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 侧墙、形成侧墙、半导体器件的方法 |
| CN104103645A (zh) * | 2014-06-16 | 2014-10-15 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示装置 |
| WO2015192538A1 (zh) * | 2014-06-16 | 2015-12-23 | 京东方科技集团股份有限公司 | 基板及其制作方法、显示装置 |
| CN104103645B (zh) * | 2014-06-16 | 2017-03-29 | 京东方科技集团股份有限公司 | 一种基板及其制作方法、显示装置 |
| US9960185B2 (en) | 2014-06-16 | 2018-05-01 | Boe Technology Group Co., Ltd. | Base and manufacturing method thereof, display device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004015864A1 (de) | 2005-10-20 |
| TW200537643A (en) | 2005-11-16 |
| DE102004015864B4 (de) | 2007-10-31 |
| US20050233532A1 (en) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1961408A (zh) | 形成侧壁间隔物的方法 | |
| CN103681234B (zh) | 自对准双重图形的形成方法 | |
| CN101208783A (zh) | 通过后pecvd沉积uv处理增加氮化硅膜的拉伸应力的方法 | |
| CN1832144A (zh) | 制造快闪存储装置的方法 | |
| CN108933140A (zh) | 半导体器件的制造方法 | |
| CN1227408A (zh) | 在集成电路中形成沟槽式电容器的改进技术 | |
| CN102054745B (zh) | 形成接触孔的方法 | |
| CN1270354C (zh) | 半导体元件的接触孔的形成方法 | |
| CN1862784A (zh) | 包括隔离沟槽的半导体器件及其制造方法 | |
| CN1244954C (zh) | 制造薄膜半导体器件的方法及其形成抗蚀图的方法 | |
| US20140252589A1 (en) | Charge Dissipation of Cavities | |
| CN1921086A (zh) | 应变cmos的集成制作方法 | |
| CN1619774A (zh) | 具有缩小间距的半导体元件及其形成方法 | |
| CN101051612A (zh) | 硅化金属阻止区的形成方法及半导体器件的制造方法 | |
| CN1838402A (zh) | 制造快闪存储装置的方法 | |
| CN102087970B (zh) | 刻蚀多晶硅层的工艺、mos晶体管的形成方法 | |
| CN1941294A (zh) | 开口的形成方法以及接触窗的形成方法 | |
| CN101937865A (zh) | 沟槽的形成方法 | |
| CN1187798C (zh) | 降低氮化硅的湿蚀刻速率的方法 | |
| CN1889236A (zh) | 多晶硅栅极掺杂方法 | |
| CN101930918B (zh) | 半导体结构和侧墙间隔方法 | |
| WO2005098929A2 (en) | Method of forming sidewall spacers | |
| CN104253084A (zh) | 防止钨损失的半导体器件及相应的制造方法 | |
| CN1674236A (zh) | 制造半导体器件的方法 | |
| CN105470120A (zh) | 多晶硅刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |