CN101930918B - 半导体结构和侧墙间隔方法 - Google Patents
半导体结构和侧墙间隔方法 Download PDFInfo
- Publication number
- CN101930918B CN101930918B CN2009100534953A CN200910053495A CN101930918B CN 101930918 B CN101930918 B CN 101930918B CN 2009100534953 A CN2009100534953 A CN 2009100534953A CN 200910053495 A CN200910053495 A CN 200910053495A CN 101930918 B CN101930918 B CN 101930918B
- Authority
- CN
- China
- Prior art keywords
- polymer
- side wall
- constituent content
- nitrating
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构和侧墙间隔方法,其中侧墙间隔方法包括:提供形成有介质层的衬底;在所述介质层上形成光刻胶层;图形化光刻胶层,形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀介质层形成通孔;在光刻胶图形开口侧壁和通孔侧壁形成掺氮的聚合物缓冲层;在掺氮的聚合物缓冲层上形成聚合物侧墙,所述形成有聚合物侧墙的通孔开口特征尺寸小于所述图形化光刻胶层工艺的最小尺寸。本发明能够避免在聚合物缓冲层与通孔侧壁出现剥离现象,节约了操作步骤,提高了效率。
Description
技术领域
本发明涉及半导体制造领域,特别涉及一种半导体结构和侧墙间隔方法。
背景技术
随着先进的集成电路器件等比例缩小的持续发展,集成电路的特征尺寸(Feature Size)也越来越小。在这个趋势下,更多的先进半导体制造设备被发明以满足日益先进的集成电路生产需求。
半导体制造设备的更新需要大量资金投入,于是,在现有半导体制造设备的条件下,利用工艺制程来实现先进的集成电路生产成为替代采购先进半导体制造设备的来实现先进的集成电路生产的一种方法,例如,248nm波长光源的光刻设备无法精确图形化特征尺寸(Critical Dimension)小于0.12μm的接触孔图形,而在实际动态随机存储器(Dynamic Random Access Memory,DRAM)或者闪存(FLASH Memory)等产品制造中,接触孔的尺寸会小于90nm。在这类产品中,侧墙间隔方法被广泛应用,以限定248nm波长光源的光刻设备无法精确图形化的小于0.12μm的图形。在US7250371B2的美国专利文献中可以发现更多的侧墙隔离工艺,参考图1,所述侧墙间隔方法包括:
步骤S100,提供形成有介质层的衬底;
步骤S101,在所述介质层上形成光刻胶;
步骤S102,图形化所述光刻胶,形成光刻胶开口;
步骤S103,在所述光刻胶开口侧壁形成聚合物侧墙;
步骤S104,以所述形成有聚合物侧墙的光刻胶开口为掩膜,刻蚀所述介质层形成特征尺寸小于0.12μm接触孔。
侧墙间隔方法除了应用在辅助光刻胶形成特征尺寸小于0.12μm光刻胶图形,还应用在其他的半导体工艺中,
以离子注入工艺中的侧墙间隔方法为例,参考图2,具体流程包括:
步骤S200,提供形成有介质层的衬底;
步骤S201,在所述介质层上形成光刻胶;
步骤S202,图形化光刻胶,定义光刻胶开口,形成光刻胶图形,以光刻胶图形为掩膜,刻蚀形成通孔;
步骤S203,在所述通孔侧壁形成侧墙,所述侧墙限定的开口特征尺寸小于0.12μm。
发明内容
本发明解决的问题是聚合物侧墙与通孔侧壁的粘附性差,容易出现剥离现象。
为解决上述问题,本发明提供了一种侧墙间隔方法,包括:提供形成有介质层的衬底;在所述介质层上形成光刻胶层;图形化光刻胶层,形成光刻胶图形;以所述光刻胶图形为掩膜,刻蚀介质层形成通孔;在光刻胶图形开口侧壁和通孔侧壁形成掺氮的聚合物缓冲层;在掺氮的聚合物缓冲层上形成聚合物侧墙,所述形成有聚合物侧墙的通孔开口特征尺寸小于所述图形化光刻胶层工艺的最小尺寸。
本发明还提供了一种半导体结构,包括:衬底;形成在所述衬底上的介质层;形成在所述介质层内的通孔;形成在所述通孔侧壁的掺氮的聚合物缓冲层;形成在所述掺氮的聚合物缓冲层上的聚合物侧墙。
与现有技术相比,本发明具有以下优点:在聚合物侧墙和通孔侧壁之间引入一层掺氮的聚合物缓冲层,掺氮的聚合物侧墙提高聚合物侧墙与侧壁结构的相似度,从而使得聚合物侧墙与侧壁有很高的粘附力,避免了聚合物缓冲层与通孔侧壁出现剥离现象,并且掺氮的聚合物侧墙、聚合物侧墙能够采用同一刻蚀设备完成,在实际的工艺制备中能够节约工艺步骤,并且本发明应用于刻蚀工艺中,能够与刻蚀工艺结合,与刻蚀工艺采用的刻蚀设备为同一设备,进一步节约操作步骤,提高了效率。
附图说明
图1是现有形成隔离侧墙的一种方法;
图2是现有形成隔离侧墙的另一种方法;
图3是现有方法形成的隔离侧墙与通孔侧壁剥离现象的扫描电镜图片;
图4是本发明形成隔离侧墙的流程示意图;
图5至图11是本发明形成隔离侧墙的结构示意图;
图12是依照本发明形成隔离侧墙的具体实例扫描电镜图片。
具体实施方式
本发明的发明人发现,在离子注入工艺中应用侧墙间隔的方法,聚合物侧墙与开口的侧壁会出现剥离现象,参考图3,衬底10上依次形成有介质层20、光刻胶层30,在介质层20内形成有通孔21,在通孔21内形成有侧墙22,所述侧墙22与通孔21侧壁出现剥离现象。
经过发明人的大量创造性劳动,本发明的发明人发现:形成侧墙的材料通常为包括C、F、O或者H元素中的一种或多种的聚合物材料,形成介质层的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(Borophosphosilicate Glass,掺杂硼磷的硅玻璃)、BSG(Borosilicate Glass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等,由于形成侧墙的材料与介质层材料不匹配,侧墙22与通孔21侧壁粘附性差,导致了侧墙22与通孔21侧壁剥离。
有鉴于此,经过大量的工作,本发明的发明人提供了一种侧墙间隔方法,在光刻胶层开口侧壁和通孔侧壁形成掺氮的聚合物缓冲层,在掺氮的聚合物缓冲层上形成聚合物侧墙,所述聚合物侧墙形成的开口的特征尺寸小于所述图形化光刻胶层工艺的最小尺寸。所述掺氮的聚合物能够与通孔侧壁很好的粘附,并且所述掺氮的聚合物缓冲层、聚合物侧墙能够与刻蚀介质层形成通孔工艺在同一刻蚀设备中完成,节约了操作步骤,提高了效率。
为此,本发明的发明人提出了一种侧墙间隔方法的实施方式,如图4所示,包括如下步骤:
步骤S300,提供形成有介质层的衬底;
步骤S301,在所述介质层上形成光刻胶层;
步骤S302,图形化光刻胶层,形成光刻胶图形;
步骤S303,以所述光刻胶图形为掩膜,刻蚀介质层形成通孔;
步骤S304,在光刻胶图形开口侧壁和通孔侧壁形成掺氮的聚合物缓冲层;
步骤S305,在掺氮的聚合物缓冲层上形成聚合物侧墙,所述形成有聚合物侧墙的通孔开口特征尺寸小于所述图形化光刻胶层工艺的最小尺寸。
下面结合附图对本发明的具体实施方式做详细的说明。
参考图5,提供衬底100,所述衬底100可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
在所述衬底100上形成介质层110。所述介质层110的材料通常选自SiO2或者掺杂的SiO2,例如USG(Undoped Silicon Glass,没有掺杂的硅玻璃)、BPSG(Borophosphosilicate Glass,掺杂硼磷的硅玻璃)、BSG(BorosilicateGlass,掺杂硼的硅玻璃)、PSG(Phosphosilitcate Glass,掺杂磷的硅玻璃)等。
所述介质层110形成工艺可以为现有的沉积工艺,具体工艺可以为等离子体增强化学气相沉积工艺或者亚常压化学气相沉积工艺。
参考图6,在所述介质层110上形成光刻胶层120。所述光刻胶120形成工艺可以为旋涂工艺,在介质层110上旋涂一层光刻胶,烘烤坚膜,在介质层110上形成光刻胶层120。
参考图7,图形化光刻胶层120,形成光刻胶图形121,所述光刻胶图形具有在光刻胶层开口122。
所述图形化光刻胶层120,形成光刻胶图形121的工艺可以利用光刻设备对光刻胶层120进行曝光,显影,形成光刻胶图形121。所述光刻胶图形121开口的所能达到的尺寸受光刻设备的本身光学波长限制,以245nm波长的光刻设备为例,曝光的形成的图形特征尺寸无法小于0.12μm。
参考图8,以所述光刻胶图形121为掩膜,刻蚀介质层110形成通孔123。所述刻蚀通孔123可以选用等离子刻蚀工艺。
在本实施例中,所述刻蚀通孔123的设备可以选用感应耦合(InductivelyCoupled Plasma,ICP)等离子刻蚀设备。具体工艺参数为:刻蚀设备的腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米。所述C4F8和Ar作用为刻蚀剂,O2用于去除刻蚀过程中产生的多余的聚合物,CO作用为提高所述刻蚀工艺的选择比。所述刻蚀通孔123工艺还可以选用电容耦合等离子(Capacitor Coupled Plasma,CCP)刻蚀设备等。
刻蚀介质层110直至暴露出衬底100,形成通孔123。
参考图9,在光刻胶层开口122侧壁和通孔123侧壁形成掺氮的聚合物缓冲层薄膜124。所述掺氮的聚合物缓冲层薄膜124用于使得后续形成的聚合物侧墙与通孔123侧壁更好的粘附。
本发明的发明人发现,现有的聚合物侧墙的由C、F、O和H元素组成,其中质量比C元素含量为20%~40%,F元素含量为15%~40%,O元素含量为15%~40%,H元素含量为20%~35%,所述聚合物侧墙还包含0%~10%的杂质,所述杂质包含Cl元素、Si元素或者Br元素的一种或多种的,而侧壁的材料通常为二氧化硅,聚合物侧墙与侧壁结构的相似度很低,所以聚合物侧墙与侧壁的粘附力也比较差。经过大量的实验,发明人发现,在聚合物侧墙和二氧化硅的侧壁之间形成一层掺氮聚合物缓冲层,所述掺氮聚合物缓冲层的厚度为3纳米至10纳米,所述掺氮的聚合物缓冲层的成分质量比为:N元素含量为5%~20%,C元素含量为20%~40%,F元素含量为15%~40%,O元素含量为15%~40%,H元素含量为20%~35%,杂质元素含量为0%~10%,掺氮的聚合物缓冲层具有多孔结构,与侧壁的结构相似度高,与侧壁的粘附力高,并且掺氮的聚合物缓冲层与聚合物侧墙的粘附力也很高,在侧壁和侧墙之间引入掺氮的聚合物缓冲层,从而使得聚合物侧墙与侧壁有很高的粘附力。
在光刻胶层开口122侧壁和通孔123侧壁形成掺氮的聚合物缓冲层薄膜124工艺可以在等离子刻蚀设备中形成,为了节约工艺步骤,所述在光刻胶层开口122侧壁和通孔123侧壁形成掺氮的聚合物缓冲层薄膜124工艺可以与刻蚀介质层110的工艺同一刻蚀设备。在本实施例中,形成掺氮的聚合物缓冲层薄膜124工艺在感应耦合等离子刻蚀设备中进行,具体工艺参数包括:刻蚀设备的腔体压力为300毫托至500毫托,顶部射频功率为600瓦至1000瓦,底部射频功率为150瓦至300瓦,N2流量为每分钟70标准立方厘米至每分钟120标准立方厘米,CH2F2流量为每分钟10标准立方厘米至每分钟30标准立方厘米,CH3F流量为每分钟10标准立方厘米至每分钟30标准立方厘米,直至形成3纳米至10纳米的掺氮聚合物缓冲层薄膜124,所述CH2F2和CH3F为刻蚀剂,N2为形成掺氮的聚合物薄膜提供氮元素。
在形成掺氮的聚合物缓冲层薄膜124之前,通常会执行清洁步骤,以去除刻蚀介质层步骤中产生的副产物和颗粒。
为节约工艺步骤,所述清洁工艺在本实施例中同样在感应耦合等离子刻蚀设备中进行,具体工艺参数包括:刻蚀设备的腔体压力为20毫托至60毫托,顶部射频功率为300瓦至600瓦,底部射频功率为100瓦至300瓦,Ar流量为每分钟50标准立方厘米至每分钟200标准立方厘米,O2流量为每分钟20标准立方厘米至每分钟50标准立方厘米。直至去除副产物和颗粒。
参考图10,在含氮的聚合物缓冲层薄膜124上形成聚合物层125。在本实施例中,形成聚合物层125工艺在感应耦合等离子刻蚀设备中进行,具体工艺参数包括:刻蚀设备的腔体压力为200毫托至400毫托,顶部射频功率为1000瓦至1300瓦,底部射频功率为150瓦至300瓦,C4F6流量为每分钟60标准立方厘米至每分钟100标准立方厘米,C3F8流量为每分钟8标准立方厘米至每分钟15标准立方厘米,CH2F2流量为每分钟20标准立方厘米至每分钟50标准立方厘米,CO流量为每分钟200标准立方厘米至每分钟300标准立方厘米。
参考图11,回刻蚀含氮的聚合物缓冲层薄膜124和聚合物层125,在光刻胶层开口122侧壁和通孔123侧壁形成含氮的聚合物缓冲层134,在含氮的聚合物缓冲层上形成聚合物侧墙135。
所述回刻蚀工艺在感应耦合等离子刻蚀设备中进行,具体工艺参数包括:刻蚀设备的腔体压力为30毫托至60毫托,顶部射频功率为1200瓦至1800瓦,底部射频功率为500瓦至1000瓦,N2流量为每分钟20标准立方厘米至每分钟60标准立方厘米,He流量为每分钟80标准立方厘米至每分钟120标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟150标准立方厘米,刻蚀含氮的聚合物缓冲层薄膜124和聚合物层125,在光刻胶层开口122侧壁和通孔123侧壁形成含氮的聚合物缓冲层134,在含氮的聚合物缓冲层上形成聚合物侧墙135,所述N2和He为刻蚀剂,CO作用为提高所述刻蚀工艺的选择比。
依照上述的侧墙间隔工艺步骤,形成的半导体结构,包括:衬底100;形成在所述衬底上的介质层110;形成在所述介质层110内的通孔123;形成在所述通孔123侧壁的掺氮的聚合物缓冲层134;形成在所述掺氮的聚合物缓冲层134上的聚合物侧墙135。
以上述的工艺步骤,在具体的实施例中,形成有掺氮的聚合物缓冲层134、聚合物侧墙135的通孔,所述形成有掺氮的聚合物缓冲层134、聚合物侧墙135的通孔的特征尺寸为45nm,参见图12,在该实施例中,所述聚合物侧墙135通过掺氮的聚合物缓冲层134与通孔123侧壁没有剥离现象出现。
本发明通过在通孔123侧壁与聚合物侧墙135加入一层含氮的聚合物缓冲层134,含氮的聚合物侧墙提高聚合物侧墙与侧壁结构的相似度,从而使得聚合物侧墙与侧壁有很高的粘附力,避免了聚合物缓冲层134与通孔123侧壁出现剥离现象,并且含氮的聚合物侧墙134、聚合物侧墙135能够采用同一刻蚀设备完成,在实际的工艺制备中能够节约工艺步骤,并且本发明应用于刻蚀工艺中,能够与刻蚀工艺结合,与刻蚀工艺采用的刻蚀设备为同一设备,进一步节约工艺步骤。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种侧墙间隔方法,其特征在于,包括:
提供形成有介质层的衬底;
在所述介质层上形成光刻胶层;
图形化光刻胶层,形成光刻胶图形;
以所述光刻胶图形为掩膜,刻蚀介质层形成通孔;
在光刻胶图形开口侧壁和通孔侧壁形成掺氮的聚合物缓冲层,所述掺氮的聚合物缓冲层的成分质量比为:N元素含量为5%~20%,C元素含量为20%~40%,F元素含量为15%~40%,O元素含量为15%~40%,H元素含量为20%~35%,杂质元素含量为0%~10%;
在掺氮的聚合物缓冲层上形成聚合物侧墙,所述形成有聚合物侧墙的通孔开口特征尺寸小于所述图形化光刻胶层工艺的最小尺寸。
2.如权利要求1所述的侧墙间隔方法,其特征在于,所述图形化光刻胶层的设备为大于或等于248nm波长光源的光刻设备。
3.如权利要求1所述的侧墙间隔方法,其特征在于,所述刻蚀介质层形成通孔工艺、在光刻胶图形开口侧壁和通孔侧壁形成掺氮的聚合物缓冲层工艺和在掺氮的聚合物缓冲层上形成聚合物侧墙工艺为在同一刻蚀设备中完成。
4.如权利要求1所述的侧墙间隔方法,其特征在于,所述掺氮的聚合物缓冲层的厚度为3纳米至10纳米。
5.如权利要求4所述的侧墙间隔方法,其特征在于,所述杂质元素包含Cl元素、Si元素或者Br元素的一种或多种。
6.如权利要求1所述的侧墙间隔方法,其特征在于,所述聚合物侧墙C元素含量为20%~40%,F元素含量为15%~40%,O元素含量为15%~40%,H元素含量为20%~35%,杂质元素含量为0%~10%。
7.如权利要求1所述的侧墙间隔方法,其特征在于,所述形成掺氮的聚合物缓冲层的工艺参数为:刻蚀设备的腔体压力为300毫托至500毫托,顶部射频功率为600瓦至1000瓦,底部射频功率为150瓦至300瓦,N2流量为每分钟70标准立方厘米至每分钟120标准立方厘米,CH2F2流量为每分钟10标准立方厘米至每分钟30标准立方厘米,CH3F流量为每分钟10标准立方厘米至每分钟30标准立方厘米。
8.一种半导体结构,包括:
衬底;
形成在所述衬底上的介质层;
形成在所述介质层内的通孔;其特征在于,
还包括:
形成在所述通孔侧壁的掺氮的聚合物缓冲层,所述掺氮的聚合物缓冲层的成分质量比为:N元素含量为5%~20%,C元素含量为20%~40%,F元素含量为15%~40%,O元素含量为15%~40%,H元素含量为20%~35%,杂质元素含量为0%~10%;
形成在所述掺氮的聚合物缓冲层上的聚合物侧墙。
9.如权利要求8所述的半导体结构,其特征在于,所述掺氮的聚合物缓冲层的厚度为3纳米至10纳米。
10.如权利要求9所述的半导体结构,其特征在于,所述杂质元素包含Cl元素、Si元素或者Br元素的一种或多种。
11.如权利要求8所述的半导体结构,其特征在于,所述聚合物侧墙的成分质量比为:C元素含量为20%~40%,F元素含量为15%~40%,O元素含量为15%~40%,H元素含量为20%~35%,杂质元素含量为0%~10%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100534953A CN101930918B (zh) | 2009-06-19 | 2009-06-19 | 半导体结构和侧墙间隔方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100534953A CN101930918B (zh) | 2009-06-19 | 2009-06-19 | 半导体结构和侧墙间隔方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101930918A CN101930918A (zh) | 2010-12-29 |
CN101930918B true CN101930918B (zh) | 2012-05-23 |
Family
ID=43370000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100534953A Expired - Fee Related CN101930918B (zh) | 2009-06-19 | 2009-06-19 | 半导体结构和侧墙间隔方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101930918B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102738074B (zh) * | 2012-07-05 | 2014-07-02 | 中微半导体设备(上海)有限公司 | 半导体结构的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010060984A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 장치의 콘택홀 형성방법 |
KR20050122642A (ko) * | 2004-06-25 | 2005-12-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
CN1820325A (zh) * | 2003-07-07 | 2006-08-16 | 先进微装置公司 | 形成于通孔中的聚合物存储器件 |
-
2009
- 2009-06-19 CN CN2009100534953A patent/CN101930918B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010060984A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 장치의 콘택홀 형성방법 |
CN1820325A (zh) * | 2003-07-07 | 2006-08-16 | 先进微装置公司 | 形成于通孔中的聚合物存储器件 |
KR20050122642A (ko) * | 2004-06-25 | 2005-12-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
CN101930918A (zh) | 2010-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7399864B2 (ja) | 粗さを低減するための原子層堆積及びエッチング | |
US6743727B2 (en) | Method of etching high aspect ratio openings | |
CN101960560B (zh) | 使氧化物间隔物平滑的方法 | |
CN1090815C (zh) | 形成凹穴和接触窗的方法 | |
CN100514570C (zh) | 等离子体蚀刻方法 | |
US8618000B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
CN103681234B (zh) | 自对准双重图形的形成方法 | |
CN102044410B (zh) | 减少微负载的等离子体蚀刻方法 | |
JP2018516463A (ja) | 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法 | |
CN108206131B (zh) | 半导体结构以及半导体结构的形成方法 | |
CN101388328A (zh) | 在半导体器件中形成微图案的方法 | |
KR100685903B1 (ko) | 반도체 소자의 제조 방법 | |
US9564342B2 (en) | Method for controlling etching in pitch doubling | |
US20050214454A1 (en) | Chamber cleaning method | |
CN101930918B (zh) | 半导体结构和侧墙间隔方法 | |
US7060628B2 (en) | Method for fabricating a hard mask polysilicon gate | |
US7338906B2 (en) | Method for fabricating semiconductor device | |
CN103972055B (zh) | 光刻胶去除方法 | |
KR102535484B1 (ko) | 유기 층 에칭시 수직 프로파일들을 생성하기 위한 방법 | |
CN101937865A (zh) | 沟槽的形成方法 | |
JP5171091B2 (ja) | プラズマ処理方法 | |
KR100602094B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
US7071110B2 (en) | Process for the plasma etching of materials not containing silicon | |
US20050148152A1 (en) | Method for forming shallow trench in semiconductor device | |
KR100460718B1 (ko) | 금속 절연체 금속 캐패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120523 Termination date: 20200619 |
|
CF01 | Termination of patent right due to non-payment of annual fee |