CN1950940A - 电荷收集存储器单元阵列及其制造方法 - Google Patents

电荷收集存储器单元阵列及其制造方法 Download PDF

Info

Publication number
CN1950940A
CN1950940A CNA200580010880XA CN200580010880A CN1950940A CN 1950940 A CN1950940 A CN 1950940A CN A200580010880X A CNA200580010880X A CN A200580010880XA CN 200580010880 A CN200580010880 A CN 200580010880A CN 1950940 A CN1950940 A CN 1950940A
Authority
CN
China
Prior art keywords
memory cell
drain regions
source
word line
local interlinkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200580010880XA
Other languages
English (en)
Inventor
J·德佩
J·韦勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1950940A publication Critical patent/CN1950940A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Abstract

在包括电荷收集存储器单元的存储器单元阵列中，在跨过字线延伸的浅沟槽隔离(4)的电介质材料中，在上凹槽内的半导体材料的侧壁上，通过可选择地沉积硅或者多晶硅桥(13)，沿着字线的方向形成用于将相邻存储器单元的源极/漏极区连接到位线的局部互连。

Description

电荷收集存储器单元阵列及其制造方法
技术领域
本发明涉及一种包括带有局部互连的电荷收集存储器单元的存储器单元阵列以及用于制造该存储器单元阵列的特别合适的方法。
背景技术
通常用沟道热电子注入编程具有电荷收集层的存储器，尤其是包括氧化物-氮化物-氧化物层序列作为存储介质的SONOS存储器单元。US5768192和US 6011725公开了特殊形式的所谓NROM单元的电荷收集存储单元，可以使用该存储单元在各个栅极边缘下面的源极和漏极上存储信息位。以相反的方式读可编程的单元，以获得足够的两位分离。通过热空穴注入进行擦除。
US 6469935 B2公开了一种非易失存储器阵列技术及其操作方法，该方法包括通过连接掺杂的半导体材料的区域形成的局部互连。许多第一连接区域的每一个在字线的方向连接第一簇单元，该簇包括在位线的方向上和第三单元和第四单元相邻的第一单元和第二单元，第三单元和第四单元在字线的方向上分别和第一和第二单元相邻，以及多个连接区域的每一个在字线的方向上和第二单元簇连接在一起，第二单元簇包括第一单元簇、在位线的方向上和所述公共单元相邻的第五单元、在字线的方向上和公共单元以及第五单元相邻的第六单元和第七单元，其中布置多个位线的第一部分将多个第一连接区连接在一起，以及多个位线的第二部分将多个第二连接区连接在一起。这意味着，除了字线之间的间隔之外，位线连接到下一个连接区。在每种情况中，沿着两个相邻字线布置的两对存储器单元的源极和漏极区连接在一起。因此，每个局部互连将位线连接到布置在正方形内的四元组存储器单元的源极/漏极区，是以这样的方式布置的：这些存储器单元中的两个在字线方向上相邻，另外该四元组存储器单元的另外两个在相同的侧面在位线的方向上分别和第一两个存储器单元相邻。在这四元组的每一个存储器单元正好属于另一四元组存储器单元，通过其它的局部互连将单元的其中一个的第二源极/漏极区分别连接到另外四元组存储单元的其它三个存储器单元的第一源极/漏极区。如果沿着通过连续计数的字线计数存储器单元，那么局部互连将在各个字线的一侧上的奇数存储器单元的源极/漏极区连接到连续的偶数存储器单元的源极/漏极区。在相同字线的另一侧，根据这种连续计数，局部互连将偶数存储器单元的源极/漏极区连接到连续的奇数单元。和两个相邻字线的存储器单元有关的局部互连连接全部四个存储器单元的源极/漏极区，它们都布置在所述正方形四元组中。
局部互连可以由沿着字线之间的间隙内的字线布置的短多晶硅带构成。在该实施例中，不需要在相邻源极/漏极区之间的半导体材料中形成为掺杂区域的连接区。掺杂区可以限定到实际的源极/漏极区。可以这样构成局部互连：或者首先通过将导电的多晶硅沉积到字线之间的间隙中，随后将多晶硅构成为局部互连，以及然后用电介质材料填充相邻互连之间的间隔；或者首先通过沉积电介质材料，然后形成具有互连尺寸的接触孔，然后将导电材料电沉积到这些接触孔中。
本发明的目的是，提供一种存储器阵列，包括电荷收集存储器单元和局部互连，该局部互连避免了相对于源极/漏极区的局部互连的未对准，并且仍然是容易生产。
本发明的另一目的是，提供一种制造电荷收集存储器单元的布置的方法，该存储器单元包括局部互连，该局部互连避免了相对于源极/漏极区的局部互连的未对准。本发明的仍然另一目的是容易再生产的制造方法。
发明内容
本发明的电荷收集存储器单元阵列包括半导体主体，
在半导体主体的主表面上彼此以一定距离平行布置的浅沟槽隔离、布置在该主表面上的存储器单元、该存储器单元的每一个包括沟道区、通过(高)掺杂半导体材料构成的源极/漏极区和为电荷收集提供的且由电介质材料构成的存储器层序列，
彼此以一定距离平行布置并在存储器的沟道区上延伸的字线堆叠，
彼此以一定距离平行布置并跨过所述字线堆叠延伸的位线，和
为在源极/漏极区和位线之间的电连接提供的局部互连，每个局部互连连接源极/漏极区中的两个和位线中的一个并包括导电硅或者多晶硅桥，导电硅或者多晶硅桥布置在浅沟槽隔离上并优选在半导体主体的主表面上，使得导电硅或者多晶硅桥在它们的横向垂直边缘接触相邻的源极/漏极区。
这种布置能够实现制造该存储器单元阵列的方法，首先通过构成浅沟槽隔离，在随后的制造步骤的中部分地去除浅沟槽隔离，以形成为局部互连提供的上开口，并且通过选择性地将硅沉积到在这些位置的半导体主体的横向表面上的这些开口中，其中将通过掺杂原子的注入形成源极/漏极区。
附图说明
结合附图更具体地描述本发明的实施例和实例，其中：
图1示出了本发明方法的优选例子的第一个中间产物的横截面，
图2示出了从箭头的方向根据图1的中间产物的平面图，
图3示出了进一步处理步骤之后第二中间产物根据图1的横截面，
图4示出了进一步处理步骤之后第三中间产物根据图3的横截面，
图5示出了进一步处理步骤之后第四中间产物根据图4的横截面，
图6示出了在图5所示的第一位置跨过字线堆叠的横截面，
图7示出了在图5所示的第二位置跨过字线堆叠的横截面，
图8示出了在施加掩模之后在图7的箭头方向上的平面图，
图9示出了在进一步处理步骤之后第五中间产物根据图5的横截面，
图10示出了根据图9的中间产物的图7的横截面，
图11示出了在沉积硅或者多晶硅之后根据图9的横截面，以及
图12示出了局部互连的布置的平面图。
具体实施方式
现在将结合优选制造方法描述电荷收集存储器单元阵列。该方法的第一个步骤指的是制造存储器层序列，其优选是氧化物-氮化物-氧化物层序列。图1示出了包括主表面的半导体主体1的横截面，在主表面上施加存储器层序列来代替通常的垫衬氧化物层。存储器层序列2包括在下限制层21和取代了上限制层的顶部氧化物层23之间的存储器层或者存储层22，仅仅在随后的制造步骤之后将以它的限定的方式制造它。在方法的该阶段中，通过顶部氧化物层23形成第三层，其被通常的垫衬氮化物层3覆盖。接着进行光刻法步骤，通过该步骤确定了浅沟槽隔离的区域。借助于光刻法制备的掩模刻蚀浅沟槽隔离的沟槽。用介电材料填充该构槽以形成浅沟槽隔离4。
图2示出了图1中从箭头的方向的平面图。该平面图示出了浅沟槽隔离4彼此以一定距离平行布置，该间隔由中间垫衬氮化物层3的带跨越。用图2中的虚线指示图1的横截面的方向。
优选通过刻蚀步骤去除掉垫衬氮化物层3之后，注入图3的横截面中所示的阱5，提供这些阱作为用于沟道区和源极/漏极区的基础掺杂。去除掉垫衬氮化物层3的刻蚀步骤，优选湿法刻蚀，被选择至顶部氧化物层23的氧化物。浅沟槽隔离4的介电材料的上边缘围绕成一定的角度，该上边缘也可以是氧化物，也在图3中示出，没必要按照实际比例。通过几个湿法清洗结合随后的退火步骤形成圆。
进行另外的光刻法步骤，以刻蚀顶部氧化物层23，以及还有存储器层序列2的下层，其中理想的是，或者按照单元晶体管的各个晶体管结构或者寻址逻辑电路的外围晶体管。这些晶体管可以包括低电压和高电压晶体管；不同厚度的栅极氧化物由此生长或者沉积。
图4示出了在存储器单元阵列的区域中，形成上限制层24以完成存储器层序列2。上限制层24优选是氧化物。该氧化物可以存在于再氧化的氮化物和高质量的沉积氧化物，例如HTO(高温氧化物)的部分中。因此，它覆盖了存储单元阵列的整个区域，包括浅沟槽隔离4。
接下来，通过首先沉积如图5所示的适合层来制造栅极和字线的堆叠。优选是导电多晶硅的栅极层6直接涂覆到上限制层24的上表面。然后，沉积字线层7，其优选是低电阻的W、WSi或者WN的金属层，该字线层被硬掩模层8覆盖，该硬掩模层8优选是氮化硅。在图5中描述该层序列，其还示出了根据图6和7的横截面的位置。
图6示出了在跨过浅沟槽隔离的方向上构成彼此平行延伸的字线堆叠之后，在图5中的左虚线的位置上的字线的横截面。优选形成侧壁绝缘，以覆盖栅极层6和字线层7的侧壁。如果这些层包括半导体材料，优选硅，则可以氧化它以形成侧壁氧化物9的侧壁绝缘。硬掩模层8留下以在字线堆叠上形成上电绝缘的带。在存储器单元晶体管的沟道区上，栅极层6形成各个栅极，通过中间存储器层序列2使各个栅极和沟道隔开。
图7示出了字线堆叠19的横截面，但是和图6的横截面比较，移动到浅沟槽隔离4的区域中(图5的右虚线)。其它的附图标记和图6中的相同并指示相同的部分。
图8示出了在要制造的硅或者多晶硅桥的区域中施加包括窗口12的另一掩膜11之后主表面上的平面图。图8示出了浅沟槽隔离4和字线堆叠的位置，其中在掩模11下面硬掩模层8是最高的层。在图8中还示出了侧壁氧化物9。窗口12的开口露出存储器层序列2的边缘区域，使得随后的氧化物刻蚀去除掉这些区域内的上限制层24，以露出存储层22。以通常的方式进行刻蚀工艺，使用抗反射涂层和可选择地去除掉氧化物至存储层22的材料，优选氮化硅。如果各向异性地充分进行该刻蚀步骤，则侧壁氧化物9残留在至少字线堆叠的下部分，作为栅极层和字线层的半导体材料的电绝缘。在刻蚀之后，如果必要还可以恢复侧壁绝缘。
图9示出了根据图5的横截面，但是在浅沟槽隔离的方向上转移到字线堆叠之间的区域中。该横截面示出了刻蚀步骤的重要结果。在掩模11的开口区域中，已经去除掉浅沟槽隔离4的上部分，使得在沟槽的侧壁上露出半导体材料。和这些部分开口的沟槽相邻的半导体主体的上部分意图形成单元晶体管的源极/漏极区。通过选择沉积形成硅或者多晶硅桥的硅来桥接这些区域。沉积的硅保持衬底的晶体结构，但是尤其在生长边缘的位置上容易有晶体缺陷。稍后将硅或者多晶硅桥掺杂到相同导电类型的导电材料作为源极/漏极区。
图10示出了在刻蚀浅沟槽隔离4以形成为衬底硅或者多晶硅桥提供的开口之后，根据图7的横截面。硅或者多晶硅桥将以垂直于图10的平面图纵向方向延伸。
图11示出了在去除掉掩模11之后，在根据图9的横截面中形成硅或者多晶硅桥13的硅沉积的结果。通过可选择的硅沉积形成硅或者多晶硅桥，其可以优选在HF浸渍以清洗半导体表面之后进行。然后通常在大约850℃时进行1到5分钟的残渣脱附步骤。在850℃时在大约1分钟内可选择地在硅表面上生长30nm的硅。在硅或者多晶硅桥13的沉积之后，通过掺杂原子的注入形成高掺杂的源极/漏极区14、15。优选地，进行轻注入、应用隔离物和随后的n+注入的组合。通过这种注入，还可以掺杂硅或者多晶硅桥13，以使得硅或者多晶硅导电。图11示出了一个局部互连，包括硅或者多晶硅桥13以及相邻的源极/漏极区14。相邻的源极/漏极区15形成连续局部互连的一部分，该局部互连连接到图中所示的部分区间的左侧和右侧。
从图12可以更清楚地理解局部互连的布置，图12示出了在字线堆叠上部的硬掩模8和字线堆叠之间的局部互连上的平面图，用图12中的阴影突出局部互连。被虚线围绕的区域16对应于图8所示的平面图的区域。具有它们的中间硅或者多晶硅桥13的源极/漏极区14属于具有沟道区17和19的两个不同晶体管单元，用非常窄的阴影示出沟道区。包括沟道区17的存储器单元还包括另一个源极/漏极区18，同时包括沟道区19的存储器单元还包括另一个源极/漏极区20。
将包括沟道区17和19的晶体管单元相对于字线和位线彼此对角地放置。它们和放置在其它对角方向上的两个相邻存储器单元一起形成四元组存储器单元。桥接源极/漏极区14的局部互连13连接这四个存储器单元的第一源极/漏极区。在该布置中，这些存储器单元的每一个形成另外四元组存储器单元的第一个存储器单元，它的第二源极/漏极区通过另一局部互连连接到另外的四元组的其它三个存储器单元的第一源极/漏极区。在字线的方向上将字线堆叠之间的相邻间隙的局部互连移动连续硅或者多晶硅桥13的中心之间的距离的一半。因此，在一个所选的字线的一侧上，奇数源极/漏极区连接到偶数源极/漏极区，同时在另一侧上，该字线的偶数源极/漏极区连接到奇数源极/漏极区。位线沿着浅沟槽隔离4的方向延伸，并优选布置在浅沟槽隔离4的上面，以在字线堆叠之间的每两个间隙中接触它们的硅或者多晶硅桥13上的局部互连。
包括作为局部互连的一部分的硅或者多晶硅桥的存储器阵列的结构及其相应的制造方法能够以自对准的方式布置局部互连，使得相对于位线和字线调整它们。在获得该结果中包括完整的工艺执行，因为在浅沟槽隔离之前应用并构成了适用于电荷收集的ONO层序列或者其它的存储器层序列，并且在源极/漏极注入之前进行了硅沉积。使用存储器层序列，尤其是氮化物存储层，有选择地去除掉浅沟槽隔离的填充，以便形成为硅或者多晶硅桥设置的上开口或者凹槽。在高温时可选择地沉积硅之后进行源/漏注入，使得可以有效地地限制注入的扩散。当相对于字线和位线以自对准方式制造局部互连并且不必产生亚光刻尺寸时，通过应用硅或者多晶硅桥，可以避免相对于源极/漏极区的局部互连的未对准。这通过使用可选择的硅沉积成为可能，其使得完整的生产方法相对简单并使得生产容易地可再生产。通过本发明的方法，可以以相对对称的方式构成通过局部互连连接的源极/漏极区的接触。这实现了理想地小型化、严格周期地构成的存储器单元阵列。
参考符号表
1半导体主体
2存储器层序列
3衬垫氮化物层
4浅沟槽隔离
5阱
6栅极层
7字线层
8硬掩膜层
9侧壁氧化物
10字线堆叠
11掩膜
12窗口
13硅或者多晶硅桥
14源极/漏极区
15相邻的源极/漏极区
16区域
17沟道区
18另一个源极/漏极区
19沟道区
20另一个源极/漏极区
21下限制层
22存储层
23顶部氧化物层
24上限制层

Claims (10)

1、一种电荷收集存储器单元阵列，包括：
半导体主体，
在所述半导体主体的主表面上彼此以一定距离平行布置的浅沟槽隔离，布置在所述半导体主体的所述主表面上的存储器单元，
所述存储器单元的每一个包括沟道区、形成在所述半导体主体中的源极/漏极区和为电荷收集提供的存储器层序列，所述沟道区设置在所述源极/漏极区之间，
彼此以一定距离平行布置并在所述沟道区上延伸的字线堆叠，
彼此以一定距离平行布置并跨过所述字线堆叠延伸的位线，和
为所述源极/漏极区和所述位线之间的电连接提供的局部互连，
每个局部互连连接所述源极/漏极区的两个和所述位线之一并包括导电的硅或者多晶硅桥，
所述硅或者多晶硅桥布置在所述浅沟槽隔离之一上并接触所述源极/漏极区的两个，所述源极/漏极区和所述浅沟槽隔离的两侧相邻，并且还和被所述字线堆叠的两个相邻字线堆叠覆盖的所述主表面的区域相邻。
2、根据权利要求1的电荷收集存储器单元阵列，还包括：
以下述方式布置的所述局部互连：
在第一四元组存储器单元中，包括第一存储器单元、在字线的方向上和所述第一存储器单元相邻的第二存储器单元，和在位线的方向上分别和第一和第二存储器单元相邻的第三存储器单元和第四存储器单元，并还包括所述第一存储器单元的第一源极/漏极区、所述第二存储器单元的第一源极/漏极区、所述第三存储器单元的第一源极/漏极区和所述第四存储器单元的第一源极/漏极区，
所述第一源极/漏极区通过所述局部互连的第一个被电连接，以及
所述第一四元组的所述存储器单元形成类似第一四元组布置的第二、第三、第四或第五四元组的第一存储器单元，
第一四元组的所述每个存储器单元的第二源极/漏极区分别通过所述局部互连的第二、第三、第四和第五局部互连被电连接到存储单元的相应第二、第三、第四或者第五四元组的第二、第三和第四存储器单元的第一源极/漏极区。
3、根据权利要求1或者2的电荷收集存储器单元阵列，其中
所述硅或者多晶硅桥相对于所述主表面被布置在和所述源极/漏极区相同的平面上。
4、根据权利要求1或者2的电荷收集存储器单元阵列，其中
所述硅或者多晶硅桥布置在垂直于所述主表面的所述源极/漏极区的横向边缘之间。
5、一种用于制造电荷收集存储器单元阵列的方法，该存储器单元阵列包括：
半导体主体，
在所述半导体主体的主表面上彼此以一定距离平行布置的浅沟槽隔离，布置在所述半导体主体的所述主表面上的存储器单元，
所述存储器单元的每一个包括沟道区、形成在所述半导体主体中的源极/漏极区和为电荷收集提供的存储器层序列并且包括下限制层、存储层和上限制层，所述沟道区设置在所述源极/漏极区之间，
彼此以一定距离平行布置并在所述沟道区上延伸的字线堆叠，
为所述存储器单元的相邻存储器单元的所述源极/漏极区之间的电连接提供的局部互连，
所述方法包括步骤：
提供具有主表面的半导体主体，
在包括所述下限制层、所述存储层和初步上层的所述主表面上形成层序列，
刻蚀在所述主表面上在所述半导体主体中彼此以一定距离平行布置的沟槽，
用电介质材料填充所述沟槽，以形成所述浅沟槽隔离，
注入掺杂剂以形成第一导电类型的阱，
至少从所述主表面的区域去除掉所述初步上层并形成适当厚度的栅极氧化物，由此涂覆所述上限制层、沉积栅极层、导电材料的字线层和硬掩模层，并通过所述硬掩模层构造这些层以形成跨过所述浅沟槽隔离延伸的所述字线堆叠，
在所述字线堆叠的侧壁上形成氧化物，
在为所述局部互连提供的区域中施加具有窗口的掩模，
去除掉在为所述局部互连提供的所述区域中的所述浅沟槽隔离的上部分，由此在所述浅沟槽隔离的剩余的下部分上的所述沟槽中形成凹槽并露出所述半导体主体的侧表面，
通过在所述侧表面选择性沉积硅以填充所述浅沟槽隔离的所述下部分上的所述侧表面之间的所述凹槽，形成为所述局部互连提供的硅或者多晶硅桥，
去除掉所述掩模，
注入和所述第一导电类相反的第二导电类型的掺杂剂，由此在所述字线堆叠之间和所述浅沟槽隔离的剩余的上部分之间的区域中形成所述源极/漏极区和所述局部互连，以及
形成彼此电绝缘并且与所述字线堆叠电绝缘的连接通道，以便从上面接触所述局部互连。
6、根据权利要求5的方法，还包括：
将多晶硅填充到所述字线堆叠之间的间隙中，
所述多晶硅通过掺杂剂变得导电，
构造所述多晶硅以形成所述连接通道并在所述连接通道之间填充作为电绝缘提供的电介质材料。
7、根据权利要求5的方法，还包括：
将电介质材料填充到所述字线堆叠之间的间隙中，
在所述电介质材料中形成接触孔，和
用导电材料填充所述接触孔以形成所述导电通道。
8、根据权利要求5到7的任一项的方法，还包括：
形成氧化物的所述上和下限制层。
9、根据权利要求5到7的任一项的方法，还包括：
形成所述氮化物的存储层。
10、根据权利要求5到7的任一项的方法，还包括：
以下面的方式布置所述局部互连，在第一四元组存储单元中包括第一存储器单元、在字线的方向上和所述第一存储器单元相邻的第二存储器单元，和在位线的方向上分别和第一和第二存储器单元相邻的第三存储器单元和第四存储器单元，并还包括所述第一存储器单元的第一源极/漏极区、所述第二存储器单元的第一源极/漏极区、所述第三存储器单元的第一源极/漏极区和所述第四存储器单元的第一源极/漏极区，
所述第一源极/漏极区通过所述局部互连的第一个被电连接，以及
所述第一四元组的所述存储器单元形成类似第一四元组布置的第二、第三、第四和第五四元组存储器单元的第一存储器单元，
第一四元组的所述每个存储器单元的第二源极/漏极区分别通过所述局部互连的第二、第三、第四和第五局部互连被电连接到存储单元的相应第二、第三、第四或者第五四元组的第二、第三和第四存储器单元的第一源极/漏极区。
CNA200580010880XA 2004-03-31 2005-03-23 电荷收集存储器单元阵列及其制造方法 Pending CN1950940A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/815,223 2004-03-31
US10/815,223 US6972226B2 (en) 2004-03-31 2004-03-31 Charge-trapping memory cell array and method for production

Publications (1)

Publication Number Publication Date
CN1950940A true CN1950940A (zh) 2007-04-18

Family

ID=34963318

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200580010880XA Pending CN1950940A (zh) 2004-03-31 2005-03-23 电荷收集存储器单元阵列及其制造方法

Country Status (4)

Country Link
US (1) US6972226B2 (zh)
CN (1) CN1950940A (zh)
DE (1) DE112005000665B4 (zh)
WO (1) WO2005096382A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088002A (zh) * 2009-12-02 2011-06-08 旺宏电子股份有限公司 制造一种记忆装置的方法
CN103579247A (zh) * 2012-07-31 2014-02-12 宜扬科技股份有限公司 一种非易失性内存及其操作方法、制作方法
CN113053908A (zh) * 2019-12-27 2021-06-29 美光科技公司 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365382B2 (en) * 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
US7427548B2 (en) * 2005-06-29 2008-09-23 Infineon Technologies Ag Method for producing charge-trapping memory cell arrays
KR100640653B1 (ko) * 2005-07-15 2006-11-01 삼성전자주식회사 수직채널을 가진 반도체소자의 제조방법 및 이를 이용한반도체소자
US20070048951A1 (en) * 2005-08-31 2007-03-01 Hocine Boubekeur Method for production of semiconductor memory devices
US7416976B2 (en) * 2005-08-31 2008-08-26 Infineon Technologies Ag Method of forming contacts using auxiliary structures
US20070077748A1 (en) * 2005-09-30 2007-04-05 Dominik Olligs Method for forming a semiconductor product and semiconductor product
KR101458959B1 (ko) 2008-06-24 2014-11-10 삼성전자주식회사 셰어드 비트라인 구조를 갖는 반도체 장치 및 그 제조방법
JP2010219099A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US10297607B2 (en) * 2012-09-14 2019-05-21 Elite Semiconductor Memory Technology Inc. Non-volatile memory having discrete isolation structure and SONOS memory cell, method of operating the same, and method of manufacturing the same
US11234581B2 (en) 2014-05-02 2022-02-01 Endochoice, Inc. Elevator for directing medical tool
WO2015166339A1 (en) 2014-05-02 2015-11-05 Assa Abloy Entrace Systems Ab Systems and methods for automatically controlling loading dock equipment
US11305953B2 (en) 2016-05-03 2022-04-19 Assa Abloy Entrance Systems Ab Control systems for operation of loading dock equipment, and associated methods of manufacture and use
US11225824B2 (en) 2016-05-03 2022-01-18 Assa Abloy Entrance Systems Ab Control systems for operation of loading dock equipment, and associated methods of manufacture and use
US10878386B2 (en) 2018-11-26 2020-12-29 Assa Abloy Entrance Systems Ab Systems and methods for automated dock station servicing
US10494205B1 (en) 2018-12-06 2019-12-03 Assa Abloy Entrance Systems Ab Remote loading dock authorization systems and methods
US11142413B2 (en) 2019-01-28 2021-10-12 Assa Abloy Entrance Systems Ab Systems and methods for automated loading and unloading at a dock station
US11262747B2 (en) 2019-06-11 2022-03-01 Assa Abloy Entrance Systems Ab Vehicle identification and guidance systems and associated methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982921A (ja) * 1995-09-11 1997-03-28 Rohm Co Ltd 半導体記憶装置、その製造方法および半導体記憶装置の仮想グランドアレイ接続方法
US5768192A (en) * 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
KR100246782B1 (ko) * 1996-08-30 2000-03-15 김영환 메모리 셀 어레이
US5679591A (en) * 1996-12-16 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of making raised-bitline contactless trenched flash memory cell
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6469935B2 (en) * 1999-08-05 2002-10-22 Halo Lsi Design & Device Technology, Inc. Array architecture nonvolatile memory and its operation methods
US6496935B1 (en) * 2000-03-02 2002-12-17 Check Point Software Technologies Ltd System, device and method for rapid packet filtering and processing
US6765259B2 (en) * 2002-08-28 2004-07-20 Tower Semiconductor Ltd. Non-volatile memory transistor array implementing “H” shaped source/drain regions and method for fabricating same
DE10258194B4 (de) 2002-12-12 2005-11-03 Infineon Technologies Ag Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
DE10260185B4 (de) * 2002-12-20 2007-04-12 Infineon Technologies Ag Halbleiterspeicher mit vertikalen Charge-trapping-Speicherzellen und Verfahren zu seiner Herstellung
KR100504691B1 (ko) * 2003-01-10 2005-08-03 삼성전자주식회사 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102088002A (zh) * 2009-12-02 2011-06-08 旺宏电子股份有限公司 制造一种记忆装置的方法
CN102088002B (zh) * 2009-12-02 2013-12-04 旺宏电子股份有限公司 制造一种记忆装置的方法
CN103579247A (zh) * 2012-07-31 2014-02-12 宜扬科技股份有限公司 一种非易失性内存及其操作方法、制作方法
CN113053908A (zh) * 2019-12-27 2021-06-29 美光科技公司 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法

Also Published As

Publication number Publication date
US6972226B2 (en) 2005-12-06
US20050227426A1 (en) 2005-10-13
DE112005000665T5 (de) 2009-03-12
WO2005096382A1 (en) 2005-10-13
DE112005000665B4 (de) 2010-04-08

Similar Documents

Publication Publication Date Title
CN1950940A (zh) 电荷收集存储器单元阵列及其制造方法
KR100483035B1 (ko) 반도체 기억장치 및 그 제조방법
US8426976B2 (en) Non-volatile semiconductor storage device and method of manufacturing the same
CN1252813C (zh) 包含非易失性半导体存储器的半导体集成电路装置的制造方法
CN1855511A (zh) 具有电荷捕获存储单元的半导体存储器及其制造方法
CN1324711C (zh) 具纳米晶体或纳米点的存储单元及其制造方法
CN1933163A (zh) 非易失性半导体存储器件及其制造方法
KR101160185B1 (ko) 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
CN101079444A (zh) 具有凹入型控制栅电极的半导体存储器及其制造方法
CN1870249A (zh) 电荷捕获存储器件及其制造方法
CN1505156A (zh) 非易失性半导体存储器件及其制造方法
CN101068020A (zh) 存储单元阵列及其制造方法
CN1875489A (zh) 制造垂直场效应晶体管的方法和场效应晶体管
CN1628386A (zh) 无电容单一晶体管动态随机存取存储器单元及制造方法
KR101056113B1 (ko) 분리 절연막 스택으로 둘러싸인 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
JPWO2006132158A1 (ja) 不揮発性半導体記憶装置およびその製造方法
TWI235485B (en) Semiconductor memory having charge trapping memory cells and fabrication method
TW202008510A (zh) 分柵式非揮發性記憶體及其製備方法
CN1866499A (zh) 存储器阵列的接触方案及其制造方法
KR101329586B1 (ko) 가중치 전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법
CN1750253A (zh) 半导体存储装置及其制造方法
CN100350616C (zh) 位线结构及其制造方法
KR101073640B1 (ko) 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법
CN1788352A (zh) 位线结构及其制造方法
JP2004111629A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication