CN102088002B - 制造一种记忆装置的方法 - Google Patents

Abstract

本发明是有关于制造一种记忆装置的方法，包括提供一基板具有一绝缘层于该基板之上，形成一第一、一第二及一第三导电层于该绝缘层之上，形成一掩模于该第三导电层之上，使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面，以及形成一衬垫层沿着被蚀刻的该侧壁部分及该上表面。

Description

制造一种记忆装置的方法

技术领域

本发明涉及一种快闪记忆装置，特别是涉及一种制造一记忆装置的方法以减少字线之间的电性短路。

背景技术

在传统的快闪记忆装置制造工艺中，多晶硅层通常要经过蚀刻以形成字线。然而，蚀刻多晶硅可能会在相邻的字线之间产生多晶硅残留物。因此，相邻的字线会电性连接而因为这些不必要的多晶硅残留物产生了无法操作的记忆装置。其结果是，需要提供一种新的方法来形成字线，且能防止相邻的字线之电性连接及多晶硅残留物的产生。

由此可见，上述现有的记忆装置在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的制造一种记忆装置的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明可以克服现有的记忆装置存在的缺陷，本发明的一实施例提供一种新的制造一种记忆装置的方法，所要解决的技术问题是使其减少字线之间的电性短路，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种制造一记忆装置的方法，以减少字线之间的电性短路，包括：形成一堆叠层于一基板之上，该堆叠层依次包含一绝缘层、一多晶硅层及一导电层；蚀刻该导电层以提供一被蚀刻的该导电层的侧壁部分；沿着被蚀刻的该侧壁部分形成一衬垫层；蚀刻通过该堆叠层以形成第一字线及第二字线，该衬垫层保留在该第一导电层被蚀刻的侧壁部分。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中该衬垫层包含介电材料或陶瓷材料。

前述的方法，其中该衬垫层包含氮化硅或氮化钛。

前述的方法，还包含：氧化该多晶硅层的裸露部分；以及清洁以除去该被氧化的部分，其中该多晶硅层在蚀刻该堆叠层时的残留部分被氧化，且在清洁以除去该被氧化的部分的步骤之后被除去。

前述的方法，其中该清洁步骤提供干净的该多晶硅层的一侧壁其与该导电层被蚀刻的侧壁部分平行。

前述的方法，其中保留在该导电层被蚀刻的侧壁部分的该衬垫层在氧化该多晶硅层的裸露部分及清洁以除去该被氧化的部分之前相对于裸露出的该多晶硅层部分是凹陷的。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种制造一记忆装置的方法，包括：提供一基板具有一绝缘层于该基板之上；形成一第一导电层、一第二导电层及一第三导电层于该绝缘层之上；形成一掩模于该第三导电层之上；使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面；沿着被蚀刻的该侧壁部分及被蚀刻的该上表面形成一衬垫层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中该衬垫层包含氮化硅或氮化钛。

本发明的目的及解决其技术问题另采用以下技术方案来实现。依据本发明提出的一种制造一记忆装置的方法，包括：提供一基板具有一绝缘层于该基板之上；形成一突出结构于该绝缘层之上；其中该突出结构包含：一导电层，其具有一被蚀刻的侧壁部分；一衬垫层，其沿着被蚀刻的该侧壁部分；及一多晶硅层介于该导电层与该绝缘层之间，该多晶硅层具有一裸露的侧壁部分自该该绝缘层延伸至该导电层被蚀刻的侧壁部分上的该衬垫层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的方法，其中该衬垫层包含氮化硅或氮化钛。

前述的方法，其中形成该突出结构的步骤包含：蚀刻该多晶硅层；氧化该多晶硅层的裸露部分；以及清洁以除去该被氧化的部分，其中该多晶硅层在蚀刻该堆叠层时的残留部分被氧化，且在清洁以除去该被氧化的部分的步骤之后被除去。

前述的方法，其中该清洁步骤提供该多晶硅层的该裸露的侧壁部分其大致与该导电层被蚀刻的侧壁部分平行。

前述的方法，其中该导电层包括硅化钨。

前述的方法，其中在该导电层被蚀刻的侧壁部分之上的该衬垫层相对于该多晶硅层的该裸露的侧壁部分是突出的。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

为达到上述目的，本发明提供了一种制造一记忆装置的方法，包括提供一基板；形成一绝缘层于该基板之上；形成一第一多晶硅层于该绝缘层之上；形成一第二多晶硅层于该第一多晶硅层之上；形成一第一导电层于该第二多晶硅层之上；形成一掩模于该第一导电层之上；使用该掩模蚀刻该第一导电层及一部分厚度的该第二多晶硅层以提供一被蚀刻的该第一导电层的侧壁部分及一被蚀刻的该第二多晶硅层的上表面；形成一衬垫层沿着被蚀刻的该侧壁部分及该上表面；蚀刻通过该衬垫层直到该绝缘层的一上表面以图案化该第一及第二多晶硅层与形成第一及第二字线，该衬垫层保留在该第一导电层被蚀刻的侧壁部分；氧化裸露出的该图案化的第一及第二多晶硅层部分；以及清洁以除去该被氧化的部分，其中在该图案化该第一及第二多晶硅层步骤中所残留的第一多晶硅部分被氧化了，且在该氧化裸露出的该图案化的第一及第二多晶硅层部分以及清洁以除去该被氧化的部分的步骤之后被除去。

另外，为达到上述目的，本发明还提供了一种制造一记忆装置的方法，包括提供一基板具有一绝缘层于该基板之上，形成一第一、一第二及一第三导电层于该绝缘层之上，形成一掩模于该第三导电层之上，使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面，以及形成一衬垫层沿着被蚀刻的该侧壁部分及该上表面。

借由上述技术方案，本发明制造一种记忆装置的方法至少具有下列优点及有益效果：藉由本发明能够减少字线之间的电性短路。

综上所述，本发明是有关于一种制造一种记忆装置的方法，包括提供一基板具有一绝缘层于该基板之上，形成一第一、一第二及一第三导电层于该绝缘层之上，形成一掩模于该第三导电层之上，使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面，以及形成一衬垫层沿着被蚀刻的该侧壁部分及该上表面。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1A-图1C为根据本发明第一实施例的制造一记忆装置的方法的一范例剖面图。

图2A-图2D为根据本发明第二实施例的制造一记忆装置的方法的一范例剖面图。

图3显示根据本发明第二实施例的制造一记忆装置的一范例流程图。

110、210： 第一多晶硅层

270：      埋藏氧化层

130、230： 第二多晶硅层

150、250： 掩模

280：      多晶硅残留物

100、200： 字线安排

120、220： 绝缘结构

140、240： 第一导电层

160、260： 衬垫层

290：      第一多晶硅层侧壁

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的制造一种记忆装置的方法其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。

现在请参阅图示，图1A-图1C为根据本发明第一实施例的制造一记忆装置的方法的一范例剖面图。在图1A中，显示一字线的导电层部分安排100以提供作为一记忆装置。更特定的是，一第一多晶硅层110提供于由基板所支撑的一绝缘结构120之上。举例而言，此绝缘结构120可以包含氧化硅/氮化硅/氧化硅(ONO)的多层堆叠。此外，一第二多晶硅层130提供于第一多晶硅层110之上，及一第一导电层140提供于第二多晶硅层130之上。为了蚀刻此字线的导电层部分安排100，一掩模(即幕罩，以下均称为掩模)150，其可为四乙氧基硅烷(TEOS)硬式掩模，形成于此第一导电层140的上表面之上。

之后，如图1B中所示，此字线的导电层部分安排100进行一蚀刻制造工艺(即制程，以下均称为制造工艺)。特别是，掩模150下方的一部分第一导电层140自第二多晶硅层130的上表面移除，而产生一被蚀刻的侧壁140a(图未示)。此外，一部分第二多晶硅层130也被移除。因此，掩模150下方的一部分130a第二多晶硅层130仍维持原本的厚度，而不在掩模150下方的第二部分130b的第二多晶硅层130被蚀刻且降低至一比原本的第一厚度更薄的第二厚度。

之后，如图1C中所示，一衬垫层160沿着第二部分130b的第二多晶硅层130被蚀刻的表面提供，以及沿着掩模150的上表面及侧表面提供。此外，第一导电层140的侧壁140a也提供有衬垫层160。

图2A-图2D为根据本发明第二实施例的制造一记忆装置的方法的一范例剖面图。根据图1A-图1C的方法，字线的导电层安排200以提供作为一记忆装置。如图2A中所示，一衬垫层260沿着第二部分230b的第二多晶硅层230被蚀刻的表面提供，及沿着掩模250的上表面及侧表面提供，同时第一导电层240的侧壁也提供有衬垫层260。

之后，如图2B中所示，进行一字线蚀刻。举例而言，可以使用一干式等离子体(即电浆，以下均称为等离子体)蚀刻。此处，此蚀刻移除了在第二多晶硅层230被蚀刻的表面之上的部分衬垫层260，及于掩模250的上表面之上的部分衬垫层260。此外，介于字线结构200之间的一部分第二多晶硅层230和第一多晶硅层210也被移除。其结果是，介于字线结构200之间的部分绝缘结构220被裸露出来。同时，衬垫层260的未被蚀刻部分260a仍维持在邻接于第一导电层240。此处，未被蚀刻部分的衬垫层260a是凹陷的，所以未被蚀刻部分的衬垫层260a的最外表面是与被蚀刻的第二多晶硅层230和第一多晶硅层210的最外表面大致共平面。此外，先前所形成的埋藏氧化物270如图中所示大致围绕字线结构200。

如图2B中所示，因为此蚀刻制造工艺，一多晶硅残留物280或许会形成于被蚀刻的第一多晶硅层210之间。因此，字线结构200会由多晶硅残留物280而电性连接在一起，而造成了有瑕疵的记忆装置。因此，必须进行一额外的制造工艺步骤以移除这些多晶硅残留物而不会伤害字线结构200中的其他材料。

之后，如图2C中所示，进行一氧化步骤以将在字线蚀刻中残存的多晶硅残留物280氧化。此外，多晶硅残留物280沿着第二多晶硅层230和第一多晶硅层210侧壁290被氧化。然而，因为未被蚀刻部分260a的衬垫层260仍维持在第一导电层240的侧壁，此第一导电层240被保护住而不会被氧化。

之后，如图2D中所示，进行一湿式清洁制造工艺。举例而言，一湿式清洁制造工艺可以包含利用稀释的氢氟酸及标准清洁液SC1，此标准清洁液SC1包含氢氧化铵及双氧水溶液。因此，氧化过后的残留多晶硅280(如图2B和图2C)被除去，以及第二多晶硅层230和第一多晶硅层210被氧化的侧壁区域290也被除去。然而，因为未被蚀刻部分260a的衬垫层260仍维持在第一导电层240的侧壁，此第一导电层240被保护住，此第一导电层240可以包括硅化钨(WSi_x)，举例而言，并不会被此湿式清洁伤害。因此，此字线的电阻值仍维持大致稳定的。

如图2D中所示，此字线结构200包括第二多晶硅层230和第一多晶硅层210，具有侧壁大致与第一导电层240的侧壁共平面。因此，此字线结构200包括大致圆柱的形状而具有大致平行的侧壁。然而，假如此字线结构200需要包括大致倾斜的侧壁，如，介于相对侧壁之间的距离自字线结构的上表面向基板方向递减的话，则可以进行一较大的尺寸。因此，可以达成较短的通道长度、较低的跨导及较高的临界电压。

虽然图2A-图2D详细描述了移除多晶硅残留物的单一制造工艺，此氧化/清洁制造工艺可以被重复以确保完全除去所有残留的多晶硅。

图3显示根据本发明第二实施例的制造一记忆装置的一范例流程图。在图3中，第1步包含提供一字线结构100(如图1A)，且蚀刻通过第一导电层140与第二多晶硅层130的介面。然而，此蚀刻限制停止在略低于第一导电层140与第二多晶硅层130的介面处，如图1B中所示。

之后，第2步包含沉积一衬垫层160(如图1C)或是衬垫层260(如图2A)，其可为包括一例如是氮化硅(或其介电材料)或氮化钛(或其他陶瓷材料)。

之后，第3步包含干等离子体蚀刻穿过衬垫层260(如图2B)及图案化第一多晶硅层210与第二多晶硅层230。此处蚀刻停止在绝缘结构220。因此，第一多晶硅层210、第二多晶硅层230及第一层导电层140具有垂直形状。

之后，第4步包含一氧化制造工艺以氧化残留的多晶硅280(如图2B)其或许在相邻的字线结构200之间形成。此外，此氧化制造工艺也可以氧化第一多晶硅210与第二多晶硅230层的侧壁290。

之后，第5步包含一湿式清洁制造工艺以除去氧化过后的残留多晶硅280(如第2C图)及氧化的侧壁290。此处，此湿式清洁制造工艺可以包含利用稀释的氢氟酸及标准清洁液SC1，此标准清洁液SC1包含氢氧化铵及双氧水溶液。

之后，第6步包含可以地重复进行第4步和第5步以除去任何残留的多晶硅280(如图2B)。此处，第6步是选择性的步骤，其在假如在第4步和第5步无法完全除去所有残留的多晶硅280(如图2B)或是某些部分时就变得需要。替代地，第6步可以常规地进行以保证完全除去所有残留的多晶硅280(如图2B)。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (12)

1.一种制造一记忆装置的方法，以减少字线之间的电性短路，其特征在于其包括以下步骤：

形成一堆叠层于一基板之上，该堆叠层依次包含一绝缘层、一多晶硅层及一导电层；

蚀刻该导电层以提供一被蚀刻的该导电层的侧壁部分；

沿着被蚀刻的该侧壁部分形成一衬垫层；

蚀刻通过该堆叠层以形成第一字线及第二字线，该衬垫层保留在该导电层被蚀刻的侧壁部分；

氧化被蚀刻的多晶硅层的裸露部分；以及

清洁以除去该被氧化的部分，

其中该多晶硅层在蚀刻该堆叠层时的残留部分被氧化，且在清洁以除去该被氧化的部分的步骤之后被除去。

2.如权利要求1所述的方法，其特征在于其中该衬垫层包含介电材料或陶瓷材料。

3.如权利要求1所述的方法，其特征在于其中该衬垫层包含氮化硅或氮化钛。

4.如权利要求1所述的方法，其特征在于其中该清洁步骤提供干净的该多晶硅层的一侧壁其与该导电层被蚀刻的侧壁部分平行。

5.如权利要求1所述的方法，其特征在于其中保留在该导电层被蚀刻的侧壁部分的该衬垫层在氧化该多晶硅层的裸露部分及清洁以除去该被氧化的部分之前相对于裸露出的该多晶硅层部分是凹陷的。

6.一种制造一记忆装置的方法，其特征在于包括：

提供一基板具有一绝缘层于该基板之上；

形成一第一导电层、一第二导电层及一第三导电层于该绝缘层之上；

形成一掩模于该第三导电层之上；

使用该掩模蚀刻通过该第三导电层及一部分厚度的该第二导电层以提供一被蚀刻的该第三导电层的侧壁部分及一被蚀刻的该第二导电层的上表面；

沿着被蚀刻的该侧壁部分及被蚀刻的该上表面形成一衬垫层；

进行一字线蚀刻，以移除在该第二导电层被蚀刻的该上表面上的部分该衬垫层，及一部分该第二导电层和该第一导电层；

进行一氧化步骤，以将在该字线蚀刻中残存的多晶硅残留物氧化；以及

清洁以除去氧化后的多晶硅残留物。

7.如权利要求6所述的方法，其特征在于其中该衬垫层包含氮化硅或氮化钛。

8.一种制造一记忆装置的方法，其特征在于包括：

提供一基板具有一绝缘层于该基板之上；

形成一突出结构于该绝缘层之上；

其中形成该突出结构的步骤包含：

蚀刻一多晶硅层；

氧化被蚀刻的多晶硅层的裸露部分；以及

清洁以除去该被氧化的部分，

其中该多晶硅层在蚀刻时的残留部分被氧化，且在清洁以除去该被氧化的部分的步骤之后被除去；

该突出结构包含：

一导电层，其具有一被蚀刻的侧壁部分；

一衬垫层，其沿着被蚀刻的该侧壁部分；及

一多晶硅层介于该导电层与该绝缘层之间，该多晶硅层具有一裸露的侧壁部分自该绝缘层延伸至该导电层被蚀刻的侧壁部分上的该衬垫层。

9.如权利要求8所述的方法，其特征在于其中该衬垫层包含氮化硅或氮化钛。

10.如权利要求8所述的方法，其特征在于其中该清洁步骤提供该多晶硅层的该裸露的侧壁部分其大致与该导电层被蚀刻的侧壁部分平行。

11.如权利要求8所述的方法，其特征在于其中该导电层包括硅化钨。

12.如权利要求8所述的方法，其特征在于其中在该导电层被蚀刻的侧壁部分之上的该衬垫层相对于该多晶硅层的该裸露的侧壁部分是突出的。

Images