TW201318108A

TW201318108A - 一種多層接觸窗的結構與實施方式

Info

Publication number: TW201318108A
Application number: TW100139431A
Authority: TW
Inventors: Shih-Hung Chen; Yan-Ru Chen; Lo-Yueh Lin
Original assignee: Macronix Int Co Ltd
Priority date: 2011-10-28
Filing date: 2011-10-28
Publication date: 2013-05-01
Also published as: TWI466233B

Abstract

一種積體電路裝置，包括：由數個接點層所構成之一堆疊，且每一接點層皆包括一導電層及一絕緣層；環繞一電導體之一介電質襯，係位於該堆疊之通過部份該堆疊的一開口中，且該電導體透過該介電質襯與各接點層之導電層電性絕緣；以及位於該開口處之導電層凹陷部，係該導電層相對於其相鄰之絕緣層顯得凹陷的部分。該介電質襯可具有部分延伸進入相鄰絕緣層間之外延部。

Description

一種多層接觸窗的結構與實施方式

本發明是有關於一種高密度積體電路裝置，且特別是有關於一種多層次三維堆疊式積體電路裝置。

在高密度記憶體裝置之製造中，一積體電路其每單位面積之資料量為一關鍵因素。於是當記憶體裝置之臨界尺寸已逼近蝕刻技述的限制時，記憶體單元之多層堆疊技術被提出，以達到更大的儲存密度及更低的位元成本。

隨著所有多層次三維堆疊式裝置中不同組件的尺寸下降，由於各絕緣層之厚度降低，與崩潰電壓及電流洩漏有關的問題開始出現。針對這些問題，舉例而言，可增加位於一互連區域內通過不同接點層之電性絕緣環繞栓塞或其他電導體的厚度。然而這樣的做法會減少栓塞的截面積，因而導致其電阻上升。又或者可以維持栓塞的截面積，但卻會增加栓塞間的距離，並因此降低裝置密度。類似的問題也出現在位於該互連區域內並通過部分或全數接點層之接地層間栓塞或其他層間栓塞。藉由最小化層間栓塞的截面積，可達到有效的空間利用，但卻必須做出限制層間栓塞及各接點層之導電層間接觸面積的犧牲。而增加層間栓塞的截面積會導致裝置密度的降低。

本發明係有關於一種多層次三維堆疊式積體電路裝置。

一實施例係有關一種積體電路裝置，包括：由數個接點層所構成之一堆疊，且每一接點層皆包括一導電層及一絕緣層；環繞一電導體之一介電質襯，係位於該堆疊之通過部份堆疊的一開口中，且電導體透過介電質襯與各接點層之導電層電性絕緣；以及導電層凹陷部，係該導電層相對於其相鄰之絕緣層顯得凹陷的部分。某些實施例中，還包括位於該堆疊上之一電性絕緣層；以及通過電性絕緣層之一電導體外延部，該電導體外延部並與電導體電性接觸。在某些實施例中，介電質襯包括一外延部，該介電質襯外延部延伸進入相鄰之絕緣層間。在某些實施例中，該外延部通常為環形。

另一實施例係有關一種三維堆疊式積體電路裝置，包括：至少由第一接點層、第二接點層、第三接點層及第四接點層所構成之一堆疊，其中每一接點層皆包括一導電層及一絕緣層；第一電導體、第二電導體、第三電導體及第四電導體，係位於通過部份該堆疊的接觸開口中，該第一、第二、第三及第四電導體係分別延伸並電性接觸至第一、第二、第三及第四接點層；一介電質襯，係環繞第二、第三及第四電導體，以使第二電導體與第一接點層電性隔離，第三電導體與第一、第二接點層電性隔離，第四電導體與第一、第二及第三接點層電性隔離；以及導電層凹陷部，係導電層於鄰接接觸開口處相對於其相鄰絕緣層顯得凹陷的部分。部分介電質襯延伸至前述之相鄰絕緣層間，以建立電性絕緣之介電質襯外延部，並提供加強對置之導電層及電導體間的電性絕緣。

又一實施例係有關在一積體電路裝置建立電導體的一種方法，該積體電路裝置包括由複數個接點層構成之一堆疊，其中每一接點層皆包括一導電層及一絕緣層。該方法包括：形成通過部份該堆疊之一接觸開口，由此建立一暴露的導電層邊緣及絕緣層邊緣；於暴露的導電層邊緣建立導電層之一凹陷部，以建立一凹陷的導電層邊緣；於接觸開口中形成一介電質襯，藉此覆蓋該些絕緣層邊緣及該凹陷的導電層邊緣，且形成介電質襯之電性絕緣材料於該凹陷部內沉積，介電質襯建立一加襯接觸開口；使用一導電材料，於該加襯接觸開口建立一電導體，凹陷部內之電性絕緣材料使該電導體與該凹陷的導電層邊緣電性隔離，由此提供加強電導體及環繞該電導體之導電層間的電性絕緣；以及電性連接電導體及其下之導電層。在某些實施例中，形成介電質襯包括以電性絕緣材料至少實質填充該凹陷部。某些實施例更包括在介電質襯形成前，氧化該凹陷的導電層邊緣。

再一實施例係有關在一三維堆疊式積體電路裝置建立電導體的一種方法，該三維堆疊式積體電路裝置包括至少由第一接點層、第二接點層、第三接點層及第四接點層構成之一堆疊，其中每一接點層皆包括一導電層及一絕緣層。該方法包括：形成通過部份該堆疊之接觸開口，由此建立暴露的導電層邊緣及絕緣層邊緣；於該些接觸開口之兩相鄰絕緣層間、在該些暴露的導電層邊緣建立導電層之凹陷部，以建立凹陷的導電層邊緣；於該些接觸開口中形成介電質襯，該些介電質襯覆蓋該些絕緣層邊緣及該些凹陷的導電層邊緣，且形成介電質襯之電性絕緣材料於該些凹陷部內沉積，介電質襯定義加襯接觸開口；使用一導電材料，於該些加襯接觸開口建立第一電導體、第二電導體、第三電導體及第四電導體，該些凹陷部內之電性絕緣材料使第二電導體與第一接點層之導電層電性隔離，使第三電導體與第一及第二接點層之導電層電性隔離，且使第四電導體與第一、第二及第三接點層之導電層電性隔離，藉此提供加強該些電導體及環繞該些電導體之導電層間的電性絕緣，第一、第二、第三及第四電導體係分別延伸並電性連接至第一、第二、第三及第四接點層之導電層。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

第1圖係描繪三維堆疊式積體電路裝置10之一剖面圖，一互連區域(interconnect region)17包含至少由第一、第二、第三及第四接點層(contact levels)18構成之一堆疊(stack)11。一積體電路裝置通常具有遠多於四層之接點層。各接點層18皆包含一導電層34及一絕緣層36，包含於該第一、第二、第三及第四接點層18.1、18.2、18.3及18.4之導電層分別為34.1、34.2、34.3及34.4，而絕緣層分別為36.1、36.2、36.3及36.4。對於下述之其他多種元件，也以類似方式訂定其於圖式中之指定參考符號。

一層間栓塞(interlevel plug)55延伸通過部分之堆疊11，並電性連接至各導電層34。該層間栓塞55有時也被稱為層間導體(interlevel conductor)，可為或可不為一接地栓塞。鄰接層間栓塞55之部分絕緣層36，相對於與其相鄰之導電層34顯得凹陷，以形成如第12圖所示之環形凹陷部37。層間栓塞55之環形部分50(該部分通常為環形)延伸至上述的環形凹陷部37，以進入其上與其下之接點層18間並與該些接點層18電性接觸。此一型態提供加強層間栓塞55及導電層34間之電性接觸。

堆疊11也包含第一栓塞、第二栓塞、第三栓塞及第四栓塞54.1、54.2、54.3及54.4。該些栓塞54有時也被稱為電導體或層間導體，係分別與第一、第二、第三及第四導電層34.1、34.2、34.3及34.4電性接觸。而介電側壁間隔層(dielectric sidewall spacers)61使第二、第三及第四栓塞54.2、54.3及54.4之側壁與第一、第二及第三導電層34.1、34.2及34.3電性隔離。該介電側壁間隔層61亦被稱為介電質襯。鄰接第二、第三及第四栓塞54.2、54.3及54.4之部分導電層34，相對於與其相鄰之絕緣層36顯得凹陷，以形成如第7圖所示之環形凹陷部39。介電側壁間隔層61之環形部分(通常為環形)延伸進入與其相鄰之絕緣層36間。此一型態於上述之栓塞54及環繞之導電層34建立一更遠的距離，因而提供加強該導電層34及具導電性之栓塞54間的電性絕緣。

一介電層25位於堆疊11之下，一氧化層29係位於介電層25與一基板19之間。介電層25之材料通常為氮化矽(SiN)，氧化層29之材料通常為二氧化矽(SiO₂)，而基板19通常為矽基板。一氧化層30與一間隙層32位於該堆疊11之上。氧化層30之材料通常為二氧化矽，而間隙層32之材料通常為氮化矽。層間介電質52係位於間隙層32之上，且其成份通常為氧化物，例如二氧化矽。栓塞外延部(plug extension)51.1-51.4係通過層間介電質52及間隙層32以分別接觸栓塞54.1-54.4。一層間栓塞外延部(interlevel plug extension)56通過層間介電質52及間隙層32以接觸層間栓塞55。

底部橫向尺寸58(通常被稱為直徑58)，係小於沉積於環形凹陷部39(繪示於第8圖)之間隙層材料62(繪示於第9圖)的相關橫向尺寸60(通常被稱為直徑60)。由於當一接觸並未對齊時，沉積於環形凹陷部39之間隙層材料62可幫助停止接觸窗蝕刻，因此這樣的尺寸關係有利於製程窗口。

第2-13圖係描繪一三維堆疊式積體電路裝置10之第一實施例的結構以及其製作方法。第2圖係一三維堆疊式積體電路裝置10之互連區域17的剖面簡圖，描繪由交互的導電層34及絕緣層36構成之一堆疊11。各導電層34及與之相鄰之一絕緣層36共同建立一接點層18。氧化層30係位於最上層導電層34.1之上。氧化層30具有一層間栓塞開口44及一系列栓塞開口46，且通常係使用一光阻光罩並配合蝕刻技術來形成該層間栓塞開口44及栓塞開口46。層間栓塞開口44與該些栓塞開口46係安置以容納下述之一層間栓塞55及一系列具導電性之栓塞54。實務上，互連區域17通常具有多於一個之層間栓塞55，且互連區域17中之每一導電層18皆至少有一栓塞54。

第3圖繪示對於第2圖之結構，進行等向性沉積間隙層32的結果。該間隙層32之材料通常為氮化矽。第4圖繪示於第3圖之結構建立一第一光阻光罩42，該第一光阻光罩42係在第二栓塞開口46.2及第四栓塞開口46.4處具有光罩開口43。第一光阻光罩42形成後，第一導電層34.1係於第二及第四栓塞開口46.2及46.4處被蝕刻通過。

在第5圖中，係藉由一第二光阻光罩48之建立來調整第4圖之結構，第二光阻光罩48係在第三栓塞開口46.3及第四栓塞開口46.4處具有光罩開口49。於該第三及第四栓塞開口46.3及46.4處，皆有兩層導電層34被蝕刻。特別是在第三栓塞開口46.3處為第一及第二導電層34.1及34.2被蝕刻，而在第四栓塞開口46.4處為第二及第三導電層34.2及34.3被蝕刻。第6圖描繪將第5圖結構中之第二光阻光罩48移除的結果。

第7圖繪示對於第二、第三及第四栓塞開口46.2、46.3及46.4進行側壁蝕刻的結果，係對於不同接點層18其暴露於外的導電層34進行蝕刻。側壁蝕刻有時也被稱為多重回拉(poly pull back)，於上下兩絕緣層36間形成環形凹陷部39(通常為環形，有時也被稱為凹陷部)。如下所述，該些環形凹陷部39將被電性絕緣材料填充，以於栓塞54與環繞該些栓塞54之導電層34間形成較厚之絕緣材料，該些栓塞54係將建立於栓塞開口46內。請參照第7圖，凹陷量係栓塞開口46處被蝕刻凹入之導電層34的導電層表面63與絕緣層36的絕緣層表面65間之水平距離，該凹陷量最好大於10奈米以達較佳之絕緣效果。

第8圖繪示移除第二、第三及第四栓塞開口46.2、46.3及46.4處覆蓋第二、第三及第四導電層38.2、38.3及38.4之部分第一、第二及第三絕緣層36.1、36.2及36.3的結果。由於絕緣層36之材料通常為氧化物，此一移除步驟有時也被稱為氧化物穿透(oxide breakthrough)。

在第9圖中，不導電之間隙層材料62沉積於第8圖之結構並填充該些環形凹陷部39，該些間隙層材料62通常為氮化矽。間隙層材料62並為栓塞開口46加襯以形成介電側壁間隔層61。

第9圖所示之結構中，位於層間栓塞開口44及各栓塞開口46底部之間隙層材料62於後續步驟被移除，如第10圖所示。由於間隙層材料62之組成通常為氮化矽，此一移除步驟有時也被稱為氮化矽穿透。移除步驟使得以下部分之導電層暴露於外：層間栓塞開口44及第一栓塞開口46.1處之第一導電層34.1、第二栓塞開口46.2處之第二導電層34.2、第三栓塞開口46.3處之第三導電層34.3及第四栓塞開口46.4處之第四導電層34.4。

第11圖繪示一第三光阻光罩66於第10圖之結構成形後的結果，第三光阻光罩66覆蓋該些栓塞開口46而於層間栓塞開口44處提供一光罩開口67。第三光阻光罩66成形後，即於層間栓塞開口44處蝕刻通過接點層18.1-18.3，直到接觸第四導電層34.4時停止。

在第12圖中繪示一氧化物凹陷部蝕刻步驟，此一實施例中之氧化物係絕緣層36。第12圖顯示對於第11圖之結構，蝕刻層間栓塞開口44處暴露於外之第一、第二及第三絕緣層36.1-36.3。此一蝕刻行為提供層間栓塞開口44環形凹陷部37(通常為環形)，該環形凹陷部37係於其上與其下之導電層34間建立之凹陷部。隨後並移除第三光阻光罩66。

第13圖繪示對於第12圖中，將通常為多晶矽之導電材料填充於層間栓塞開口44後，形成一層間栓塞55之結構，該層間栓塞55係與各導電層34.1-34.4電性接觸。環形凹陷部37之存在使得層間栓塞55具有環形部分50，該環形部分50延伸至其上與其下之導電層34間並與該些導電層34電性接觸。層間栓塞55與導電層34間之電性接觸表面遠大於僅在第11圖所示之一般圓柱形層間栓塞開口44中沉積該層間栓塞所能形成之電性接觸表面。因此具有環形部分50之層間栓塞55與導電層34間之電性接觸較強。

第13圖並繪示栓塞54.1-54.4於栓塞開口46.1-46.4內之成形。第一、第二、第三及第四栓塞54.1-54.4分別電性連接至第一、第二、第三及第四導電層34.1-34.4。沉積導電材料後，即進行化學機械拋光以建立第13圖所示之上表面64。隨後再沉積層間介電質52，並於層間介電質52內建立對齊層間栓塞55及栓塞54.1-54.4之穿孔。具導電性之層間栓塞外延部56及栓塞外延部51.1-51.4於穿孔內形成，以建立第1圖所示之結構。

第14-17圖描繪一三維堆疊式積體電路裝置10之第二實施例的結構以及其製作方法。第14圖繪示類似於第9圖所示之一結構，但該些栓塞開口46.2-46.4僅蝕刻通過部分之第一、第二及第三絕緣層36.1-36.3，而非如前述之完全蝕刻通過絕緣層36.1-36.3以形成如第8圖所示之第二、第三及第四栓塞開口46.2-46.4。第一、第二及第三絕緣層36.1-36.3仍覆蓋第二、第三及第四導電層34.2-34.4。隨後以類似於第9圖相關討論之方式，沉積電性絕緣之間隙層材料62，該些間隙層材料62通常為氮化矽。

第14圖結構中之層間栓塞開口44及各栓塞開口46底部之間隙層材料62，於第15圖中被蝕刻通過。第15圖並繪示蝕刻通過部分該第二、第三及第四導電層34.2-34.4的結果。此一蝕刻步驟有時也被稱為氮化矽/氧化物穿透。

第16圖繪示對於第15圖之結構，以類似於第11圖之方式沉積一第三光阻光罩66。第17圖繪示對於第16圖之結構，蝕刻層間栓塞開口44處暴露於外的絕緣層36.1-36.4。此一蝕刻步驟係以類似於第12圖之方式，在上下兩導電層間形成環形凹陷部37。第12圖及第17圖所示之二實施例皆需一氧化物凹陷步驟以建立環形凹陷部37，氧化物凹陷步驟又稱為氧化物回拉步驟。一般而言，可使用氫氟酸緩衝液(BOE/HF)以達此目的。該二實施例之差異在於：第17圖中，於氧化物回拉步驟進行時，非目標區域係由第三光阻光罩66加以保護；而在第12圖所示之實施例中並無第三光阻光罩66，氧化物回拉步驟進行時，對於非目標區域的保護係由氮化矽間隙層32提供。由於在第12圖及第17圖之實施例中，對於側壁之保護皆由間隙層32提供；此二實施例於保護上的差異不應太多。然而第16圖中，氮化矽間隙層32下存在有一些暴露於外的氧化物，因此相較於第12圖之實施例，第17圖之實施例於氧化物回拉步驟進行時具有較多的保護。第二實施例其餘的步驟係對應於第12圖及第13圖之相關討論。

第18-20圖繪示一三維堆疊式積體電路裝置10之第三實施例的結構以及其製作方法。第18圖繪示類似於第7圖所示結構之結構，但氧化第一、第二及第三多晶矽導電層34.1-34.3之凹陷部，以建立氧化部分74。當導電層34之組成為多晶矽時，此一氧化步驟有時也被稱為多晶矽氧化(poly oxidation)。建立環形凹陷部39並因此使第二栓塞開口46.2與第一導電層34.1電性絕緣，第三栓塞開口46.3與第一及第二導電層34.1及34.2電性絕緣，而第四栓塞開口46.4與第一、第二及第三導電層34.1-34.3電性絕緣。

在第19圖中，第18圖之結構於該第二、第三及第四栓塞開口46.2-46.4之底部蝕刻通過第一、第二及第三絕緣層36.1-36.3，以暴露第二、第三及第四導電層34.2-34.4。此一步驟有時也被稱為氧化物穿透。

第20圖繪示對於第19圖之結構，以一電性絕緣之介電側壁間隔層61為栓塞開口46加襯，該介電側壁間隔層61並填充栓塞開口46處位於上下兩絕緣層36間之環形凹陷部39。介電側壁間隔層61之組成通常為氮化矽。第三實施例其餘的步驟係對應於第12圖及第13圖之相關討論。

在某些實施例中，由於回拉拓僕學(pullback topology)，可能在層間栓塞55中有如第1圖中以虛線繪示之多個孔洞70被建立。孔洞70的存在可作為層間栓塞55已被建立之一項指標，如同本發明所教示之藉由蝕刻絕緣層36而建立該層間栓塞55。

任何，以及所有於以上內容中提到之專利、專利申請和印刷出版物係以參考文獻之形式附於本說明書。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10．．．三維堆疊式積體電路裝置

11．．．堆疊

17．．．互連區域

18.1、18.2、18.3、18.4．．．接點層

19．．．基板

25．．．介電層

29．．．氧化層

30．．．氧化層

32．．．間隙層

34.1、34.2、34.3、34.4．．．導電層

36.1、36.2、36.3、36.4．．．絕緣層

37．．．環形凹陷部

39．．．環形凹陷部

42．．．第一光阻光罩

43．．．光罩開口

44．．．層間栓塞開口

46、46.1、46.2、46.3、46.4．．．栓塞開口

48．．．第二光阻光罩

49．．．光罩開口

50．．．環形部分

51.1、51.2、51.3、51.4．．．栓塞外延部

52．．．層間介電質

54.1、54.2、54.3、54.4．．．栓塞

55．．．層間栓塞

56．．．層間栓塞外延部

58．．．底部橫向尺寸

60．．．相關橫向尺寸

61．．．介電側壁間隔層

62．．．間隙層材料

63．．．導電層表面

64．．．上表面

65．．．絕緣層表面

66．．．第三光阻光罩

67．．．光罩開口

70．．．孔洞

74．．．氧化部分

第1圖係一三維堆疊式積體電路裝置之一實例的剖面圖，該三維堆疊式積體電路裝置係根據本發明而描繪，並於一互連區域包含一堆疊。

第2圖係一三維堆疊式積體電路裝置之互連區域的剖面簡圖，描繪由交互的導電層及絕緣層構成之一堆疊。

第3圖繪示對於第2圖之結構進行間隙層之沉積。

第4圖繪示對於第3圖之結構，建立具有光罩開口之一第一光阻光罩，並於該些開口處蝕刻通過第一導電層。

第5圖繪示對於第4圖之結構，建立具有光罩開口之一第二光阻光罩，並於該些開口處蝕刻通過兩層導電層。

第6圖描繪將第5圖結構中之第二光阻光罩移除。

第7圖繪示對於不同接點層其暴露於外的導電層進行側壁蝕刻，於上下兩絕緣層間建立凹陷部。

第8圖繪示移除層間栓塞開口底部及第一栓塞開口底部該電性絕緣之間隙層，以及第二、第三及第四栓塞開口處覆蓋第二、第三及第四導電層之絕緣層材料。

第9圖繪示對於第8圖之結構，使不導電之間隙層材料沉積填充該些凹陷部並為該些栓塞開口加襯。

第10圖繪示將第9圖結構中各栓塞開口底部之間隙層材料移除。

第11圖繪示對於第10圖之結構，建立第三光阻光罩並進行蝕刻。

第12圖繪示對於第11圖之結構，蝕刻層間栓塞開口處暴露於外的絕緣層，以於該些絕緣層其上下兩導電層間建立凹陷部，並隨後移除該第三光阻光罩。

第13圖繪示對於第12圖之結構，將導電材料填充於層間栓塞開口與栓塞開口，以建立一層間栓塞以及分別位於第一、第二、第三及第四栓塞開口之第一、第二、第三及第四栓塞，其中該層間栓塞與各導電層電性接觸，該第一、第二、第三及第四栓塞分別電性連接致第一、第二、第三及第四導電層。

第14-17圖描繪三維堆疊式積體電路裝置之第二實施例的結構以及其製作方法。

第14圖繪示類似於第9圖所示之一結構，但並非如第8圖所示之蝕刻方式，栓塞開口係蝕刻通過部分之覆蓋第二、第三及第四導電層的絕緣層，隨後沉積不導電之間隙層材料。

第15圖繪示對於第14圖之結構，蝕刻通過部分該第二、第三及第四導電層。

第16圖繪示對於第15圖之結構，以類似於第11圖之方式沉積一第三光阻光罩。

第17圖繪示對於第16圖之結構，蝕刻層間栓塞開口處暴露於外的絕緣層，以於其上下兩導電層間建立凹陷部。

第18-20圖描繪三維堆疊式積體電路裝置之第三實施例的結構以及其製作方法。

第18圖繪示類似於第7圖所示結構之結構，但氧化該第一、第二及第三導電層之凹陷邊緣。

第19圖繪示對於第18圖之結構，於第二、第三及第四栓塞開口之底部蝕刻通過第一、第二及第三絕緣層，以暴露第二、第三及第四導電層。

第20圖繪示對於第19圖之結構，以一電性絕緣間隙層為栓塞開口加襯，該電性絕緣間隙層並填充位於上下兩絕緣層間之導電層凹陷部。