CN1945853A - 包括具有非对称结构的场效应晶体管的半导体器件和制造该器件的方法 - Google Patents
包括具有非对称结构的场效应晶体管的半导体器件和制造该器件的方法 Download PDFInfo
- Publication number
- CN1945853A CN1945853A CNA2006101421022A CN200610142102A CN1945853A CN 1945853 A CN1945853 A CN 1945853A CN A2006101421022 A CNA2006101421022 A CN A2006101421022A CN 200610142102 A CN200610142102 A CN 200610142102A CN 1945853 A CN1945853 A CN 1945853A
- Authority
- CN
- China
- Prior art keywords
- drain region
- diffusion layer
- gate electrode
- semiconductor device
- shape portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000012535 impurity Substances 0.000 claims abstract description 70
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 210000003323 beak Anatomy 0.000 claims description 43
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 230000000630 rising effect Effects 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 241000293849 Cordylanthus Species 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 14
- 229910052698 phosphorus Inorganic materials 0.000 description 14
- 239000011574 phosphorus Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- 101150064138 MAP1 gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的一个目的是提供一种半导体器件和一种制造所述半导体器件的方法，其中所述半导体器件在降低漏极区中的阻抗的同时能够抑制热载流子的产生。具体地，本发明提供一种包括包含半导体硅基板的表面区域中的源极区和漏极区的场效应晶体管的半导体器件，其特征在于，漏极区具有至少包括第一导电型杂质扩散层和第二导电型杂质扩散层的多种杂质扩散层，以及设置在所提供的栅电极的下部的漏极区侧的鸟嘴形部大于设置在栅电极下部的源极区侧的鸟嘴形部。
Description
技术领域
本发明涉及一种半导体器件和一种制造所述半导体器件的方法，更具体地，涉及一种包括场效应晶体管的半导体器件以及制造所述半导体器件的方法，其中设置在半导体硅基板的表面区域中的源极区的侧面上的杂质扩散层的结构和设置在半导体硅基板的表面区域中的漏极区的侧面上的杂质扩散层的结构是非对称的。
背景技术
近年来随着在减小电子设备的尺寸和重量以及降低电子设备的能耗方面取得进步，对包括场效应晶体管的半导体器件的更高密度和能耗的进一步降低的需求也增加。
为了降低场效应晶体管的漏极区及类似区中的阻抗提出一种半导体器件，其中设置在半导体硅基板中的源极区的侧面上的杂质扩散层的结构和设置在半导体硅基板中的漏极区的侧面上的杂质扩散层的结构是非对称的。
参照图示对上述的半导体器件进行如下说明。
图9为半导体器件的主要部分的示意性横截面，其中设置在硅基板1的表面区域中的源极区的侧面上的杂质扩散层930和931的结构和设置在硅基板1的表面区域中的漏极区的侧面上的杂质扩散层940和941的结构彼此非对称。参考符号300表示栅电极。
根据图9中所示的半导体器件，通过如上所述使杂质扩散层的结构非对称可以减小漏极区的阻抗(日本专利申请公开出版物第2002-343806号)。
发明内容
然而，图9中所示的半导体器件的结构随着半导体器件变小会在半导体硅基板中造成无法再忽视的热载流子问题。
本发明的一个目的是提供一种半导体器件和一种制造所述半导体器件的方法，其中所述半导体器件在降低漏极区中的阻抗的同时能够抑制热载流子的产生。
本发明的集中研究的结果显示了通过一种半导体器件可以获得本发明的目的，其中设置在半导体硅基板的表面区域中的源极区的侧面上的杂质扩散层的结构和设置在所述半导体硅基板的表面区域中的漏极区的侧面上的杂质扩散层的结构是非对称的，并且形成于栅电极下部的所述漏极区侧的鸟嘴形部(bird’s beak)大于形成于所述栅电极下部的所述源极区侧的鸟嘴形部。
更具体地，本发明提供：
[1]一种半导体器件，所述半导体器件包括：半导体硅基板；
通过栅极氧化膜设置在所述半导体硅基板上的栅电极；
一对区域，即，设置在所述半导体硅基板的表面区域中的栅电极的两侧的源极区和漏极区；
设置在所述半导体硅基板上的源极升高结构和漏极升高结构；
设置在所述栅电极的所述源极区侧的第一侧壁间隔件；和
鸟嘴形部，所述鸟嘴形部由个别地设置在所述栅电极下部的源极区侧和漏极区侧的二氧化硅膜构成，所述半导体器件的特征在于
所述漏极区具有至少包括第一导电型杂质扩散层和第二导电型杂质扩散层的多种杂质扩散层，以及
所述漏极区侧的鸟嘴形部大于所述源极区侧的鸟嘴形部。
进一步而言，本发明提供：
[2]如项目[1]中所述的半导体器件，其特征包括用于DRAM的场效应单元晶体管(field effect cell transistor)。
此外，本发明提供：
[3]一种制造半导体器件的方法，其特征在于包括：
通过栅极氧化膜在半导体硅基板上形成栅电极的步骤；
形成一对区域的步骤，所述区域即为在所述半导体硅基板的表面区域中位于所述栅电极两侧的源极区和漏极区；
相对于所述栅电极在所述源极区侧形成第一侧壁间隔件以及在所述漏极区侧形成第二侧壁间隔件的步骤；
所述半导体硅基板上形成分别与源极区和漏极区相接触的源极升高结构和漏极升高结构的步骤；
根据蚀刻操作将形成于所述漏极区侧的所述第二侧壁间隔件去除的步骤；
在所述漏极区上形成多种杂质扩散层的步骤，其中所述多种杂质扩散层至少包括第一导电型杂质扩散层和第二导电型杂质扩散层；和
在所述栅电极下部的所述漏极区侧形成大于所述栅电极下部的所述源极区侧的鸟嘴形部的鸟嘴形部的步骤。
根据本发明，可以提供在降低所述漏极区中的阻抗的同时能够抑制热载流子的产生的半导体器件以及制造所述半导体器件的方法。
附图说明
本发明的上述及其它的目的和特征在下文中从以下结合附图的说明将更充分地清楚呈现，其中一个实例是作为实例来进行说明，其中：
图1为用于说明根据本发明的半导体器件的一个实施例的主要部分的示意性横截面；
图2为显示图1中的栅电极300的放大主要部分的主要部分的部分横截面；
图3为用于说明根据本发明的制造半导体器件的栅电极部分的步骤的主要部分的示意性横截面；
图4为用于说明根据本发明的制造半导体器件的侧壁间隔件部分的步骤的主要部分的示意性横截面；
图5为用于说明根据本发明的将抗蚀膜设置在半导体器件上部中所设置的硬质掩模的上部位置处的步骤的主要部分的示意性横截面；
图6为用于说明去除位线侧(即，形成作为漏极区的延伸部的一侧)的侧壁间隔件的步骤的主要部分的示意性横截面；
图7为用于说明根据本发明的半导体器件的一个实施例的主要部分的示意性横截面(实例1)；
图8为显示半导体器件的一个实施例(比较实例1)的主要部分的示意性横截面；和
图9为一种半导体器件的主要部分的示意性横截面，其中硅基板的表面区域中的源极区的侧面上的杂质扩散层的结构和硅基板的表面区域中的漏极区的侧面上的杂质扩散层的结构彼此非对称。
具体实施方式
首先，参照图示说明根据本发明的半导体器件。
图1为根据本发明的半导体器件100的一个实施例的主要部分的示意性横截面。
含有杂质(例如硼)的p型半导体硅基板可以用作用于本发明的半导体硅基板1。
由二氧化硅及类似材料制成的栅极氧化膜2被设置在半导体硅基板1的表面上，并且通过栅极氧化膜2设置栅电极300。
栅极氧化膜2的厚度通常在1到20nm的范围内。
在栅电极300中，个别地设置多晶硅膜3、由氮化硅及类似材料制成的含氮绝缘膜4以及由二氧化硅及类似材料制成的上部氧化膜5。
多晶硅膜3的厚度通常在30到200nm的范围内。
此外，含氮绝缘膜4的厚度通常在20到300nm的范围内，并且上部氧化膜5的厚度通常在20到300nm的范围内。
多晶硅膜3可以由含有p型杂质(例如硼)的多晶硅以及含有n型杂质(例如磷)的多晶硅构成。
尽管在图1中未明确示出，然而硅化钨膜、钨/氮化钨膜及类似膜可以设置在多晶硅膜3上。对于任意目的，自对准硅化处理(salicide treatment)均可以适当地施加到多晶硅膜3。
氧化膜601(例如二氧化硅膜)被设置在多晶硅膜3的侧壁上。氧化膜601的厚度通常在0.5到30nm的范围内。通过二氧化硅及类似材料的生长而形成的鸟嘴形部610和620分别被设置在多晶硅膜3的下部的两端。可以省略多晶硅膜3的侧壁上的氧化膜601和鸟嘴形部620。
在根据本发明的半导体器件中，漏极区920侧的鸟嘴形部610需要大于源极区910侧的鸟嘴形部620。
如图1中所示，从栅电极300的下部中的二氧化硅所占面积与通过垂直切削半导体硅基板1所形成的区段的面积的比值可以确定鸟嘴形部610和鸟嘴形部620中每一个的尺寸。
图2为通过抽取并放大对应于图1中的栅电极300的多晶硅膜3、氧化膜601、鸟嘴形部610、鸟嘴形部620以及栅极氧化膜2的部分所获得的主要部分的部分横截面。
如图2中所示，当清楚呈现鸟嘴形部610和620时，可以相对容易地确定鸟嘴形部610和620中每一个的尺寸。举例而言，即使氧化膜601显著地生长，通过比较对应于栅电极下部中的多晶硅膜3的鸟嘴形部610的部分的横截面面积和对应于栅电极下部中的多晶硅膜3的鸟嘴形部620的部分的横截面面积也可以确定所述尺寸。
举例而言，当在图2的情况下时，发现对应于鸟嘴形部610的部分的横截面面积大于对应于鸟嘴形部620的部分的横截面面积。
因此，只要涉及这种情况，鸟嘴形部610就会被视为大于鸟嘴形部620。
再次参照图1，说明根据本发明的半导体器件的构造。
通过化学气相淀积(CVD)方法或类似方法形成的由二氧化硅及类似材料构成的侧壁氧化膜7分别被设置在栅电极300的侧壁上。
各侧壁氧化膜7的厚度通常在2到20nm的范围内。
第一侧壁间隔件801通过侧壁氧化膜7设置在栅电极300的一个侧面上。
此外，一对区域(即，源极区910和漏极区920)在栅电极300的两侧被设置在硅基板1的表面区域中。
含有n型杂质(例如磷)的第一杂质扩散层被设置在源极区910中。如图1中所示，延伸部901作为第一杂质扩散层设置在半导体基板1的表面区域中。
延伸部901通常被设置成具有在距离半导体硅基板1的10到200nm范围内的深度。
要注入并包含在延伸部901内的n型杂质(例如磷)的量通常在1×1012到1×1014/cm2的范围内。
另一方面，漏极区920设有含有n型杂质(例如磷)的第一杂质扩散层、形成于第一杂质扩散层内的含有n型杂质(例如磷)的第二杂质扩散层、形成为环绕第一杂质扩散层的含有p型杂质(例如硼)的第三杂质扩散层以及构成多种杂质扩散层的类似结构。
这种类型的多种杂质扩散层的构造根据要获得的半导体器件的使用等来适当地确定。如图1中所示，多种杂质扩散层的一个实施例是在半导体硅基板1的表面区域中设有作为第一杂质扩散层的延伸部902、作为第二杂质扩散层的延伸部903以及作为第三杂质扩散层的袋状部(pocket)904。
通常，多种杂质扩散层至少包括第一导电型杂质扩散层和第二导电型杂质扩散层。
要注入且包含在延伸部902内的n型杂质(例如磷)的量与如上所述的延伸部901相似。
此外，要在形成延伸部903中注入的n型杂质(例如磷)的量通常在1.0×1012至1.0×1014/cm2的范围内。
要在形成袋状部904中注入的p型杂质(例如硼)的量通常在1.0×1012至1.0×1014/cm2的范围内。
另一方面，通过选择性外延生长方法使半导体硅从半导体硅基板1的表面进行生长所提供的源极升高结构10和漏极升高结构11被设置在半导体硅基板1上。
源极升高结构10和漏极升高结构11中每一个的高度通常在距离半导体硅基板1的20到200nm的范围内。
n型杂质(例如磷)通过离子注入方法或类似方法被引入源极升高结构10和漏极升高结构11内。这种情况下的注入量通常在1.0×1013至5.0×1015/cm2的范围内。
尽管未明确示出，然而公知的结构(例如层间绝缘膜、接触插塞和金属配线)可适当地提供用于半导体硅基板1，并且因此使根据本发明的具有如上所述构造的半导体器件可以被用作场效应晶体管。
本发明不受限于用于说明的数值。
尤其，根据本发明的半导体器件可以顺利地明确用作包括用于DRAM的场效应单元晶体管的半导体器件。
接着，参考实例更详细地说明根据本发明的半导体器件。然而，本发明不意味着受到这些实例的限制。
[实例1]
图3为用于说明根据本发明的制造半导体器件的栅电极部分的步骤的主要部分的示意性横截面。
首先，准备含有作为p型杂质的硼的半导体硅基板1。半导体硅基板1的表面在高温下会与蒸气发生反应，并因此形成具有7nm厚度且由二氧化硅构成的栅极氧化膜2。随后，具有100nm厚度的多晶硅膜3通过用CVD方法将硅淀积到栅极氧化膜2上而形成于栅极氧化膜2上。
通过在实施CVD方法时将磷混合到多晶硅膜3内使多晶硅膜3中含有作为杂质的磷。
由氮化硅构成的含氮绝缘膜4和由二氧化硅构成的上部氧化膜5顺序地形成于多晶硅膜3上。
接着，抗蚀膜被设置在上部氧化膜5上以用作掩模，并因此而根据公知的蚀刻技术去除上部氧化膜5、含氮绝缘膜4和多晶硅膜3中每一个的不必要的部分。
随后，多晶硅膜3的侧壁在高温下与蒸气发生反应并被氧化，并因此而形成由二氧化硅构成的氧化膜601。这个氧化膜601的厚度在5到10nm的范围内。
在氧化膜的形成期间，每一个均由二氧化硅构成的鸟嘴形部610和620形成于多晶硅膜3下部的两端。鸟嘴形部610和620中每一个在形成期间的尺寸基本上相同。
随后，包括多晶硅膜3、含氮绝缘膜4和上部氧化膜5的栅电极300被用作掩模，并且以自对准方式通过离子注入方法以1.0×1013/cm2的注入量将磷离子引入半导体硅基板1内，并因此而使延伸部901和902在半导体硅基板1的表面区域中个别地形成于栅电极300的两侧。
通过如上所述的操作获得图3中的主要部分的示意性横截面中所示的半导体器件101的结构。
图4为用于说明根据本发明的制造半导体器件的侧壁间隔件部分的步骤的主要部分的示意性横截面。
首先，通过CVD方法将具有10nm厚度的二氧化硅膜设置在栅电极300的上表面和栅极氧化膜2上。
随后，通过CVD方法将氮化硅膜淀积到半导体硅基板1上，并且接着，如图4中所示，形成侧壁氧化膜7和由氮化硅构成的侧壁间隔件801和802。
接着，通过蚀刻操作去除半导体硅基板1上的不必要的二氧化硅膜，并接着通过选择性外延生长方法使半导体硅从半导体硅基板1的表面进行生长，并且如图4中所示，形成源极升高结构10和漏极升高结构11。
通过离子注入方法以1.0×1014/cm2的注入量将磷引入源极升高结构10和漏极升高结构11内。
通过如上所述的操作获得图4中的主要部分的示意性横截面中所示的半导体器件102的结构。
图5为用于说明根据本发明将抗蚀膜13设置在半导体器件上部上所设有的硬质掩模12的上部位置处的步骤的主要部分的示意性横截面。
由二氧化硅构成的硬质掩模12通过CVD方法形成于半导体器件的上部上，并且抗蚀膜13被进一步设置在图5中所示的上部位置处。
通过如上所述的操作获得图5中的主要部分的示意性横截面中所示的半导体器件103的结构。
图6为用于说明去除位线(bit line)侧(即，形成构成漏极区的延伸部902的一侧)的侧壁间隔件802的步骤的主要部分的示意性横截面。
首先，将抗蚀膜13用作掩模，通过蚀刻去除硬质掩模12，并接着去除抗蚀膜13。接着，通过不使用磷酸的湿式蚀刻方法去除由氮化硅构成的侧壁间隔件802。此时，源极区侧的侧壁间隔件801被硬质掩模12覆盖，并因此保持完整而不会被去除。
通过如上所述的操作获得图6中的主要部分的示意性横截面中所示的半导体器件104的结构。
接着，如图7中所示，栅电极300在高温下会与蒸气发生反应，并因此使鸟嘴形部610在漏极区侧生长于栅电极的下部中。此时，由氮化硅构成的侧壁间隔件801保持在源极区侧，并因此而使源极区的侧面上的一部分未被氧化，并且在栅电极的下部中不会生长出鸟嘴形部620。
因此，栅电极下部的漏极区侧所形成的鸟嘴形部变得大于栅电极下部的源极区侧所形成的鸟嘴形部。
为了使鸟嘴形部610有效地生长，可以去除鸟嘴形部610附近的侧壁氧化膜7。
通过处理使热氧化膜14形成于漏极升高结构11的表面上。因此，如图7中所示，获得具有大于鸟嘴形部620的鸟嘴形部610的半导体器件105的结构。
随后，通过离子注入方法以1.0×1013/cm2的注入量引入磷，并因此使作为第二杂质扩散层的延伸部903被形成为位于由延伸部902构成的第一杂质扩散层内。以相似方式通过离子注入方法以设定的1.0×1013/cm2的注入量引入磷，并因此使作为第三杂质扩散层的袋状部904形成为环绕延伸部902的第一杂质扩散层。此处，形成第二杂质扩散层和第三杂质扩散层的顺序可以被颠倒。此外，形成杂质扩散层的位置可以根据用于使离子扩散的离子注入条件或热处理条件而适当地受到控制。此外，可以使用砷来代替磷作为用于形成延伸部903的杂质。
通过如上所述的操作，如图7中所示，延伸部901可以形成为半导体硅基板1的表面区域中的源极区910。
以相似方式，包括延伸部902、延伸部903和袋状部904的多种杂质扩散层可以形成为漏极区920。
通常，多种杂质扩散层至少包括第一导电型杂质扩散层和第二导电型杂质扩散层。
接着，层间绝缘膜形成于整个部分上，漏极升高结构11上的层间绝缘膜和热氧化膜14被去除并设置接触插塞，从而适当地形成位线配线及类似器件(图中未示)。
半导体器件105的结构的具有场效应单元晶体管的DRAM会稳定地运转，而不会产生热载流子问题。
[比较实例1]
如图8中所示，在未实施实例1的情况下，以除用于使鸟嘴形部610生长出来的操作外与实例1完全相似的方式制造半导体器件106，并因此而制造出具有基本上对称的鸟嘴形部611和622的半导体器件106。
半导体器件106的结构的具有场效应单元晶体管的DRAM由于会产生热载流子的问题而不稳定地运转。
本发明不限于上述实施例，在不偏离本发明范围的前提下可以做各种变更和修改。
此申请是基于在2005年10月7日提出申请的日本专利申请第2005-294698号，所述日本专利申请的整体内容在此并入本文供参考。
Claims (3)
1.一种半导体器件，包括：
半导体硅基板；
通过栅极氧化膜设置在所述半导体硅基板上的栅电极；
在所述半导体硅基板的表面区域中的栅电极各侧设置成一对的源极区和漏极区；
设置在所述半导体硅基板上的源极升高结构和漏极升高结构；
设置在所述栅电极的所述源极区侧的第一侧壁间隔件；和
鸟嘴形部，所述鸟嘴形部由分别设置在所述栅电极下部的源极区侧和漏极区侧的二氧化硅膜构成，
所述漏极区具有至少包括第一导电型杂质扩散层和第二导电型杂质扩散层的多种杂质扩散层，以及
所述漏极区侧的鸟嘴形部大于所述源极区侧的鸟嘴形部。
2.根据权利要求1所述的半导体器件，包括用于DRAM的场效应单元晶体管。
3.一种制造半导体器件的方法，包括：
通过栅极氧化膜在半导体硅基板上形成栅电极的步骤；
在所述半导体硅基板的表面区域中在所述栅电极的各侧形成一对源极区和漏极区的步骤；
在所述栅电极的源极区侧形成第一侧壁间隔件以及在所述栅电极的漏极区侧形成第二侧壁间隔件的步骤；
在所述半导体硅基板上形成分别与所述源极区和所述漏极区相接触的源极升高结构和漏极升高结构的步骤；
通过蚀刻操作将形成于所述漏极区侧的所述第二侧壁间隔件去除的步骤；
在所述漏极区上形成多种杂质扩散层的步骤，其中所述多种杂质扩散层至少包括第一导电型杂质扩散层和第二导电型杂质扩散层；和
在所述栅电极下部的所述漏极区侧和所述源极区侧中的每一个上形成鸟嘴形部的步骤，使得所述漏极区侧的鸟嘴形部大于所述源极区侧的鸟嘴形部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294698 | 2005-10-07 | ||
| JP2005294698A JP2007103837A (ja) | 2005-10-07 | 2005-10-07 | 非対称構造を有する電界効果型トランジスタを含む半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1945853A true CN1945853A (zh) | 2007-04-11 |
Family
ID=37910386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101421022A Pending CN1945853A (zh) | 2005-10-07 | 2006-09-30 | 包括具有非对称结构的场效应晶体管的半导体器件和制造该器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070080397A1 (zh) |
| JP (1) | JP2007103837A (zh) |
| CN (1) | CN1945853A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887916A (zh) * | 2009-05-14 | 2010-11-17 | 国际商业机器公司 | 不对称半导体器件及其制造方法 |
| CN103426756A (zh) * | 2012-05-15 | 2013-12-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN106960875A (zh) * | 2016-01-12 | 2017-07-18 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076575A (ja) * | 2007-09-19 | 2009-04-09 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR101669470B1 (ko) * | 2009-10-14 | 2016-10-26 | 삼성전자주식회사 | 금속 실리사이드층을 포함하는 반도체 소자 |
| KR101852512B1 (ko) | 2012-01-03 | 2018-04-26 | 삼성전자주식회사 | 반도체 소자 |
| JP2018125518A (ja) * | 2017-02-03 | 2018-08-09 | ソニーセミコンダクタソリューションズ株式会社 | トランジスタ、製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198794A (ja) * | 1992-01-23 | 1993-08-06 | Hitachi Ltd | Ｍｉｓ型電界効果トランジスタ |
| JPH05283680A (ja) * | 1992-04-01 | 1993-10-29 | Ricoh Co Ltd | Ｍｏｓ型半導体装置とその製造方法 |
| JP2826024B2 (ja) * | 1992-10-15 | 1998-11-18 | ローム株式会社 | Ｍｏｓ型トランジスタの製造方法 |
| JPH0722616A (ja) * | 1993-07-06 | 1995-01-24 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| KR100272528B1 (ko) * | 1998-02-04 | 2000-12-01 | 김영환 | 반도체소자 및 이의 제조방법 |
| JP2000269458A (ja) * | 1999-03-17 | 2000-09-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7391087B2 (en) * | 1999-12-30 | 2008-06-24 | Intel Corporation | MOS transistor structure and method of fabrication |
| JP2002043567A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002343806A (ja) * | 2001-05-15 | 2002-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| DE10351030B4 (de) * | 2003-10-31 | 2008-05-29 | Qimonda Ag | Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat |
-
2005
- 2005-10-07 JP JP2005294698A patent/JP2007103837A/ja active Pending
-
2006
- 2006-09-30 CN CNA2006101421022A patent/CN1945853A/zh active Pending
- 2006-10-04 US US11/542,124 patent/US20070080397A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101887916A (zh) * | 2009-05-14 | 2010-11-17 | 国际商业机器公司 | 不对称半导体器件及其制造方法 |
| CN101887916B (zh) * | 2009-05-14 | 2014-06-04 | 国际商业机器公司 | 不对称半导体器件及其制造方法 |
| CN103426756A (zh) * | 2012-05-15 | 2013-12-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN106960875A (zh) * | 2016-01-12 | 2017-07-18 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
| CN106960875B (zh) * | 2016-01-12 | 2020-06-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070080397A1 (en) | 2007-04-12 |
| JP2007103837A (ja) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1324687C (zh) | 半导体装置的制造方法 | |
| CN1222986C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1224109C (zh) | 双极晶体管及其制造方法 | |
| CN1317772C (zh) | 半导体器件及其制造方法 | |
| CN1193431C (zh) | 半导体器件 | |
| CN1215569C (zh) | 半导体器件及其制造方法 | |
| CN1945853A (zh) | 包括具有非对称结构的场效应晶体管的半导体器件和制造该器件的方法 | |
| CN1195199A (zh) | 场效应晶体管及其制造方法 | |
| CN1734786A (zh) | 晶体管及其形成方法 | |
| CN1897231A (zh) | 半导体装置及其形成方法 | |
| CN1956222A (zh) | 半导体装置及其制造方法 | |
| CN1240131C (zh) | 半导体装置及其制造方法 | |
| CN1738056A (zh) | 晶体管及其制造方法 | |
| CN1681103A (zh) | 形成有掩埋氧化物图形的半导体器件的方法及其相关器件 | |
| CN1976033A (zh) | 半导体器件及其制造方法 | |
| CN1767214A (zh) | 沟槽型mosfet及其制造方法 | |
| CN1897289A (zh) | 图像传感器及其制造方法 | |
| CN1700430A (zh) | 半导体装置的制造方法 | |
| CN1286157C (zh) | 半导体装置及其制造方法 | |
| CN1941418A (zh) | 存储单元以及具有该存储单元的半导体非易失性存储器的结构 | |
| CN1540742A (zh) | 半导体装置及其制造方法 | |
| CN101030541A (zh) | 半导体晶体管元件及其制作方法 | |
| CN1717793A (zh) | 用于生产双极晶体管的方法 | |
| CN1237620C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1862773A (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |