CN1941201A - 双栅多位半导体存储器 - Google Patents
双栅多位半导体存储器 Download PDFInfo
- Publication number
- CN1941201A CN1941201A CNA2006101084654A CN200610108465A CN1941201A CN 1941201 A CN1941201 A CN 1941201A CN A2006101084654 A CNA2006101084654 A CN A2006101084654A CN 200610108465 A CN200610108465 A CN 200610108465A CN 1941201 A CN1941201 A CN 1941201A
- Authority
- CN
- China
- Prior art keywords
- voltage
- grid
- give
- apply
- charge trapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title description 4
- 230000009977 dual effect Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000002800 charge carrier Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 3
- 239000000969 carrier Substances 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000006396 nitration reaction Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种改变及读取存储器单元内容的方法包括下列步骤:施加编程电压给第一控制栅极以及第二控制栅极,以使载流子被注入及陷获于第一电荷陷获区域内或第二电荷陷获区域内;施加擦除电压给第一控制栅极及第二控制栅极,使该被陷获的载流子从第一电荷陷获区域及/或第二电荷陷获区域移出;及施加一系列读取电压给第一控制栅极及第二控制栅极,以决定第一位的状态及第二位的状态。
Description
技术领域
本发明涉及一种只读存储器。换句话说,本发明涉及一种半导体存储器及具有二个可独立控制栅极的氮化物只读存储器单元。
背景技术
公知的氮化物只读存储器单元包括P型衬底,在P型衬底上形成氧/氮/氧化物(ONO)堆叠层结构,其中氮化硅层作为电子陷获层。半导体多晶硅层的控制栅极结构形成于硅/硅/氧化硅层之上。N+源极区域及N+漏极区域位于衬底内栅极结构的两侧。
公知的氮化物只读存储器单元可以储存二位的数据,当负电荷存在或不存在于源极区域侧边的陷获层时,一位的数据被陷获,而当漏极区域侧边的陷获层负电荷存在或不存在时,另一位的数据被陷获。通过检测当施加适当电压给栅极、源极及漏极时,流动于源极及漏极间的电流存在与否的方式,以分别读取源极及漏极的位数据。然而,读取公知氮化物只读存储器单元里二位的数据中的其中一位,传递于源极与漏极间的电流大小可能受到数据另一位存在与否的影响。此称为第二位效应。第二位效应的存在会使单元内容的读取更不可靠。
除了第二位效应以外,当氮化物只读存储器单元排列成阵列时,从非选取单元流出的电流可能影响选取单元内容读取,此影响一般称为阵列效应。因此,需要一种能够储存二位数据的氮化物只读存储器单元,且数据中的一位存在与否,并不会影响数据另一位的读取,阵列中非选取单元产生可能影响读取被选取单元内容可靠性的漏电流也不会产生。
发明内容
简言之,本发明揭露一种改变及读取存储器单元内容的方法。该存储器单元包括位于衬底内的漏极、源极及在两者之间的沟道,覆盖沟道的第一及第二电荷陷获区域,及分别靠近第一及第二电荷陷获区域的第一及第二控制栅极,该单元各自储存第一位与第二位,第一位由陷获于第一电荷陷获区域内的电荷存在与否表示,第二位由被陷获于第二电荷陷获区域内的电荷存在与否表示。本发明的方法包括下列步骤:施加编程电压给第一控制栅极与第二控制栅极,以使载流子被注入及陷获于第一电荷陷获区域内或第二电荷陷获区域内,其中被陷获的载流子分别表示第一位或第二位各自的编程状态;施加擦除电压给第一控制栅极及给第二控制栅极,使被陷获的载流子从第一电荷陷获区域及/或第二电荷陷获区域移出,在第一电荷陷获区域及/或第二电荷陷获区域没有被陷获载流子表示第一位或第二位的擦除状态;以及施加连续读取电压给第一控制栅极及给第二控制栅极,以决定第一位状态及第二位状态。
附图说明
图1示出根据本发明的优选具体实施例的一种存储器单元的剖面图;
图2示出一种含有图1所示的存储器单元的存储器元件的剖面图;
图3示出一种具多个图2所示的存储器元件的阵列的电路图;
图4A及图4B示出一种编程存储器单元的方法的流程图;
图5为编程、擦除及读取存储器单元内容的电压表;及
图6为读取存储器单元内容的方法的流程图。
主要元件符号说明
10 非易失性存储器单元
12 衬底
14 漏极区域
16 源极区域
18a 第一部分
18b 第二部分
20a 第一栅极(G1)
20b 第二栅极(G2)
22 空间
23 沟道
24a,24b 第一氧化硅介质层部分
26 氮化层
26a,26b 氮化硅介质层部分
28a,28b 第二氧化硅介质层部分
30a,30b 多晶硅部分
32a,32b 金属硅化物部分
(Vt1) 第一电压
(Vt2) 第二电压
70 存储器元件
80 阵列
36a及36b 栅极控制线SG1、SG2
34 字线
34a,34b 字线
76a,76b 漏极位线BD1
76b 漏极线BD2
78 源极位线(BS)
具体实施方式
请参考附图,其中所有附图里相同的元件编号表示相同的元件。本说明书里不定冠词″一″表示一个或一个以上的数量,叙述词″或″表示布尔代数逻辑的独有OR操作。图1为根据本发明优选的具体实施例的一种氮化物只读非易失性存储器单元10(以下称为单元10)的剖面图。单元10包括衬底12,该衬底12具有漏极区域14(以下称为漏极14)及源极区域16(以下称为源极)。应了解的是,漏极14及源极16仅是为了单元10内命名方便所取,且视施加给单元10的实际电压而定,漏极14可以假设为具有电子的源极的功能,源极16可以假设具有电子的漏极的功能。
在单元10的优选具体实施例里,长度约为0.12μm的沟道23位于衬底12内漏极14与源极16之间。优选地,衬底12为一种P型材料,而漏极14与源极16每个为N+区域。然而,衬底可以是N型材料,漏极14与源极16可以为P+区域,并且仍包括在本发明的精神范畴内。
在单元10的优选具体实施例里,包括靠近漏极14的第一部分18a及靠近源极16的第二部分18b的氧/氮/氧化物(ONO)电荷陷获区域覆盖漏极14与源极16之间的沟道23。电荷陷获区域的第一及第二部分18a及18b彼此间隔以填充介质材料的空间22。优选地,空间22的长度约30nm。电荷陷获区域18a及18b的每个部分包括第一氧化硅介质层部分24a,24b,氮化硅介质层部分26a,26b及第二氧化硅介质层部分28a,28b。单元10也包括靠近漏极14的第一栅极20a(G1)及靠近源极16的第二栅极20b(G2)。优选地,第一栅极20a与第二栅极20b每个覆盖电荷陷获层18a,18b的对应部分。优选地,第一及第二栅极20a,20b包括(i)多晶硅部分30a,30b及(ii)金属硅化物部分32a,32b。
单元10用以储存数据的第一位(位1)及数据的第二位(位2),其中第一位的状态由被陷获于第一电荷陷获层18a的氮化硅层24a内的电荷存在与否表示,而第二位由被陷获于第二电荷陷获层18b的氮化硅层24b内的电荷存在与否表示。每个位可以分别假设成是被编程状态,即″0″状态,或被擦除状态,即″1″状态。在被擦除状态里,分别在源极16或漏极14附近的氮化层26实质上缺乏电荷。在被擦除状态里,需要足以诱发在沟道23内产生电流的第一门限电压(Vt1)。在被编程状态里,大量的负电荷被陷获于靠近漏极14或源极16的氮化硅层26a,26b内,因此需要超过实质大于第一门限电压的第二电压(Vt2)以诱发在沟道23内电流产生。结果,适当地施加给第一栅极20a、第二栅极20b及漏极14与源极16的电压供编程及擦除单元10的第一位与第二位以及供读取单元10内容之用,以决定单元10内的第一及第二位为被编程状态或被擦除状态。
请参考图2,其示出一种包括相邻并列存储器单元10的存储器元件70的剖面图。
图3示出至少一列及至少一行存储器元件70的阵列80的电路图,其中每列的单元10的源极连接源极16,漏极连接漏极14。每行的每个第一栅极20a连接至多条栅极控制线中的一条,例如SG136a及SG236b所示,每列的每个第二栅极连接至字线34,例如WL134a及WL234b所示。请参考图3,漏极位线BD176a及漏极线BD276b连接每行中每个单元10的漏极14,源极位线(BS)78连接每行中每个单元10的源极16。如本领域的技术人员所熟知,阵列80不限于如图3所示仅包含四个存储器元件70,而是可以在列向及行向里利用公知的方法,通过重复存储器元件70形成大小因实际应用而定的存储器阵列80。
请参考图4,其示出一种编程存储器单元10的方法,其中施加编程电压给第一控制栅极20a及第二控制栅极20b,以使载流子注入第一电荷陷获区域18a或第二电荷陷获区域18b,其中陷获电荷存在于电荷陷获区域18a,18b内表示第一位或第二位的被编程状态。优选地,如图4所示,第一位(第二位)的编程必须有下列步骤(1)决定第一位(第二位)的状态以决定第一位(第二位)是否为被编程状态或被擦除状态(步骤102,104);(2)如果第一位(第二位)为被编程状态,则决定第二位(第一位)的状态(步骤106)及(3)施加预定大小的编程电压给第一栅极20a及第二栅极20b(步骤108),其中施加给第二栅极20b(第一栅极20a)的电压视第二位(第一位)的状态而定。如果第一位(第二位)已经被编程(步骤104),则不再对第一位进一步编程。
优选地,编程电压的大小与第一门限电压Vt1及第二门限电压Vt2有关。当单元10的第一位(第二位)将被编程时,大于第一门限电压的编程电压施加给第一栅极20a(第二栅极20b)。如果第二位为被擦除状态,则施加大于第一门限电压Vt1的编程电压给第二栅极20b(第一栅极20b)。如果第二位为被编程状态,则施加大于第二门限电压Vt2的编程电压给第二栅极20b(第一栅极20a)。同样地,当编程单元10的第一位(第二位)时,施加电压给漏极14(源极16),其中漏极14(源极16)的电压值相对于施加给源极16(漏极14)的电压为正,而相对于施加给第一栅极20a(第二栅极20b)的电压为负。
或者是,在不需要保留第二位(第一位)状态的情况下,当编程第一位(第二位),例如数据写入第一位及第二位二者时,第一位及第二位可以在编程第一位(第二位)之前先行被擦除。结果,如图4b所示,编程第一位的步骤包括擦除第一位及第二位(步骤110),然后施加编程电压给第一栅极20a及第二栅极20b(步骤112)。
热沟道电子编程第一位及第二位的优选电压范围如图5所示。请参考图3,单元10通常构成阵列80的一部份。结果,当编程、擦除及读取单元10时,必须施加适当的电压给阵列80里的其他单元10,以避免产生可能造成所要单元10错误编程、读取或擦除的假漏电流。图5同样也指出编程、擦除及读取单元10时所施加给阵列80的其他单元10的优选电压。
单元10的优选实施例里,带有电荷的载流子从第一电荷陷获区域18a及/或第二陷获区域18b通过施加擦除电压的方式移动到第一栅极20a及第二位20b。第一电荷陷获区域18a及/或第二陷获区域18b里没有被陷获的载流子表示第一位或第二位的各自状态。在区块擦除操作中,当单元10的第一位及第二位皆被擦除时,施加擦除电压的步骤包括施加电压给第一栅极20a及第二栅极20b,其中该电压值相对于施加给源极及漏极的电压足以为负,以造成Fowler-Nordheim(FN)隧穿效应。在优选的具体实施例里,如图5所示,施加给第一栅极20a与第二栅极20b的电压为-15至-25伏特。此外,因为区块擦除操作正在进行,因此也将相同电压施加给被擦除的区块里的其他单元10。
进行区块擦除的另一方式里,施加擦除电压给单元10以仅擦除第一位的步骤可利用热载流子隧穿技术,通过施加电压给第二栅极20b的步骤完成,其中第二栅极20b的电压值相对于施加给第一栅极20a的电压为正而相对于施加给漏极14的电压为负。在图5所示的优选具体实施例里,施加给第一栅极20a的电压为大约-5伏特,施加给第二栅极20b的电压为大约0伏特,而施加给漏极的电压为+5伏特。同样地,如果仅第二位欲被擦除,则施加擦除电压的步骤包括施加电压给第一栅极20a,其中第一栅极20a的电压值相对于施加给第二栅极20b的电压为正而相对于施加给源极16的电压为负。在图5所示的优选具体实施例里,施加给第一栅极20a的电压为大约0伏特,施加给第二栅极20b的电压为大约-5伏特,而施加给源极的电压为+5伏特。
如图6所示,连续施加读取电压给第一栅极及第二栅极的步骤包括下列步骤:(i)施加大于第一临界电压值但小于第二临界电压值的第一电压给第一栅极20a及第二栅极20b(步骤202);(ii)如果源极16及漏极14之间的电流没有在步骤(i)(步骤204)被检测到,则施加大于第一临界电压值但小于第二临界电压值的第一电压给第一栅极20a,施加大于第二临界电压值的第二电压给第二栅极20b(步骤206);及(iii)如果源极16及漏极14之间的电流没有在步骤(ii)(步骤208)被检测到,则施加大于第一临界电压值但小于第二临界电压值的第一电压给第二栅极20b,及施加大于第二临界电压值的第二电压给第一栅极20a(步骤210)。最后,通过测定在施加大于第一临界电压值但小于第二临界电压值的第一电压给第二栅极20b及施加大于第二临界电压值的第二电压给第一栅极20a时,源极16及漏极14之间的电流是否没被测到(步骤212),来决定第一位及第二位的所有状态。因此,如果步骤(i)或步骤(iii)里检测到大于预定值的电流,则决定第一位为被擦除状态;如果步骤(i)或步骤(ii)里检测到大于预定值的电流,则决定第二位为被擦除状态。
如图5所示,第一电压的优选值为2.5伏特,第二电压的优选值为6.5伏特。优选地,施加1.6伏特的电压给源极及0伏特给漏极。然而,施加给源极及漏极的电压可以相反,除了源极16及漏极14的电流方向不同以外,读取操作皆相同。
本发明的第二优选具体实施例包括一种改变及读取存储器元件阵列80内容的方法。方法包括下列步骤:施加编程电压给字线34a、34b中的一条及栅极控制线36a、36b中的一条,以选择数个单元10中的一个,并使载流子注入及被陷获在所选单元10的第一电荷陷获区域里或第二电荷陷获区域中的一个区域里;施加擦除电压给字线34a、34b中的一条及控制栅极36a、36b中的一条,以选择数个单元10中的一个,并使载流子从所选单元10的第一电荷陷获区域里或第二电荷陷获区域中的一个区域里移出;及一连串施加读取电压给其中一条字线及其中一条栅极控制线,以选择数个单元10中的一个,供决定第一位状态及第二位状态。
在第二优选具体实施例里,施加给连接非选择单元10的栅极控制线36a、36b及字线34a、34b的电压相对于连接所选单元10的栅极控制线36a、36b及字线34a、34b的电压为负。更佳地,施加给连接非选择单元10的栅极控制线36a、36b及字线34a、34b的电压小于或等于零伏特。优选地,连接非选择单元10的漏极14的漏极位线76b浮动。因此,抑制了可能造成读取选择单元10内容时发生错误的漏电流大小。
本领域的技术人员了解,编程、擦除及读取存储器单元10不限于图5所示的特定电压值,因为这些电压值将随单元10的大小及制造存储器单元10所用的材料而定。
如本说明书所揭露,本发明为一种操作存储器单元的方法,其提供独立编程、擦除及读取储存于存储器单元10内的第一位及第二位的方法,使得第二位效应及阵列效应降低。
虽然本发明已参照优选实施例加以描述,应该理解的是,本发明不限于其详细描述的内容。替换方式及修改样式已于先前描述中所建议,并且其他替换方式及修改样式是本领域的技术人员可以想到的。特别是,根据本发明的结构与方法,所有具有实质上相同于本发明的构件结合而达成与本发明实质上相同结果的皆不脱离本发明的精神范畴。因此,所有这些替换方式及修改样式旨在落入本发明所附的权利要求及其等价物所界定的范畴中。
Claims (20)
1、一种改变及读取存储器单元内容的方法,该存储器单元包括位于衬底内的漏极、源极及在两者之间的沟道,覆盖该沟道的第一电荷陷获区域及第二电荷陷获区域,及分别靠近该第一电荷陷获区域及该第二电荷陷获区域的第一控制栅极及第二控制栅极,该单元分布储存第一位与第二位,该第一位由陷获于该第一电荷陷获区域内的电荷存在与否表示,该第二位由被陷获于该第二电荷陷获区域内的电荷存在与否表示,该方法包括:
施加编程电压给该第一控制栅极与该第二控制栅极,以使载流子被注入及陷获于该第一电荷陷获区域内或该第二电荷陷获区域内,其中被陷获的该载流子表示该第一位或该第二位各自的编程状态;
施加擦除电压给该第一控制栅极及给该第二控制栅极,使被陷获的该载流子从该第一电荷陷获区域及/或该第二电荷陷获区域移出,在该第一电荷陷获区域及/或第二电荷陷获区域没有被陷获载流子表示该第一位或该第二位各自的擦除状态;以及
施加一系列的读取电压给该第一控制栅极及该第二控制栅极,以决定该第一位的状态及该第二位的状态。
2、如权利要求1所述的方法,其中如果该第一位欲被编程,则该施加编程电压的步骤包括:
决定该第一位的状态;
如果该第一位是擦除状态,则决定该第二位的状态;以及
施加编程电压给该第一栅极及该第二栅极。
3、如权利要求1所述的方法,其中如果该第一位及该第二位欲同时被编程,则该施加编程电压的步骤包括:
施加擦除电压给该第一栅极及该第二栅极;及
施加编程电压给该第一栅极及该第二栅极。
4、如权利要求1所述的方法,其中该单元的特征在于第一门限电压对应于该第一位及/或该第二位的该擦除状态,且第二门限电压对应于该第一位及/或该第二位的被编程状态,且其中如果该第一位欲被编程,则该施加编程电压给该第一栅极及该第二栅极的步骤包括施加大于该第一门限电压的该编程电压给该第一栅极;及若该第二位为被擦除状态,则施加大于该第一门限电压的该编程电压给该第二栅极,若该第二位为被编程状态,则施加大于该第二门限电压的该编程电压给该第二栅极。
5、如权利要求4所述的方法,还包括施加电压给该漏极,其中该漏极的电压值相对于施加给该源极的电压为正,而相对于施加给该第一栅极的电压为负。
6、如权利要求1所述的方法,其中若该第一位及该第二位同时欲被擦除时,该施加擦除电压的步骤包括同时施加电压给该第一栅极及该第二栅极,其中该电压值相对于施加给该源极及该漏极的电压足够为负,以造成FN隧穿效应。
7、如权利要求1所述的方法,其中若仅该第一位欲被擦除时,该施加擦除电压的步骤包括施加电压给该第二栅极,其中该电压值相对于施加给该第一栅极的电压为正,相对于施加给该漏极的电压为负。
8、如权利要求1所述的方法,其中该第一栅极及该第二栅极均有特征在于该第一门限电压对应于该擦除状态,该第二门限电压对应于该编程状态,且其中该施加一系列读取电压的步骤包括:
(i)施加大于该第一临界电压值但小于该第二临界电压值的第一电压给该第一栅极及该第二栅极;
(ii)如果该源极及该漏极之间的电流没有在该步骤(i)被检测到,则施加该第一电压给该第一栅极,施加大于该第二临界电压值的第二电压给该第二栅极;及
(iii)如果该源极及该漏极之间的电流没有在步骤(ii)被检测到,则施加该第一电压给该第二栅极,及施加该第二电压给该第一栅极。
9、如权利要求8所述的方法,还包括如果步骤(i)或步骤(iii)里检测到大于预定值的电流,则决定该第一位将为擦除状态。
10、如权利要求8所述的方法,还包括如果步骤(i)或步骤(ii)里检测到大于预定值的电流,则决定该第二位将为擦除状态。
11、一种改变及读取存储器内容的方法,该存储器包括多行、列的存储器单元,每个存储器单元包括位于衬底内的漏极,源极以及在两者之间的沟道,覆盖该沟道的第一电荷陷获区域及第二电荷陷获区域,及分别靠近该第一电荷陷获区域及该第二电荷陷获区域的第一控制栅极及第二控制栅极,该单元各自储存第一位与第二位,该第一位由陷获于该第一电荷陷获区域内的电荷存在与否表示,该第二位由被陷获于该第二电荷陷获区域内的电荷存在与否表示,该方法包括:
施加编程电压给多条字线中的一条及多条栅极控制线中的一条,以选择数个单元中的一个,并使载流子注入及被陷获在该所选单元的该第一电荷陷获区域里或该第二电荷陷获区域中的一个区域里,被陷获的该载流子表示该第一位或该第二位各自的编程状态;
施加擦除电压给多条字线中的一条及多条控制栅极中的一条,以选择数个单元中的一个,并使载流子从该所选单元的该第一电荷陷获区域里或该第二电荷陷获区域中的一个区域里移出,在该第一电荷陷获区域及/或第二电荷陷获区域没有被陷获载流子表示该第一位或该第二位各自的擦除状态;及
连续施加一系列的读取电压给其中一条字线及其中一条栅极控制线,以选择数个单元中的一个,供决定该第一位的状态及该第二位的状态。
12、如权利要求11所述的方法,其中如果该第一位欲被编程,则该施加编程电压的步骤包括:
决定该第一位的状态;
如果该第一位是擦除状态,则决定该第二位的状态;以及
施加编程电压给其中一条字线及其中一条栅极控制线。
13、如权利要求11所述的方法,其中如果该第一位及该第二位欲同时被编程,则该施加编程电压的步骤包括:
施加擦除电压给该第一栅极及给该第二栅极;及
施加编程电压给其中一条字线及其中一条栅极控制线。
14、如权利要求11所述的方法,其中该单元的特征在于第一门限电压对应于该第一位及/或该第二位的该擦除状态,且第二门限电压对应于该第一位及/或该第二位的该编程状态,且其中如果该第一位欲被编程,则该施加该编程电压给其中一条字线及其中一条栅极控制线的步骤包括施加大于该第一门限电压的该编程电压给该其中一条栅极控制线;及若该第二位为擦除状态,则施加大于该第一门限电压的该编程电压给该其中一条字线,若该第二位为编程状态,施加大于该第二门限电压的该编程电压给其中一条字线。
15、如权利要求14所述的方法,还包括施加电压给连接该所选单元的漏极位线,其中该漏极线的电压值相对于施加给该源极位的电压为正,而相对于施加给其中一条栅极控制线的电压为负。
16、如权利要求11所述的方法,其中若该第一位及该第二位同时欲被擦除时,该施加擦除电压的步骤包括同时施加电压给该其中一条字线及该其中一条栅极控制线,其中该电压值相对于施加给连接该所选单元的源极位线及给连接该所选单元的漏极位线的电压足够为负,以造成FN隧穿效应。
17、如权利要求11所述的方法,其中若仅该第一位欲被擦除时,该施加擦除电压的步骤包括施加电压给该其中一条字线,其中该电压值相对于施加给该其中一条栅极控制线的电压为正,相对于施加连接该所选单元的漏极位线的电压为负。
18、如权利要求11所述的方法,其中该第一栅极及该第二栅极均有特征在于该第一门限电压对应于该擦除状态,该第二门限电压对应于该编程状态,且其中该施加一系列读取电压的步骤包括:
(i)施加大于该第一临界电压值但小于该第二临界电压值的第一电压给该其中一条字线及其中一条栅极控制线;
(ii)如果该源极及该漏极之间的电流没有在该步骤(i)被检测到,则施加该第一电压给该其中一条栅极控制线,施加大于该第二临界电压值的第二电压给该其中一条字线;以及
(iii)如果该源极及该漏极之间的电流没有在步骤(ii)被检测到,则施加该第一电压给该其中一条字线,及施加该第二电压给该其中一条栅极控制线。
19、如权利要求18所述的方法,还包括如果步骤(i)或步骤(iii)里检测到大于预定值的电流,则决定该第一位为擦除状态。
20、如权利要求18所述的方法,还包括如果步骤(i)或步骤(ii)里检测到大于预定值的电流,则决定该第二位为擦除状态。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/234,983 US7130221B1 (en) | 2005-09-26 | 2005-09-26 | Dual gate multi-bit semiconductor memory |
US11/234,983 | 2005-09-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1941201A true CN1941201A (zh) | 2007-04-04 |
CN100481265C CN100481265C (zh) | 2009-04-22 |
Family
ID=37189265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006101084654A Expired - Fee Related CN100481265C (zh) | 2005-09-26 | 2006-08-04 | 改变及读取存储器单元内容的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7130221B1 (zh) |
CN (1) | CN100481265C (zh) |
TW (1) | TWI286760B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811055A (zh) * | 2014-03-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元的操作方法 |
CN105336372A (zh) * | 2014-05-29 | 2016-02-17 | 展讯通信(上海)有限公司 | Rom存储单元、存储阵列、存储器及读取方法 |
CN105448342A (zh) * | 2014-05-29 | 2016-03-30 | 展讯通信(上海)有限公司 | Rom存储单元、存储阵列、存储器及读取方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7224619B2 (en) * | 2005-09-09 | 2007-05-29 | Macronix International Co., Ltd. | Method and apparatus for protection from over-erasing nonvolatile memory cells |
JP5164520B2 (ja) * | 2007-10-19 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体メモリ及びデータプログラム/消去方法 |
TWI401688B (zh) * | 2009-03-31 | 2013-07-11 | Macronix Int Co Ltd | 記憶體裝置及操作記憶體的方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6133098A (en) * | 1999-05-17 | 2000-10-17 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic flash memory |
TW586154B (en) | 2001-01-05 | 2004-05-01 | Macronix Int Co Ltd | Planarization method for semiconductor device |
JP3820917B2 (ja) * | 2000-06-12 | 2006-09-13 | ソニー株式会社 | 半導体記憶装置およびその動作方法 |
TW490675B (en) | 2000-12-22 | 2002-06-11 | Macronix Int Co Ltd | Control method of multi-stated NROM |
JP3640175B2 (ja) * | 2001-04-13 | 2005-04-20 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置 |
TW506123B (en) | 2001-10-24 | 2002-10-11 | Macronix Int Co Ltd | Multi-level NROM memory cell and its operating method |
TWI242215B (en) | 2002-04-16 | 2005-10-21 | Macronix Int Co Ltd | Nonvolatile memory cell for prevention from second bit effect |
US6649971B1 (en) | 2002-08-28 | 2003-11-18 | Macronix International Co., Ltd. | Nitride read-only memory cell for improving second-bit effect and method for making thereof |
US6590266B1 (en) | 2002-08-28 | 2003-07-08 | Macronix International Co., Ltd. | 2-bit mask ROM device and fabrication method thereof |
US6760257B2 (en) | 2002-08-29 | 2004-07-06 | Macronix International Co., Ltd. | Programming a flash memory cell |
US6888755B2 (en) | 2002-10-28 | 2005-05-03 | Sandisk Corporation | Flash memory cell arrays having dual control gates per memory cell charge storage element |
US6878991B1 (en) * | 2004-01-30 | 2005-04-12 | Micron Technology, Inc. | Vertical device 4F2 EEPROM memory |
-
2005
- 2005-09-26 US US11/234,983 patent/US7130221B1/en active Active
- 2005-11-02 TW TW094138466A patent/TWI286760B/zh active
-
2006
- 2006-08-04 CN CNB2006101084654A patent/CN100481265C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103811055A (zh) * | 2014-03-07 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元的操作方法 |
CN103811055B (zh) * | 2014-03-07 | 2017-03-29 | 上海华虹宏力半导体制造有限公司 | Eeprom存储单元的操作方法 |
CN105336372A (zh) * | 2014-05-29 | 2016-02-17 | 展讯通信(上海)有限公司 | Rom存储单元、存储阵列、存储器及读取方法 |
CN105448342A (zh) * | 2014-05-29 | 2016-03-30 | 展讯通信(上海)有限公司 | Rom存储单元、存储阵列、存储器及读取方法 |
CN105336372B (zh) * | 2014-05-29 | 2020-02-11 | 展讯通信(上海)有限公司 | Rom存储单元、存储阵列、存储器及读取方法 |
CN105448342B (zh) * | 2014-05-29 | 2020-05-05 | 展讯通信(上海)有限公司 | Rom存储单元、存储阵列、存储器及读取方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100481265C (zh) | 2009-04-22 |
TW200719345A (en) | 2007-05-16 |
US7130221B1 (en) | 2006-10-31 |
TWI286760B (en) | 2007-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1808718A (zh) | 存储单元以及电荷陷入层存储单元的阵列的操作方法 | |
CN1160778C (zh) | 利用沟道技术和介质浮栅的每单元8位的非易失性半导体存储器结构 | |
CN1716615A (zh) | 非易失性存储器件及其驱动方法 | |
CN1790717A (zh) | 非挥发性存储单元以及相关操作方法 | |
CN1883046A (zh) | 电荷捕获存储器件以及用于操作和制造该单元的方法 | |
CN1647213A (zh) | 动态参考编程的算法 | |
CN1941201A (zh) | 双栅多位半导体存储器 | |
CN1478281A (zh) | 双位存储器擦除校验方法及系统 | |
CN1650431A (zh) | 非易失性存储器及其制造方法 | |
US7940574B2 (en) | Nonvolatile semiconductor memory and method of driving the same | |
CN1949483A (zh) | 具有嵌壁式浅沟的隔绝结构的半导体制造方法及存储器电路 | |
CN1813311A (zh) | 用于非易失性存储器中的基准晶体管的可变栅偏置 | |
CN1656567A (zh) | 使用预先擦除步骤擦除闪存的方法 | |
CN1665019A (zh) | 操作电可写和可擦除存储单元的方法及用于电存储的存储装置 | |
CN1841754A (zh) | Nor型混合多位非易失性存储器件及其操作方法 | |
CN1993767A (zh) | 快闪存储单元以及编程快闪存储装置的方法 | |
CN1182939A (zh) | 非易失性存储装置 | |
CN101030581A (zh) | Eeprom | |
CN1229811C (zh) | Eeprom使用的单一晶体管存储单元 | |
CN1848438A (zh) | 与非门快闪存储装置的回复方法 | |
CN1116681C (zh) | 快闪存储单元及其制造方法和写入、擦除、读取方法 | |
CN1606166A (zh) | 半导体存储器及其驱动方法 | |
CN1229873C (zh) | 利用分开的介电浮栅的新型易收缩非易失性的半导体存储单元及其制造方法 | |
CN1929030A (zh) | 保护非易失性存储器单元免于过度擦除的方法和装置 | |
CN1714457A (zh) | 氮化硅电荷捕获存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090422 |