TWI286760B - Dual gate multi-bit semiconductor memory - Google Patents

Description

1286760 九、發明說明： 【發明所屬之技術領域】 ^發明係關於-種唯讀記憶體。技言之，本發明係關於一種 +導體讀體及具有二個立㈣_之氮錄唯讀記憶體單 元0 【先前技術】 p習知氮化物唯讀記題單元包括_ P型基板，在p型基板形成 二氧化物/氮化物/氧化物（θΝθ)堆疊層結構，其巾氮化石夕層作為 電子捕捉層。半導體多晶補龍_極結構係戦於氧化石夕/氮 化石夕/氧化料之上。Ν+源極區域及糾錄區域位於基板内間 極結構的兩侧。 1知氮化物唯iw記憶體單元可以儲存二個位元的資料，當負電 荷存在或不存在於雜區域㈣之敝層時，—個位元的資料被 捕捉:而f汲極區域侧邊之捕捉層負電荷存在或不存在時，另一 個位70的資料被捕捉。藉由制當施加適#電壓給閘極、源極及 汲極時’ _於_及祕狀電贿在與方式，以分別讀 取源極及汲極的位元資料。然而’讀取f知氮化物唯讀記情體^ =二個位元的資料中的其中一個位心傳遞於源極與^間之 電机大小可較到倾另-個位元存在與否的轉。此稱為第二 位元效應。第二位元效應的存在會使單元内容的讀取更不可靠。一 時，ΐ了非第&位。元效Λ以外’當氣化物唯讀記憶體單元排列成陣列 可從非k取早兀流出的電流可能影響選取單元内容讀取，此马 響-般稱為_效應。因此’需要—種賴儲存二個位 = 氮化物唯讀記龍單元，且資料之其卜她元存在與否，、並不 會影響資料另-位元_取，_中非選取單元產生可能影響讀 1286760 象 讀 取被選取單元内容可靠性之漏職也不會產生。 【發明内容】 、^舌之，本發明係揭露一種改變及讀取記憶體單元内容之方 法:亥'己憶體單元包括-位於基板内一汲極，一源極及在兩者之 間的通道，覆蓋通道之第—及第二電荷捕捉區域，及分別靠近第 -及第二電荷捕捉區域之第—及第二控制閘極，該單元系各自儲 存第-位元與第二位元，第一位元係由捕捉於第一電荷捕捉區 域内之電荷存在與否表示，第二位元係由被捕捉於第二電荷捕捉 ^域内之電荷存在與否麵。本發明之方法包括下列步驟：施加 程式化電壓給第-控侧極與第二控侧極，贿賴被注射及 捕捉於第-電荷捕捉區域内或第二電荷捕捉區域内，其中被捕捉 之載體係表示第-位元或第二位元之各自之—程式化狀態；施加 ，除電控制閘極及給第二控制閘極，使被捕捉之載體從 弟電射捕捉區域及/或第一電荷捕捉區域移出，在第一電荷捕捉 區域及/或第二電荷捕捉區域沒有被捕捉载體係表示第一位元或第 -位7L之抹除狀態；以及施加連續讀取電壓給第—控細極及給 .第二控制閘極，以決定第一位元狀態及第二位元狀態。 、口 【實施方式】 請參考圖式，其中所有圖式裡相同的元件編號表示相同元 本說明書裡不定冠詞”一，，表示一個或一個以上的數量，救述詞 絲示布林储賴的财〇R猶。f —圖縣根據本發明 佳具體實施例，-種氮化物唯讀非揮發性記憶體單元1〇 (以 為單元10)之剖面圖。單元10包括一基板12，該基板12具: 沒極區域14 (以下稱域極14)及—雜區域16 (以 極）。應瞭解的是，汲極14及源極16僅是為了單元1〇内命名^ 1286760 i · ϊΐϊ，且視施加給單元1G之實際電壓而定，汲極14可以假設 為，、有電子之源極的魏，源極16可以假設具有電子之錄的功 能0 在单10之較佳具體實施例裡，長度約為〇 12叫之通道幻 位於基板12舰極14 _極16之間。較佳地，基板12為一種ρ ΐ材料，而汲極14與源極每個為Ν+區域。然而，基板可以 料」祕14與源極16可以為ρ+區域，並且仍為本發 明之精神範疇。

在f元10之較佳具體實施例裡，包括靠近汲極14之第一部分 收及靠近源極16之第二部分18b的氧化物/氮化物/氧化物(〇N〇) ，荷捕，區域係覆蓋絲14與源極16之間的通道23。電荷捕捉 區域^第-及第二部分18a及18b彼此距離填充介電材料之空間 22。較佳地’空間22的長度約3〇nm。電荷捕捉區域服及勘 的每個部分包括第-氧化石夕介電層部分24a，24b，氮化石夕介電層 部分26^，26b及-第二氧化石夕介電層部分撕，勘。單元ι〇 : 包括-靠近錄14之第-閘極施（G1)及—靠近源極16之第 ^閘，施（G2)。較佳地，第—閘極施與第二閘極施每個覆 蓋電荷捕捉層18a，18b之對應部分。較佳地，第一及第二閑極施， 施，括w多晶石夕部分施，鳩及㈤金屬石夕化物部分仏挪。 單元10係用以健存資料的第一位元（位元丨）及資料的第二 位70 (位=2)，其中第一位元的狀態係由被捕捉於第一電荷捕捉 層18a之氮化矽層24a内的電荷存在與否表示，而第二位元係由 被捕捉於第二電荷捕捉層18b之氮化矽層24b内的電荷存在與否 表示。每^位元可以分別假設成是被程式化狀態，即”〇，，狀態Ϊ或 被抹除狀態，即"Γ狀態。在被抹除狀態裡，分別在源極16或汲極 14附近之氮化層26實質缺乏電荷。在被抹除狀態裡，需要足以誘 發一電流在通道23内產生之第一起始電壓（vtl)。在被程式化狀 1286760 態裡’大量的負電荷被捕捉於靠近汲極14或源極l6之氮化石夕層 26a ’ 26b㈧，因此需要一超過實質大於第一起始電壓之第二電壓 yt2)以誘發-電流在通道23内產生。結果，適當地施加給第一 ，極2〇a，給，一二_ 及給淡極M與源極1δ之電壓係供應程 ，化及抹除單1()之第—位元與第二位纽及供讀取單元内 =之用’以決疋單TO 1Q内之第—及第二位元為被程式 抹除狀態。 請參考第二圖，其係繪示一種包括相鄰並列記憶體單元ι〇之 記憶體元件70的剖面圖。 第三圖係繪示至少-列及至少—行記憶體耕7()之陣列⑽的 電路，一，其中每列的單元1〇咐原極連接源極16，沒極連接汲極 14。每行的每個第一閘極2〇a連接至複數條閘極控制線其中一條， 例如SGI 36a及SG2 36b所示，每列的每個第二閘極連接至字元 線34 ’例如WL1 34a及WL2 34b所示。請參考第三圖，汲極位元 線BD1 76a及汲極線BD2 76b連接每行中每個單元1〇的汲極14, 源極位元線（BS) 78連接每行中每個單元1〇的源極16。如熟習 此項技藝者所熟知，陣列80不限於如第三圖所示之僅包含四個'記 憶體元件70 ’但可以在列向及行向裡利用習知之方法，藉由重複 記憶體元件70形成大小因實際應用而定之記憶體陣列80。 請參考第四圖，其係繪示一種程式化記憶體單元1〇之方法， 其中施加程式化電壓給第一控制閘極2〇a及給第二控制閘極2%， 以使載體注入第一電荷捕捉區域18a或第二電荷捕捉區域18b，其 中捕捉電荷存在於電荷捕捉區域18a ’ 18b内係表示第一位元或^ 二位元的被程式化狀態。較佳地，如第四圖所示，第一位元（第 二位兀）之程式化必須有下列步驟（丨）決定第一位元（第二位元） 之狀，以決定第-位元（第二位元）是否為被程式化狀態或被抹 除狀態（步驟102，104); (2)如果第一位元（第二位元）為被程 1286760 - 式化狀態，則決定第二位元（第一位元）之狀態（步驟106)及（3) 施加預定大小之程式化電壓給第一閘極20a及第二閘極20b(步驟 108)，其中施加給第二閘極2〇b (第一閘極20a)之電壓視第二位 元（弟一位元）之狀態而定。如果第一位元（第二位元）已經被 程式化（步驟104)，則不再對第一位元進一步程式化。 • 較佳地，程式化電壓之大小與第一起始電壓Vtl及第二起始電 壓Vt2有關。當單元10之第一位元（第二位元）欲被程式化時， '大於第一起始電壓之程式化電壓施加給第一閘極20a (第二閘極 20b)。如果第二位元為被抹除狀態，則施加大於第一起始電壓Vtl 藝之程式化電壓給第二閘極20b (第一閘極20b)。如果第二位元為 被程式化狀態，則施加大於第二起始電壓Vt2之程式化電壓給第 二閘極20b (第一閘極20a)。同樣地，當程式化單元1〇之第一位 元（第二位元）時，施加電壓給汲極14 (源極16)，其中汲極η (源極16)的電壓值相對於施加給源極16(汲極14)之電壓為正， 而相對於施加給第一閘極20a (第二閘極20b)之電壓為負。 或者是，在不需要保留第二位元（第一位元）狀態之情況裡， 當程式化第一位元（第二位元），例如資料寫入第一位元及第二位 _ 元一者時’第一位元及第二位元可以在程式化第一位元（第二位 元）之前先行被抹除。結果，如第四b圖所示，程式化第一位元 之步驟包括抹除第一位元及第二位元（步驟110)，然後施加程式 化電壓給第一閘極20a及第二閘極20b (步驟112)。 熱通道電子程式化第一位元及第二位元之較佳電壓範圍如第 五圖所示。請參考第三圖，單元10通常構成陣列80之一部份。 結果，當程式化，抹除及讀取單元10時，必須施加適當電壓給陣 列80裡的其他單元1〇，以避免產生可能造成所要單元1〇錯誤程 式化，讀取或抹除之假漏電流。第五圖同樣也指出程式化，抹除 及頃取單元10時所施加給陣列80之其他單元1〇的較佳電壓。 ί286760 、單元10之較佳實施例裡，帶有電荷之載體從第一電荷捕捉區 域18a及/或第二捕捉區域18b藉由施加抹除電壓方式移動到第一 閘極20a及第二位元20b。第一電荷捕捉區域18a及/或第二捕捉 區域18b裡沒有被捕捉的載體係表示第一位元或第二位元之各自 狀態。在區塊抹除操作裡。當單元1〇之第一位元及第二位元皆被 抹除時，施加抹除電壓的步驟包括施加一電壓給第一閘極2加及 第二閘極2Gb，其巾該f壓值相對於施加給源極及雜的電壓足以 為負，，造成F㈣ler-N〇rdheim穿隧效應。在較佳的具體實施例 裡如弟五圖戶斤示’把力口給第一閘極施與第二問極2此之電壓 為15至25伏特。此外，因為區塊抹除操作正在進行，因此也將 相同電壓施加給被抹除之區塊裡的其他單元1〇。 進订區塊絲之另—方式裡，施加抹除賴給單元Μ以縣 之步驟可糊熱载體穿随技術，藉由施加電壓給第二 3 2=步驟完成，其中第二_施之電壓值相對於施加給 =20a之電壓為正而相對於施加給汲極14之電壓為負。在 較佳具體實施例裡，施加給第一閘極施之電壓為 认、及極之雷厂2加給第二雛施之電壓為大約0伏特，而施加 二抹除電特。同樣地，如果僅第二位元欲被抹除，則 二極加：二閉織之電壓為正而補於施加 之:=。伏特，施加給第二間極-之電 如笛丄^特 加給祕之電壓為+5伏特。 驟包括下讀ί電壓給第一閑極及第二間極之步 壓值之第」電=2= 大於第—臨界電壓值但小於第二臨界電 如果源極16及‘4二=:::二(步驟_ ;⑼ 1的電L/又有在步驟(1)(步驟204)被偵 1286760 * k ’ 測到，則施加大於第一臨界電壓值但小於第二臨界電壓值之第一 電壓給第一閘極20a，施加大於第二臨界電壓值之第二電壓給第二 閘極20b (步驟206);及(iii)如果源極16及汲極14之間的電流沒 有在步驟(ii)(步驟208)被偵測到，則施加大於第一臨界電壓值 但小於第二臨界電壓值之第一電壓給第二閘極20b，及施加大於第 二臨界電壓值之第二電壓給第一閘極20a (步驟210)。最後，藉 由測定在施加大於第一臨界電壓值但小於第二臨界電壓值之第一 電壓給第二閘極20b及施加大於第二臨界電壓值之第二電壓給第 一閘極20a時，源極16及汲極14之間的電流是否沒被測到（步 .驟212) ’來決定第一位元及第二位元之所有狀態。因此，如果步 驟(i)或步驟(iii)裡偵測到大於預定值之電流，則決定第一位元為被 抹除狀態；如果步驟(i)或步驟(ii)裡偵測到大於預定值之電流，則 決定第二位元為被抹除狀態。 如第五圖所示，第一電壓之較佳值為2.5伏特，第二電壓之較 佳值為6.5伏特。較佳地，施加1.6伏特之電壓給源極及〇伏特給 沒極。然而，施加給源極及汲極之電壓可以相反，除了源極16及 汲極14之電流方向不同以外，讀取操作皆相同。 _ 本發明之第^一較佳具體實施例包括一種改變及讀取記憶體元 件陣列80内容之方法。方法包括下列步驟：施加程式化電壓給字 元線34a，34b其中一條及閘極控制線36a，36b其中一條，以選 擇數個單元10其中一個，並使載體注入及被捕捉在所選單元1〇 之第一電荷捕捉區域裡或第二電荷捕捉區域其中一個區域裡；施 加抹除電壓給字元線34a，34b其中一條及控制閘極36a，36b其 中一條，以選擇數個單元10其中一個，並使載體從所選單元 之第一電荷捕捉區域裡或第二電荷捕捉區域其中一個區域裡移 出；及一連串施加讀取電壓給其中一條字元線及其中一條閘極控 制線，以選擇數個單元10其中一個，供決定第一位元狀態及第二 11 1286760 i 秦 • 位元狀態。 在第二較佳具體實施例裡，施加給連接非選擇單元10之閘極 控制線36a，36b及字元線34a，34b的電壓相對於連接所選單元 10之閘極控制線36a，36b及字元線34a，34b的電壓為負。更佳 地，施加給連接非選擇單元1〇之閘極控制線36a，36b及字元線 34a ’ 34b的電壓小於或等於零伏特。較佳地，連接非選擇單元 之汲極14的汲極位元線76b呈浮置。因此，抑制了可能造成讀取 選擇單元10内容時發生錯誤的漏電流大小。 熟習技藝者將瞭解，程式化，抹除及讀取記憶體單元1〇不限 於第五圖所示之特定電壓值，因為這些電壓值將隨單元1〇大小及 製造記憶體單元10所用之材料而定。 、如本說明書所揭露者，本發明係為一種操作記憶體單元之方 法，其提供獨立程式化，抹除及讀取儲存於記憶體單元1〇内之第 一位元及第一位元，使得第二位元效應及陣列效應降低 雖然本發明係已參照較佳實施例來加以描述，將為吾人 所瞭解的是，本發明創作並未受限於其詳細描述内容。替 換方式及修改樣式係已於先前描述中所建議，並且其他替 鲁，方式及修改樣式將為熟習此項技藝之人士所思及。特別 疋，根據本發明之結構與方法，所有具有實質上相同於本 發明之構件結合而達成與本發明實質上相同結果者皆不脫 ，本發明之精神。此，所有此⑽換方式及修改樣 式係意欲落在本發明於隨附申請專利範圍及其均等物所界 定的範疇之中。 【圖式簡單說明】 第-圖係緣7F根據本發明較佳具體實施例，一種記憶體單元之 剖面圖； 12 1286760 件的種含有$—圖飾之記憶體單元的記憶體元 的電鱗7F"""種具複數個第二圖所示之記憶體元件的陣列 第四A圖及第四b圖係繪示一豨 一 方法的流糊； 日丁種私航㈣早兀之另-種 f五圖，為程式化、抹除及讀取記憶體單元内容之電壓表；及 第六圖讀取記憶體單元内容之方法的流程圖。 【主要元件符號說明】 10 非揮發性記憶體單元 12 基板 14 〉及極區域 16 源極區域 18a 第一部分 18b 第二部分 20a 第一閘極（G1) 20b 弟—間極（G2 ) 22 空間 23 通道 24a，24b第一氧化石夕介電層部分 26 氮化層 26a，26b氮化矽介電層部分 28a ’ 28b第一氧化碎介電層部分 30a ’ 30b多晶碎部分 32a ’ 32b金屬石夕化物部分 13 1286760 (Vtl) 第一電壓 (Vt2) 第二電壓 70 記憶體元件 80 陣列 36a及36b閘極控制線SGI、SG2 34 字元線 34a，34b字元線 76a，76b汲極位元線BD1 76b 汲極線BD2 | 78 源極位元線（BS)

14

Claims (1)

1286760 " 十、申請專利範圍： 1· 一種改變及讀取一記憶體單元内容之方法，該記憶體單元包括 位於基板内一汲極，一源極及在兩者之間的一通道，覆蓋該通 道之一第一電荷捕捉區域及一第二電荷捕捉區域，及分別靠近 該第一電荷捕捉區域及該第二電荷捕捉區域之一第一控制閘極 及一第二控制閘極，該單元係各自儲存一第一位元與一第二位 元，該第一位元係由捕捉於該第一電荷捕捉區域内之電荷存在 與否表示，該第二位元係由被捕捉於該第二電荷捕捉區域内之 I 電荷存在與否表示，該方法包括： 施加程式化電壓給該第一控制閘極與該第二控制閘極，以使載 體被注射及捕捉於該第一電荷捕捉區域内或該第二電荷捕捉區 域内，其中被捕捉之該載體係表示該第一位元或該第二位元各 自之一程式化狀態； 施加抹除電壓給該第一控制閘極及給該第二控制閘極，使 被捕捉之該載體從該第一電荷捕捉區域及/或該第二電荷捕捉 區域移出，在該第一電荷捕捉區域及/或第二電荷捕捉區域沒有 被捕捉載體係表示該第一位元或該第二位元各自之一抹除狀 ί 態；以及 施加一系列的讀取電壓給該第一控制閘極及該第二控制閘 極，以決定該第一位元的狀態及該第二位元的狀態。 2·如申請專利範圍第1項之方法，其中如果該第一位元欲被程式 化，則該施加程式化電壓的步驟包括： 決定該第一位元之狀態； 如果該第一位元是抹除狀態，則決定該第二位元之狀態； 以及 15 1286760 參 、> 施加程式化電壓給該第一閘極及給該第二閘極。 3·如申請專利範圍第1項之方法’其中如果該第一位元及該第一 位元欲同時被程式化，則該施加程式化電壓之步驛包括·· 施加抹除電壓給該第一閘極及給該第二閘極；及 施加程式化電壓給該第一閘極及給該第二閘極。 - 4·如申請專利範圍第1項之方法，其中該單元的特徵在於一第一 起始電壓對應於該第一位元及/或該第二位元之該抹除狀熊，且 • 一第二起始電壓對應於該第一位元及/或該第二位元之;J程式 化狀態，且其中如果該第一位元欲被程式化，則該施加程式化 電壓給該第一閘極及該第二閘極的步驟包括施加大於該第一起 始電壓之該程式化電壓給該第一閘極；及若該第二位元為被抹 除狀態，則施加大於該第一起始電壓之該程式化電壓給該第二 閘極，若該第二位元為被程式化狀態，則施加大於該第二起始 電壓之該程式化電壓給該第二閘極。 5·如申明專利Ιϋ圍f 4項之方法，更包括施加一電壓給該没極， 其中該汲極的電壓值相對於施加給該源極之電壓為正，而相對 於施加給該第一閘極之電壓為負。 6·如二if利1巳圍第1項之方法，其中若該第一位元及該第二位 欲被抹除時’該施加—抹除電壓的步驟包括同時施加一 該第—閘極及該第二_，其中該《值相對於施加給 糊汲極的電壓足夠為負，以造成油偏heim穿隧 16 1286760 •如申請專利範圍第1項之方法，其中若僅該第一位元欲被抹除 時’該施加一抹除電壓的步驟包括施加一電壓給該第二閘極， 其中該電壓值相對於施加給該第一閘極為正，相對於施加給該 汲極的電壓為負。 8.如申請專利範圍第1項之方法，其中該第一閘極及該第二閘極 均有特徵在於該第一起始電壓對應於該抹除狀態，該第二起始 電壓對應於该程式化狀態，且其中該施加一系列讀取電壓的步 驟包括： (I) 施加一大於該第一臨界電壓值但小於該第二臨界電壓值 之一第一電壓給該第一閘極及該第二閘極； (II) 如果該源極及該汲極之間的一電流沒有在該步驟①被 偵測到，則施加該第一電壓給該第一閘極，施加一大於該第二 臨界電壓值之一第二電壓給該第二閘極；及 (III) 如果該源極及該汲極之間的一電流沒有在步驟(ii)被偵 測到，則施加該第一電壓給該第二閘極，及施加該第二電壓給 該第一閘極。 9·如申請專利範圍第8項之方法，更包括決定該第—位元將為抹 除狀態，如果步驟⑴或步驟(iii)裡偵測到大於一預定值之一電 流。 10·如申請專利範圍第8項之方法，更包括決定該第二位元將為抹 除狀態，如果步驟(i)或步驟(ii)裡偵測到大於一預定值之一電流。 11·一種改變及讀取一記億體内容之方法，該記憶體包括複數行、 列之記憶體單元，每個記憶體單元包括位於基板内一汲極，一 17 1286760 0 ， 源極以及在兩者之間的一通道，覆蓋該通道之一第一電荷捕捉 區域及-第二電荷捕捉區域，及分別#近該第—電荷捕捉區域 及第二電荷捕捉區域之一第一控制閘極及一第二控制閘極， 該單兀係各自儲存一第一位元與一第二位元，該第一位元係由 捕捉於該第一電荷捕捉區域内之電荷存在與否表示，該第二位 元係由被捕捉於該第二電荷捕捉區域内之電荷存在與否表示， 該方法包括： ^ 卜 施加程式化電壓給複數條字元線其中一條及複數條閘極控 制線其中一條，以選擇數個單元其中一個，並使載體注入及被 捕捉在該所選單元之該第一電荷捕捉區域裡或該第二電荷捕捉 區域其中一個區域裡，被捕捉之該載體係表示該第一位元或該 第二位元各自之一程式化狀態； 施加抹除電壓給複數條字元線其中一條及複數條控制閘極 其中一條，以選擇數個單元其中一個，並使載體從該所選單元 之該第一電荷捕捉區域裡或該第二電荷捕捉區域其中一個區域 裡移出，在該第一電荷捕捉區域及/或第二電荷捕捉區域沒有被 捕捉載體係表不该弟一位元或該第二位元各自之一抹除狀態； 連續一系列的讀取電壓給其中一條字元線及其中一條閘極 控制線，以選擇數個單元其中一個，供決定該第一位元的狀態 及該第二位元之的狀態。 〜 12·如申請專利範圍第u項之方法，其中如果該第一位元欲被程式 化，則該施加程式化電壓的步驟包括： 決定該第一位元之狀態； 如果$亥第一位元疋抹除狀態’則決定該第二位元之狀離、； 以及 心， 18 1286760 線 施加程式化雜給其中—條字元線及其中―條閘極控制 13.如申請專利範_ u項之方法，其中如果該第—位 位7G欲同時雜式化’職施加程式化電壓之步驟包括^ 一 施加抹除電壓給該第一閘極及給該第二閘極.及. 線 施加程式化電壓給其中—條字元線及其中-條閘極控制 利範圍第11項之方法’其中該單元的特薇在於-第-於該第—位核/或該第二位元之該抹除狀離且 一弟:"起始電壓對應於該第—位元及/或該第二位元之該程式 化狀態’且其中如果該第一位元欲被程式化，則該施加 中:Γ元線及其中一條閘極控制線的步驟二 Γίίίϊ，之該程式化電壓給該其中-條閉極控制 線二及=該红位元為抹除狀態，職加Α於該第—起始 ’把加大於該第二起始電壓之雜式化麵給其中一條字 S程ίίΐΐίΐ其中—條字元線，^該第二位元為程式化 元線 第:^方法，更_加—電壓給連接該所 財觀極軸龍__加給該 縣為負。’，、、’而相對於施加給射—條_控制線之 16.如申請專利範圍第u項之方法， 元同時欲被抹除時，該施加—抹除電壓‘驟包二時^^ 19 1286760 * * ’ f賴中―條字元線及該其中—條閘極控制線，其中該電 =相對魏加給連猶_料之雜㈣軌給連接該所 ，早疋之錄位元線的電壓.為負，以造成FGwlei>_N〇rdheim 穿隧效應。 —17^申稱利城第11項之方法，其中若僅該第-位元欲被抹除 ’該施加—抹除電壓的步驟包括施加-電壓給該其中-條字 瓜線’其巾該電壓值相對於施加給該其巾—條閘極控制線為 鲁正，減於施加連接該所選單元之汲極位元線的電壓為負。 18·如申清專利範圍第i!項之方法，其中該第一閘極及該第二閘極 财雜在-絲賴職霞抹除狀態 ，該第二起始 電壓對應於該程式化狀態，且其中該施加一系列讀取電壓的步 驟包括： ①施加一大於該第一臨界電壓值但小於該第二臨界電壓值 之-第-電壓給該其中-條字元線及其中—條閘極控制線； (η)如果該源極及該汲極之間的一電流沒有在該步驟①被偵 • 測到，則施加該第一電壓給該其中一條閘極控制線，施加一大 於該第二臨界電壓值之一第二電壓給該其中一條字元線；及 (ill)如果該源極及該汲極之間的一電流沒有在步驟(ii)被偵 測到，則施加該第一電壓給該其中一條字元線，及施加該第二 電壓給該其中一條閘極控制線。 19. 如f請專利範圍第18項之方法，更包括決定該第一位元為抹除 狀態’如果步驟(i)或步驟(iii)裡偵測到大於一預定值之一電流。 20. 如申請專利範圍第18項之方法，更包括決定該第二位元為抹除 20 1286760 • 命 . 除狀態，如果步驟⑴或步驟(ii)裡偵測到大於一預定值之一電流。

21