CN1949483A - 具有嵌壁式浅沟的隔绝结构的半导体制造方法及存储器电路 - Google Patents

具有嵌壁式浅沟的隔绝结构的半导体制造方法及存储器电路 Download PDF

Info

Publication number
CN1949483A
CN1949483A CNA2006100085113A CN200610008511A CN1949483A CN 1949483 A CN1949483 A CN 1949483A CN A2006100085113 A CNA2006100085113 A CN A2006100085113A CN 200610008511 A CN200610008511 A CN 200610008511A CN 1949483 A CN1949483 A CN 1949483A
Authority
CN
China
Prior art keywords
structures
ditches
isolation
irrigation canals
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100085113A
Other languages
English (en)
Other versions
CN100578759C (zh
Inventor
叶致锴
蔡文哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1949483A publication Critical patent/CN1949483A/zh
Application granted granted Critical
Publication of CN100578759C publication Critical patent/CN100578759C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

在一些实施例中，提供一种存储器集成电路。存储器集成电路具有不同的具有浅沟的隔绝结构于存储器集成电路的存储器电路及存储器集成电路的控制电路之中。隔绝介电结构是以不同的程度填充具有浅沟的隔绝结构的沟渠。在一些实施例中，提供一种存储器集成电路。存储器集成电路具有存储器电路，存储器电路具有浅沟的隔绝结构及中间区域。存储器电路提供一信道，信道介于邻近的非挥发性存储器装置之间，用以提供数个具有不同方向的电流组件。在一些实施例中，是形成具有嵌壁式浅沟的隔绝结构。

Description

具有嵌壁式浅沟的隔绝结构的半导体制造方法及存储器电路
技术领域
本发明有关一种电子可编程且可抹除的非挥发性存储器，且特别是有关一种具有嵌壁式浅沟的隔绝结构的非挥发性存储器。
背景技术
以电荷储存结构为基础的电子可编程且可抹除的非挥发性存储器的技术已被作为各种不同的现代应用，其中电荷储存结构例如熟知的EEPROM及闪存(flashmemory)。数个存储胞结构可以被使用为EEPROM及闪存。当集成电路的整体尺寸缩小时，存储胞的尺寸也会缩小，连同通道宽度也会跟着缩小。如此装置等级将会减少读取电流的大小。减少读取电流的后果将会造成存取时间的递减，其中存取时间更为存储器的临界性能参数。
因此，如何研发一能够减少非挥发性存储器在尺寸等级缩小时所引发的效能递减现象的非挥发性存储胞，是一必须解决的问题。
发明内容
于不同实施例中包括一存储器集成电路，该存储器集成电路具有不同的具有浅沟的隔绝结构。第一种具有浅沟的隔绝结构是设置于一存储器集成电路的存储器电路中，第一种具有浅沟的隔绝结构还具有不完全填充隔绝介电结构的沟渠。
第二种具有浅沟的隔绝结构是设置于存储器集成电路的控制电路中，第二种具有浅沟的隔绝结构还具有相较于第一种具有浅沟的隔绝结构更完全填充隔绝介电结构的沟渠。隔绝介电结构填充沟渠的不同程度是变化于不同的实施例。例如在一实施例中，隔绝介电结构完全填充沟渠。在另一例子中，隔绝介电结构是以另一深度范围填充沟渠，深度为沟渠上边缘至隔绝介电结构的深度。本实施例的深度范围的平均值是比第一种具有浅沟的隔绝结构来的浅。第二种具有浅沟的隔绝结构的另一例子中，一些隔绝介电结构完全填充沟渠，而另一些隔绝介电结构是以另一深度范围填充沟渠，深度为沟渠上边缘至隔绝介电结构的深度。
在一些实施例中，存储器电路具有非挥发性存储器结构，是至少部分填充存储器电路沟渠。例如电荷储存结构、栅极电压源、介于电荷储存结构的介电结构及介于电荷储存结构的基板区域。不同的实施例具有不同的非挥发性存储器组织，例如虚拟接地阵列(virtual ground arrays)、NOR型阵列、NAND型阵列及非挥发性存储胞串行。
在一些实施例中，存储器电路包括非挥发性存储器结构，用以形成非挥发性存储器装置。控制电路测量一电流组件。电流组件是流动于基板区域之间及一电流终端，电流终端设置于存储器装置中，用以读取存储器装置的数据。例如，控制电路包括一能带-能带电流组件于存储器装置中，用以读取存储器装置的数据。
在不同的实施例，一存储器电路包括具有浅沟的隔绝结构及中间区域的存储器电路，中间区域是介于存储器电路沟渠之间。具有浅沟的隔绝结构及中间区域皆沿着基板的方向设置。具有浅沟的隔绝结构的隔绝介电结构是不完全填充沟渠。介于存储器电路之间的中间区域具有非挥发性存储器结构。
存储器电路提供一介于邻近非挥发性存储器装置之间的信道，用以分享介于具有浅沟的隔绝结构之间的一般中间区域。信道提供具有不同方向的数个电流组件。一电流组件具有从一连接一具有浅沟的隔绝结构的一沟渠至一般中间区域的方向。另一电流组件具有从一般中间区域表面至具有浅沟的隔绝结构的方向。由于信道提供具有浅沟的隔绝结构方向的外加电流组件，较大的电流通过此存储器集成电路所提供。因此补偿递减的特征大小以及对应的递减电流的递减效应。
非挥发性存储器结构可为非挥发性存储器串行，例如是沿着基板的一般方向。并且以具有浅沟的隔绝结构的方向及介于存储器电路沟渠之间的中间区域的方向。
在某些实施例中，控制电路耦接于存储器电路。在一实施例中，控制电路中邻近的控制组件具有单一的电流组件方向。在某些实施例中，控制电路测量介于基板区域及存储器装置电流终端之间流动的电流组件，用以读取存储器装置的数据。例如控制电路包括一存储器装置中能带-能带电流组件，用以读取存储器装置的数据。
不同的实施例中，具有浅沟的隔绝结构的半导体制造程序描述于此。具有浅沟的隔绝结构是形成于晶片上不同的区域，例如是晶片上对应于存储器装置的区域及晶片上对应于控制电路的区域。
具有浅沟的隔绝结构是形成于晶片上对应存储器装置的区域上。首先形成具有浅沟的隔绝结构的沟渠。接着，沉积隔绝介电结构于沟渠内及介于沟渠之间的中间区域上。移除隔绝介电结构，直到至少覆盖中间区域的隔绝介电结构被移除。然后，至少部分移除沟渠内的隔绝介电结构，沟渠位于晶片上对应于存储器装置的区域。该方法还可以应用于补份的中间区域。
具有浅沟的隔绝结构是同样地形成于晶片上对应于控制电路的区域上。使得形成于晶片上对应于存储器装置及对应于控制电路的具有浅沟的隔绝结构不同。例如是在移除隔绝介电结构直到至少覆盖中间区域的隔绝介电结构被移除的步骤后，沟渠内的隔绝介电结构未被移除。
在某些实施例的方法包括形成非挥发性存储器装置，例如是非挥发性存储器装置串行。
在某些实施例中，具有浅沟的隔绝结构的沟渠的上边缘为锐利的或圆滑的，借此释放薄膜上的应力。
为让本发明的上述目的、特点和优点能更明显易懂，下文特举较佳实施例，并配合附图进行详细说明如下：
附图说明
图1A至图1H绘示是依照本发明的较佳实施例的具有嵌壁式浅沟的隔绝结构的制造流程图。
图2绘示具有嵌壁式浅沟的隔绝结构的截面示意图，其中具有嵌壁式浅沟的隔绝结构提供一含有一方向的电流的电流通道。
图3绘示具有嵌壁式浅沟的隔绝结构的截面示意图，其中具有嵌壁式浅沟的隔绝结构提供一含有多方向的电流的电流通道。
图4绘示具有单一方向与多方向电流的电流通道的具有嵌壁式浅沟的隔绝结构的电压-电流曲线比较示意图。
图5至图7绘示具有多方向电流的电流通道的具有嵌壁式浅沟的隔绝结构的截面示意图。
图8绘示另一抹除动作执行于存储器阵列的电荷储存存储胞阵列的示意图。
图9绘示一程序化动作执行于一部份的选择的存储胞阵列的电荷储存存储胞阵列的示意图。
图10绘示一程序化动作执行于另一部分的选择的存储胞阵列的电荷储存存储胞阵列的示意图。
图11绘示一读取动作执行于一部份的选择的存储胞阵列的电荷储存存储胞阵列的示意图。
图12绘示一读取动作执行于另一部份的选择的存储胞阵列的电荷储存存储胞阵列的示意图。
图13A绘示一读取动作执行于电荷储存结构的源极的电荷储存存储胞的示意图。
图13B绘示一读取动作执行于对应于漏极的部份的电荷储存结构的电荷储存存储胞的示意图。
图14A至图14C绘示其它具有不同电荷储存结构的非挥发性存储胞的示意图。
图15绘示在同一基板上具有不同具有浅沟的隔绝结构的存储器电路及控制电路的示意图。
图16绘示具有一电荷储存存储胞及控制电路的集成电路示意图。
具体实施方式
请同时参照图1A~1H，其绘示是依照本发明的较佳实施例的具有嵌壁式浅沟的隔绝结构的制作工序剖面图。
如图1A所示，一氮化硅结构(silicon nitride structure)110形成于一基板100上，基板100为一典型的硅(silicon)。氮化硅结构110形成于一衬垫氧化层(pad oxide)上。当大量的晶格不匹配(lattice mismatch)或其它的机械应力产生时，衬垫氧化层用以作为氮化硅结构110及基板100之间的应力缓冲。当以下所述的氧化层形成时，氮化硅结构110是用以作为一扩散阻障层(diffusion barrier)。
如图1B所示，以蚀刻基板100的方式，形成数个沟渠120于硅基板100内。沟渠120是形成于以下的步骤之后：涂布一光阻层于基板的表面，并以一光罩图案化光阻层，光罩是定义具有浅沟的隔绝结构的图案。然后，移除并清洗光阻层。
如图1C所示，填满氧化层130于沟渠120内。氧化层130亦是沉积于沟渠120之间的氮化硅结构110的区域上。氧化层是经由以一化学气相沉积工序(Chemical vapor deposition，CVD)所形成，例如是一高密度等离子沉积工序(high density plasma deposition，HDP)。或者是以一退火法的旋转涂布氧化硅(spin on glass)的方法来形成氧化层。
如图1D所示，隔绝氧化层130的表面是以化学研磨法(chemicalmechanical polishing，CMP)平坦化氧化层所形成。剩余的隔绝氧化层132具有一平滑的表面。这时候，沉积于沟渠120之间区域并位于氮化硅结构110上的氧化层已被移除。平坦化工序对于CVD氧化沉积工序后所留下的不平坦的晶片表面是有用的。可选择的，若采用以退火法的SOG制作工序，则平坦化步骤可以省略。通过超研磨(over-polishing)，氧化层的表面高度可减至氮化硅结构110的表面高度，氧化层可通过调整CMP时间或全性手段(overall recipe)而被控制或移除。
如图1E所示，作为扩散阻障层的氮化硅结构110在氧化层形成的过程中已被移除。同时，衬垫氧化层也被移除。
如图1F所示，在沟渠120中的部分氧化层被移除。剩下的氧化层134凹陷于沟渠120内。湿蚀刻或干蚀刻皆可被使用。从沟渠120的上边缘(top edge)至氧化层的深度约5nm至200nm。较佳地是以50nm为例作说明。适当的深度可利用源极及漏极的接合深度(junction depth)来指定。
如图1G所示，形成非挥发性存储器结构140。非挥发性存储器结构140包括电荷储存结构及氧化结构。
如图1H所示，形成字符线150。字符线150是由多晶硅或金属硅化合物所形成。
图2绘示具有嵌壁式浅沟的隔绝结构的截面示意图，其中具有嵌壁式浅沟的隔绝结构提供一含有一方向的电流的电流通道。此种具有浅沟的隔绝结构是用于对应于控制电路的晶片上的区域。箭号200绘示位于邻近组件之间的电流信道内的电流方向。此电流方向是由两个具有浅沟的隔绝结构之间的中间区域表面所定义。
图3绘示具有嵌壁式浅沟的隔绝结构的截面示意图，其中具有嵌壁式浅沟的隔绝结构提供一含有多方向的电流的电流通道。此种具有浅沟的隔绝结构用于对应于控制电路的晶片上的区域。箭号300绘示位于邻近组件之间的电流信道内的电流的方向。相较于图2，此结构增加了一外加的电流方向，是以具有浅沟的隔绝结构的邻接沟渠120所定义。在两区域之间的中间区域被布植为n+或p+重掺杂后，整个中间区域可提供一逆转动作。一个相对接近的距离是介于部分的中间区域及字符线之间，中间区域可提供沿着增加的方向的逆转动作，字符线是可提供一栅极电压。对照图2所示，字符线相对远于中间区域，中间区域可提供沿着任何增加的方向的逆转动作。
图4绘示具有单一方向与多方向电流的电流通道的具有嵌壁式浅沟的隔绝结构的电压-电流曲线比较示意图。曲线420对应于具有单一方向电流的电流通道的具有嵌壁式浅沟的隔绝结构，如图2所示。曲线430对应于具有单一方向电流的电流通道的具有嵌壁式浅沟的隔绝结构，如图3所示。由于曲线430增加了电流方向，当给定一栅极电压Vg时，曲线430的漏极电流Id大于曲线420的漏极电流Id。根据额外产生的电流，增加的电流方向形成一有效地较大通道宽度。曲线的斜率是由栅极的电场所计算而得。
图5至图7绘示具有多方向电流的电流通道的具有嵌壁式浅沟的隔绝结构的截面示意图。在图5中，具有浅沟的隔绝结构的沟渠120的上边缘是锐利的。在图6中，具有浅沟的隔绝结构的沟渠120的上边缘是斜角的。在图7中，具有浅沟的隔绝结构的沟渠120的上边缘是圆滑的。选择性的图案是以轻微蚀刻(slight etching)所形成，即边角的蚀刻速度比平面的蚀刻速度快。也可利用离子轰炸(ion bombardment)的方式轰炸并移除边角。在氧化物形成于内壁的步骤后，可以等向性蚀刻(isotropic etch)的方式实现圆滑边角。
图8～12绘示非挥发性存储胞串行的存储器运作示意图。图8～12中所绘示的非挥发性存储胞串行是以具有嵌壁式浅沟的隔绝结构所形成。实际上非挥发性存储胞串行是形成于具有浅沟的隔绝结构之间的中间区域上。由于此串行是由具有嵌壁式浅沟的隔绝结构所形成，因此介于在相同串行的两相邻的非挥发性存储胞之间的信道提供具有多方向的电流。
在图8中，一存储胞阵列已被抹除，其中每一存储胞串行包括N个存储胞结合成串。基板电压802为-10V。存储胞的字符线820、830、840、850、860、870及880被抹除，且其电压值为10V。字符线的通行晶体管810及890的电压值为5V。位线803、804、805、806及807的电压为-10V。阵列中的存储胞已被抹除，例如经由FN(Fowler-Nordheim)电子的隧道效应。隧道效应自基板(包括漏极及源极)至电荷储存结构，以及自电荷储存结构至栅极。
在图9中，一存储胞阵列中的数个存储胞已被程序化，存储胞阵列包括数条存储胞串行，每一存储胞串行包括N个存储胞串接成线。基板电压902为0V。被程序化的存储胞的字符线940的电压值为-5V。通过启动通行晶体管字符线910，且其电压值为10V，字符线940中的存储胞中的储存电荷结构943、944、945、946及947被选择。介于中间的存储胞字符线的电压被设定为10V。其它的通行晶体管字符线990及剩余的字符线920及930被关闭并设定为0V。通过位线904、906及907设定为5V，在选择的电荷储存结构943、944、945、946及947中，电荷储存结构944、946及947被程序化。通过位线903及905设定为0V，在选择的电荷储存结构943、944、945、946及947中，电荷储存结构943及945未被程序化。
在图10中，如同图9，数个存储胞被程序化。基板电压1002为0V。然而，通过启动通行晶体管字符线1090，且其电压值为10V，字符线1040中的存储胞中的储存电荷结构1043、1044、1045、1046及1047已被选择。介于中间的存储胞字符线1050、1060、1070及1080的电压被设定为10V。其它的通行晶体管字符线1010及剩余的字符线1020及1030被关闭并设定为0V。通过位线1004、1006及1007设定为5V，在选择的电荷储存结构1043、1044、1045、1046及1047中，电荷储存结构1044、1046及1047被程序化。通过位线1003及1005设定为0V，在选择的电荷储存结构1043、1044、1045、1046及1047中，电荷储存结构1043及1045未被程序化。
在图11中，一存储胞阵列中的数个存储胞已读取，存储胞阵列包括数条存储胞串行，每一存储胞串行包括N个存储胞串接成线。基板电压1102为0V。被读取的存储胞的字符线1140的电压值为-10V。通过启动通行晶体管字符线1110，且其电压值为10V，字符线1140中的存储胞中的储存电荷结构1143、1144、1145、1146及1147已被选择。介于中间的存储胞字符线1120及1130的电压被设定为10V。其它的通行晶体管字符线1190及剩余的字符线1120及1130被关闭并设定为0V。通过位线1103、1104、1105、1106及1107设定为2V，已选择的电荷储存结构1143、1144、1145、1146及1147中被读取。在其它的实施例中，可以只设定有兴趣的位线为2V。
在图12中，如同图11，数个存储胞被读取。基板电压1202为0V。然而，通过启动通行晶体管字符线1290，且其电压值为10V，字符线1240中的存储胞中的储存电荷结构1243、1244、1245、1246及1247已被选择。介于中间的存储胞字符线1250、1260、1270及1280的电压被设定为10V。其它的通行晶体管字符线1210及剩余的字符线1220及1230被关闭并设定为0V。通过位线1203、1204、1205、1206及1207设定为2V，已选择的电荷储存结构1243、1244、1245、1246及1247中被读取。在其它的实施例中，可以只设定有兴趣的位线为2V。
图13A绘示一读取动作执行于电荷储存结构的源极的电荷储存存储胞的示意图。p型掺杂基板1370区域包括n+型掺杂源极1350及n+型掺杂漏极1360。存储胞其余的结构还包括一下介电结构(下氧化层)1340、一电荷储存结构1330、一上介电结构1320(上氧化层)及一栅极1310。下介电结构1340是设置于基板上，电荷储存结构1330是设置于下介电结构1340上。上介电结构1320是设置于电荷储存结构1330上，栅极1310是设置于上介电结构1320上。典型的上介电结构1320包括5至10nm厚度的二氧化硅(silicon dioxide)及氮化硅(silicon oxynitride)，或者是其它类似的高介电常数材质，例如是Al2O3。典型的下介电结构1340包括3至10nm的二氧化硅及氮化硅，或者是其它类似的高介电常数材质。典型的电荷储存结构1330包括3至9nm的氮化硅，或者是其它类似的高介电常数材质，例如是金属氧化物(Al2O3、HfO2或其它材质)。电荷储存结构1330可以是非连续性的储存电荷材质的球袋(pockets)或微粒子(particles)，或者是如图所示的一连续性的层(continuous layer)。
例如类似PHINES型的存储胞具有一2nm至10nm厚度的下氧化层、一2nm至10nm厚度的电荷储存层及一2至15nm厚度的上氧化层。
在一些实施例中，栅极包括一种材质。此材质的工作功能大于一n型硅的固有工作功能，或者是大于4.1eV。较佳地大于4.25eV，包括例如大于5eV。典型的栅极材质包括P型多晶硅、TiN、Pt及其它高工作功能的金属及材质。其它具有高工作功能且适合本技术的材质包括金属、合金、金属氮化物及金属氧化物。金属包括Ru、Ir、Ni  Co，合金包括Ru-Ti及Ni-T，金属氧化物包括RuO2。但上述的材质并非用以限缩本实施例的技术范围。高工作功能的栅极材质相较于一般的n型多晶硅栅极，高工作功能的栅极可导致较高的电子信道的接面屏障(injection barrier)。以二氧化硅作为上介电结构1320的n型多晶硅栅极的接面屏障约为3.15eV。因此，本技术的实施例中应用材质于栅极及上介电结构1320具有一高3.15eV的接面屏障，例如是高于3.4eV，较佳地高于4eV。以具有二氧化硅的上介电结构的p型多晶硅栅极来说，接面屏障约为4.25eV，且收敛包的导通门坎相对于具有二氧硅介电结构的n型多晶硅栅极的包减为2电子伏特。
在图13A中，存储胞的漏极已被程序化，例如是经由能带-能带洞射入电荷储存结构1330的漏极处。存储胞的源极已被抹除，例如是经由一通道重新设定动作射入电子经由Fowler-Nordheim信道从栅极1310至电荷储存结构1330，以及从电荷储存结构1330至基板1370。
从图13A中电荷储存结构1330的源极侧来看偏压编排(biasarrangement)。栅极1310电压为-10V，源极1350电压为2V，漏极1360电压是浮动的。而基板1370电压为0V。图13B的存储胞与图13A的存储胞类似，其读取的动作是作动于电荷储存结构1330的漏极侧，而不是源极侧。从图13B中电荷储存结构1330的源极侧来看偏压编排。栅极1310电压为-10V，源极1350电压是浮动的，漏极1360电压是2V。而基板1370电压为0V。偏压编排是决定于不同的终端，例如是能量带充分的弯曲而引起在图13A的n+型重掺杂源极1350的能带-能带电流，或者是图13B的n+型重掺杂漏极1360。但基板1370与图13A的源极1350或13B图的漏极1360之间的电位差需要维持足够低，以使程序化的动作不会发生，如结合图2A所讨论的内容。
在图13A及图13B的偏压编排中，p型掺杂基板1370与n+型掺杂源极1350或n+型掺杂漏极1360之间的接面显示出一逆向偏压p-n接面。然而，栅极电压导致能带充分地弯曲，使得能带-能带隧道效应发生于图13A的n+型掺杂源极1350或图13B的n+型掺杂漏极1360中。重掺杂集中的源极1350或漏极1360、产生出的电荷空间区域的高电荷密度以及电压转换时伴随的空间电荷区域短长度，贡献出尖锐的能量带弯曲。原子价能带的电子通过禁用区间隙至传导带并向下飘移于电位丘(potential hill)并进入图13A的n+型掺杂源极1350或图13B的n+型掺杂漏极1360。同样的，空穴向上飘移于电位丘，而离开图13A的n+型掺杂源极1350或图13B的n+型掺杂漏极1360，并朝向p型掺杂基板1370。
通过下介电结构1340(下氧化层)，栅极1310电压控制部分的基板1370电压。依次地，通过下介电结构1340(下氧化层)，部分的基板1370电压控制能带弯曲的程度，能带是介于下介电结构(上氧化层)1340及图13A的n+型掺杂源极1350或图13B的n+型掺杂漏极1360之间。当栅极1310的负电压变的更大时，通过下介电结构1340(下氧化层)，基板1370的负电压变的更大。而导致较深的能带弯曲发生于图13A的n+型掺杂源极1350或图13B的n+型掺杂漏极1360中。由于至少有些介于已占用电子能阶于弯曲的能带的一侧及为占用的电子能阶于弯曲的能带的另一侧之间所增加的重迭以及介于已占用电子能阶与未占用电子能阶之间的狭小阻障宽度的组合而产生较多的能带-能带电流。(Sze，Physic s of Semiconductor Device，1981)。
如上所述，电荷储存结构1330的漏极侧已被程序化且由空穴所占用。反之，通过电荷储存结构1330的源极侧以被抹除并由少数空穴所占用。结果，与Gauss’s法则一致，当栅极1310设为-10V，下介电结构(下氧化层)1340的负向偏压于源极侧多于漏极侧。因此，图13A的偏压编排中源极1350与基板1370之间，用以读取电荷储存结构1330的源极侧的电流多于图13B的偏压编排中漏极1360与基板1370之间，用以读取电荷储存结构1330的源极侧的电流。在图13A及图13B中，用以读取的偏压编排及用以程序化的偏压编排之间显示一微小的均衡。以读取来说，源极区域或漏极区域的电位差不应该导致一大量的载体来传递隧道氧化物及影响电荷储存结构1330。相反的，以程序化而言，源极区域或漏极区域的电位差可充分的导致大量的载体来传递隧道氧化物及影响电荷储存结构。
图14A至图14C绘示其它具有不同电荷储存结构的非挥发性存储胞的示意图。图14A绘示一具有分裂式栅极存储器结构。该存储器结构包括一第一栅极1021、一第二栅极1011、一电荷储存结构1031及一氧化层1041。图14B绘示一类似图14A的非挥发性存储胞。图14B的非挥发性存储胞具有一浮动栅极1031，浮动栅极1031通常由多晶硅所组成。图14C绘示一类似图14A的非挥发性存储胞。图14C的非挥发性存储胞具有一奈米微粒电荷储存结构1031。
图15绘示在同一基板上具有不同具有浅沟的隔绝结构的存储器电路及控制电路的示意图。尤其是，基板区分为存储器电路1580及具有n型晶体管1560及p型晶体管1570的控制电路。存储器电路1580具有浅沟的隔绝结构1510，该隔绝结构1510是不完全地填入隔绝氧化层1512。存储器装置是以存储器结构1514所形成，存储器结构1514部分的填充于沟渠1510中。字符线1516覆盖于存储器结构1514上，用以提供栅极电压。控制电路具有浅沟的隔绝结构，具有浅沟的隔绝结构具有填满隔绝氧化层1522的沟渠1520。n型晶体管1560是形成于一p型阱区1532中，并且n型晶体管具有一n+型源极与漏极1542及n+型栅极1552。p型晶体管1570是形成于一n型阱区1534中，并且p型晶体管具有一p+型源极与漏极1544及n+型栅极1554。
图16绘示是依照本实施例的集成电路方块图。集成电路1560包括存储器阵列1600，存储器阵列1600为数个电荷储存存储胞于一半导体基板上。在本实施例中，集成电路1650组件是由一具有嵌壁式浅沟的隔绝结构所区分。在另一实施例中，组件中的其余的电路是以相对较浅或没有嵌壁式浅沟的隔绝结构所区分。列向译码器1601是连接于数条字符线1602，字符线1602是沿着存储器阵列1600的列方向排列。一行向译码器1603是连接于数个位线1604，位线1604是沿着存储器阵列1600的行方向排列。通过总线(bus)1605，地址数据传递至行向译码器1603及列向译码器1601。感测放大器及数据集合结构1606是经由数据总线1607连接于行向译码器1603。数据是经由数据进入线1611将数据从集成电路1650的输入/输出端口或其它集成电路1650内部/外部的数据源输入至感测放大器及数据集合结构1606。数据是经由数据输出线1615将数据从感测放大器及数据集合结构1606输出至集成电路1650的输入/输出阜或其它集成电路1650内部/外部的数据目的地。一偏压编排状态装置1609控制偏压编排供给电压1608以及具有可编程、可抹除即可读取的偏压编排存储胞，偏压供给电压1680例如是用以抹除验证及程序化验证的电压，存储胞具有能带-能带电流。
综上所述，虽然本发明已以技术参考资料及一详细实施例揭示如上，其是用以说明本发明并非用以限定本发明。本发明所属技术领域中任何普通技术人员在不脱离本发明的精神和范围内，当可作出各种的等效的改变或替换。因此，本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (31)

1.一种半导体的制造方法，包括：
形成复数个具有浅沟的隔绝结构于一晶片中对应于复数个存储器装置的至少复数个区域上，该形成这些具有浅沟的隔绝结构的步骤包括：
形成这些具有浅沟的隔绝结构的复数个沟渠；
沉积一隔绝介电结构于这些沟渠内及这些沟渠之间的复数个中间区域上；
移除该隔绝介电结构，直到至少覆盖这些中间区域的该隔绝介电结构自该晶片中对应于这些存储器装置的至少这些区域上被移除为止；以及
在该移除覆盖这些中间区域的该隔绝介电结构的步骤后，至少自该晶片中对应于这些存储器装置的至少这些区域内的这些沟渠部分移除该隔绝介电结构。
2.如权利要求1所述的方法，其特征在于还包括：
形成复数个非挥发性存储器装置于该晶片中对应于这些存储器装置的这些区域。
3.如权利要求1所述的方法，其特征在于还包括：
形成复数个非挥发性存储器装置串行于该晶片中对应于这些存储器装置的这些区域。
4.如权利要求1所述的方法，其特征在于还包括：
形成复数个非挥发性存储器装置于该晶片中对应于这些存储器装置的这些区域，该形成这些非挥发性存储器装置的步骤包括：
形成复数个电荷储存结构；
形成一个或多个介电结构，其中至少部分的这些介电结构设置于这些电荷储存结构及一基板区域之间；以及
形成复数个栅极电压源，且至少部分的这些介电结构设置于这些电荷储存结构及这些栅极电压源之间。
5.如权利要求1所述的方法，其特征在于还包括：
形成复数个非挥发性存储器装置串行于该晶片中对应于这些存储器装置的这些区域，该形成这些非挥发性存储器装置串行的步骤包括：
形成这些电荷储存结构；
形成一个或多个介电结构，其中至少部分的这些介电结构设置于这些电荷储存结构及一基板区域之间；以及
形成复数个栅极电压源，且至少部分的这些介电结构设置于这些电荷储存结构及复数个栅极电压源之间。
6.如权利要求1所述的方法，其特征在于还包括：
注入至少部分的这些中间区域。
7.如权利要求1所述的方法，其特征在于还包括：
形成复数个具有浅沟的隔绝结构于该晶片中对应于一控制电路的至少复数个区域中，使得这些具有浅沟的隔绝结构形成于该晶片中对应于这些存储器装置的这些区域与这些具有浅沟的隔绝结构形成于该晶片中对应于该控制电路的这些区域不同。
8.如权利要求1所述的方法，其特征在于还包括：
形成复数个具有浅沟的隔绝结构于该晶片中对应于一控制电路的至少复数个区域上，该形成这些具有浅沟的隔绝结构的步骤包括：
形成这些具有浅沟的隔绝结构的沟渠；
沉积一隔绝介电于这些沟渠内及这些沟渠之间的复数个中间区域上；及
移除该隔绝介电，直到至少该覆盖这些中间区域的该隔绝介电自该晶片中对应于控制电路的至少这些区域上移除为止。
9.如权利要求1所述的方法，其特征在于还包括：
形成一耦接于这些存储器装置的控制电路，该控制电路包括一设置于这些存储器装置的能带至能带电流组件，用以读取该存储器装置的数据。
10.如权利要求1所述的方法，其特征在于还包括：
形成一耦接于这些存储器装置的控制电路，该控制电路用以测量一电流组件，该电流组件是流动于这些存储器装置中的一基板区域及一电流终端之间，该控制电路用以读取该存储器装置的数据。
11.如权利要求1所述的方法，其特征在于这些具有浅沟的隔绝结构的这些沟渠的上边缘为锐利的。
12.如权利要求1所述的方法，其特征在于这些具有浅沟的隔绝结构的这些沟渠的上边缘为圆滑的。
13.一种存储器集成电路，包括：
一存储器电路，包括：
复数个第一具有浅沟的隔绝结构，包括一第一隔绝介电结构，该第一隔绝介电结构部分填满复数个存储器电路沟渠；
一控制电路，其耦接于该存储器电路，该控制电路包括复数个第二具有浅沟的隔绝结构，包括一第二隔绝介电结构，该第二隔绝介电结构较该第一隔绝介电结构部分填满这些存储器电路沟渠时还填满复数个控制电路沟渠。
14.如权利要求13所述的电路，其特征在于该第二隔绝介电结构较该第一隔绝介电结构部分填满这些存储器电路沟渠时还填满这些控制电路沟渠，使得该第二隔绝介电结构完全填满这些控制电路沟渠。
15.如权利要求13所述的电路，其特征在于该第一隔绝介电结构是部分填满该存储器电路的这些沟渠，使得该第一隔绝介电结构的特征在于这些存储器电路沟渠的上边缘及该第一隔绝介电结构之间具有有一第一深度范围；
其中，该第二隔绝介电结构较该第一隔绝介电结构部分填满这些存储器电路沟渠时还填满这些控制电路沟渠，使得该第二隔绝介电结构的特征在于这些存储器电路沟渠的上边缘及该第二隔绝介电结构之间具有有一第二深度范围；
其中，该第二深度范围的平均值比该第一深度范围的平均值浅。
16.如权利要求13所述的电路，其特征在于该第一隔绝介电结构是部分填满这些存储器电路沟渠，使得该第一隔绝介电结构的特征在于这些存储器电路沟渠的上边缘及该第一隔绝介电结构之间具有有一第一深度范围；
其中，该第二隔绝介电结构较该第一隔绝介电结构部分填满这些存储器电路沟渠时还填满这些控制电路沟渠，使得一第一组的该第二隔绝介电结构完全填满这些控制电路沟渠，且一第二组的该第二隔绝介电结构的特征在于这些存储器电路沟渠的上边缘及该第二隔绝介电结构之间具有有一第二深度范围；
其中，该第二深度范围的平均值比该第一深度范围的平均值浅。
17.如权利要求13所述的电路，其特征在于该存储器电路还包括：
复数个非挥发性存储器结构，包括：
复数个电荷储存结构；
一个或多个介电结构，其中至少部分的这些介电结构是设置于这些电荷储存结构及该基板区域之间；
复数个栅极电压源，至少部分的这些介电结构设置于这些电荷储存结构及这些栅极电压源之间；
其中，这些非挥发性存储器结构至少部分填充这些存储器电路沟渠。
18.如权利要求13所述的电路，其特征在于该存储器电路还包括：
复数个非挥发性存储器结构串行，包括：
复数个电荷储存结构；
一个或多个介电结构，其中至少部分的这些介电结构是设置于这些电荷储存结构及该基板区域之间；
复数个栅极电压源，且至少部分的该介电结构是设置于这些电荷储存结构及这些栅极电压源之间；
其中，这些非挥发性存储器结构至少部分填充这些存储器电路沟渠。
19.如权利要求13所述的电路，其特征在于该存储器电路还包括复数个非挥发性存储器结构，用以形成复数个非挥发性存储器装置；
其中，该控制电路包括一能带至能带电流组件，其位于这些存储器装置中，用以读取这些存储器装置的数据。
20.如权利要求13所述的电路，其特征在于该存储器电路还包括复数个非挥发性存储器结构，用以形成复数个非挥发性存储器装置，
其中，该控制电路测量一电流组件，其流动于这些存储器装置中的一基板区域及一电流终端之间，用以读取这些存储器装置的数据。
21.如权利要求13所述的电路，其特征在于这些第一具有浅沟的隔绝结构的这些存储器电路沟渠的上边缘为锐利的。
22.如权利要求13所述的电路，其特征在于这些第一具有浅沟的隔绝结构的这些存储器电路沟渠的上边缘为圆滑的。
23.一种存储器集成电路，包括：
一存储器电路，包括：
复数个具有浅沟的隔绝结构，其沿着一基板的一方向设置，这些具有浅沟的隔绝结构包括一第一隔绝介电结构，该第一隔绝介电结构是部分填充复数个存储器电路沟渠；
复数个中间区域，其位于这些存储器电路沟渠之间，这些中间区域是沿着该基板的该方向设置，这些中间区域包括：
复数个非挥发性存储器结构，用以形成复数个非挥发性存储器装置，每一该非挥发性存储器结构包括：
一电荷储存结构；及
一个或多个介电质结构，其中至少部分的该介电结构是设置于这些电荷储存结构及一基板区域之间，且至少部分的该介电结构是设置于这些电荷储存结构及复数个栅极电压源之间，
其中，该存储器电路提供一信道，其介于邻近的这些用以分享这些中间区域的一普通中间区域的非挥发性存储器装置之间，该信道用以提供一具有有一第一方向的第一电流组件及一具有有一第二方向的第二电流组件，该第一方向是由至少一相邻于该普通中间区域的具有浅沟的隔绝结构的沟渠所定义，该第二方向是由该普通中间区域的一表面所定义。
24.如权利要求23所述的电路，其特征在于还包括：
一控制电路，其耦接于该存储器电路。
25.如权利要求23所述的电路，其特征在于还包括：
一控制电路，其耦接于该存储器电路，其中该控制电路提供一信道，该信道是介于邻近的复数个控制单元之间，用以提供一具有有一信号方向的电流组件。
26.如权利要求23所述的电路，其特征在于还包括：
复数个非挥发性存储器结构，其用以形成复数个非挥发性存储器装置串行。
27.如权利要求23所述的电路，其特征在于还包括：
复数个非挥发性存储器结构，其用以沿着该基板的该方向设置形成复数个非挥发性存储器装置串行。
28.如权利要求23所述的电路，其特征在于还包括：
一控制电路，其耦接于该存储器电路，其特征在于该控制电路包括一能带至能带电流组件，其位于由这些非挥发性存储器结构所形成的复数个非挥发性存储器装置中，用以读取这些非挥发性存储器装置的数据。
29.如权利要求23所述的电路，其特征在于还包括：
一控制电路，其耦接于该存储器电路，其中该控制电路测量一电流组件，其流动于由这些非挥发性存储器结构所形成的复数个存储器装置中的一基板区域及一电流终端之间，用以读取这些存储器装置的数据。
30.如权利要求23所述的电路，其特征在于这些具有浅沟的隔绝结构的这些存储器电路沟渠的上边缘为锐利的。
31.如权利要求23所述的电路，其特征在于这些具有浅沟的隔绝结构的这些存储器电路沟渠的上边缘为圆滑的。
CN200610008511A 2005-10-13 2006-02-10 具有嵌壁式浅沟的隔绝结构的半导体制造方法及存储器电路 Active CN100578759C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/249,228 2005-10-13
US11/249,228 US7514742B2 (en) 2005-10-13 2005-10-13 Recessed shallow trench isolation

Publications (2)

Publication Number Publication Date
CN1949483A true CN1949483A (zh) 2007-04-18
CN100578759C CN100578759C (zh) 2010-01-06

Family

ID=37948650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610008511A Active CN100578759C (zh) 2005-10-13 2006-02-10 具有嵌壁式浅沟的隔绝结构的半导体制造方法及存储器电路

Country Status (2)

Country Link
US (2) US7514742B2 (zh)
CN (1) CN100578759C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514742B2 (en) * 2005-10-13 2009-04-07 Macronix International Co., Ltd. Recessed shallow trench isolation
KR100780656B1 (ko) * 2006-06-29 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 리세스게이트 제조방법
US7746694B2 (en) * 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
US7646637B2 (en) * 2006-07-10 2010-01-12 Macronix International Co., Ltd. Nonvolatile memory having modified channel region interface
US8642441B1 (en) * 2006-12-15 2014-02-04 Spansion Llc Self-aligned STI with single poly for manufacturing a flash memory device
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
KR101394553B1 (ko) * 2007-11-08 2014-05-14 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US8551858B2 (en) * 2010-02-03 2013-10-08 Spansion Llc Self-aligned SI rich nitride charge trap layer isolation for charge trap flash memory
US8785291B2 (en) 2011-10-20 2014-07-22 International Business Machines Corporation Post-gate shallow trench isolation structure formation
US8466496B2 (en) 2011-11-17 2013-06-18 International Business Machines Corporation Selective partial gate stack for improved device isolation
US8673723B1 (en) 2013-02-07 2014-03-18 Globalfoundries Inc. Methods of forming isolation regions for FinFET semiconductor devices
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9799527B2 (en) 2014-10-21 2017-10-24 Sandisk Technologies Llc Double trench isolation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
KR100314127B1 (ko) 1999-04-22 2001-11-17 윤종용 반도체소자의 부유게이트 형성방법
US6297126B1 (en) 1999-07-12 2001-10-02 Chartered Semiconductor Manufacturing Ltd. Silicon nitride capped shallow trench isolation method for fabricating sub-micron devices with borderless contacts
DE10038877A1 (de) 2000-08-09 2002-02-28 Infineon Technologies Ag Speicherzelle und Herstellungsverfahren
US6509232B1 (en) * 2001-10-01 2003-01-21 Advanced Micro Devices, Inc. Formation of STI (shallow trench isolation) structures within core and periphery areas of flash memory device
KR100454136B1 (ko) 2002-10-23 2004-10-26 삼성전자주식회사 플로팅 게이트의 전하 손실을 막을 수 있는 비휘발성메모리 장치 및 그 제조방법
KR100520681B1 (ko) * 2002-12-23 2005-10-11 주식회사 하이닉스반도체 플래시 메모리 소자의 플로팅 게이트 형성방법
JP2004228421A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
JP4607613B2 (ja) * 2005-02-09 2011-01-05 株式会社東芝 半導体装置の製造方法
US7514742B2 (en) 2005-10-13 2009-04-07 Macronix International Co., Ltd. Recessed shallow trench isolation

Also Published As

Publication number Publication date
US7804152B2 (en) 2010-09-28
US20090155978A1 (en) 2009-06-18
CN100578759C (zh) 2010-01-06
US7514742B2 (en) 2009-04-07
US20070087523A1 (en) 2007-04-19

Similar Documents

Publication Publication Date Title
CN100578759C (zh) 具有嵌壁式浅沟的隔绝结构的半导体制造方法及存储器电路
TWI555210B (zh) 記憶裝置與其形成方法
US7205608B2 (en) Electronic device including discontinuous storage elements
US7226840B2 (en) Process for forming an electronic device including discontinuous storage elements
KR101358693B1 (ko) 불연속 저장 소자들을 포함하는 전자 디바이스
JP5249757B2 (ja) 不揮発性メモリ
US7973366B2 (en) Dual-gate, sonos, non-volatile memory cells and arrays thereof
CN1893086A (zh) 与非闪存器及其制造方法
US20070020856A1 (en) Process for forming an electronic device including discontinuous storage elements
CN1883046A (zh) 电荷捕获存储器件以及用于操作和制造该单元的方法
US20070020857A1 (en) Process for forming an electronic device including discontinuous storage elements
CN1650431A (zh) 非易失性存储器及其制造方法
US7582929B2 (en) Electronic device including discontinuous storage elements
US8193572B2 (en) Electronic device including trenches and discontinuous storage elements
CN1776914A (zh) 多位非易失性存储器件及其操作方法和制造方法
US20080173922A1 (en) Electronic device including fins and discontinuous storage elements and processes of forming and using the same
US7539065B2 (en) Method of programming non-volatile memory
JP2006310564A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2002313968A (ja) 半導体装置およびその製造方法
CN1416175A (zh) 形成浮动栅存储单元的存储器阵列自对准法和存储器阵列
KR100763124B1 (ko) 플래시 메모리 소자의 제조방법
WO2007014115A1 (en) Electronic device including discontinuous storage elements
KR20100078876A (ko) 플래시 메모리 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant