CN1921099A - 引脚在芯片上的集成电路封装构造及其芯片承载件 - Google Patents

引脚在芯片上的集成电路封装构造及其芯片承载件 Download PDF

Info

Publication number
CN1921099A
CN1921099A CN200510093392.1A CN200510093392A CN1921099A CN 1921099 A CN1921099 A CN 1921099A CN 200510093392 A CN200510093392 A CN 200510093392A CN 1921099 A CN1921099 A CN 1921099A
Authority
CN
China
Prior art keywords
chip
those
adhesive tape
sticking brilliant
brilliant adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510093392.1A
Other languages
English (en)
Other versions
CN100449744C (zh
Inventor
陈廷源
陈有信
周世文
刘立中
杜武昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2005100933921A priority Critical patent/CN100449744C/zh
Publication of CN1921099A publication Critical patent/CN1921099A/zh
Application granted granted Critical
Publication of CN100449744C publication Critical patent/CN100449744C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Abstract

本发明是有关于一种引脚在芯片上的集成电路封装构造及其芯片承载件。该引脚在芯片上的集成电路封装构造，主要包括有一芯片、复数个凸块、一具有复数个引脚的导线架、至少一粘晶胶带以及一封胶体，该粘晶胶带是为概呈条状的异方性导电胶膜，促成导线架引脚与芯片的粘接与电性连接。故能解决传统以打线接合的连接方式所产生的冲线及露金线的缺点，并可以避免习知的凸块回焊时焊料(或凸块)在导线架引脚上扩散，使得芯片封装优良率提高，从而更加适于产业应用。

Description

引脚在芯片上的集成电路封装构造及其芯片承载件
技术领域
本发明是涉及一种集成电路封装构造，特别是涉及一种能够解决冲线与露金线的引脚在芯片上(LOC)的引脚在芯片上的集成电路封装构造及其芯片承载件。
背景技术
目前在集成电路(IC)封装中，以LOC(Lead-On-Chip，引脚在芯片上)导线架作为IC芯片(即晶片，以下均称为芯片)的承载，导线架中无芯片承垫(die pad)设计，直接使导线架的引脚粘接与电性连接芯片，具有低成本封装的优点，且能符合一般高频芯片的封装，通常DDR 400以下记忆体芯片仍可采用LOC导线架进行封装，芯片是粘贴于LOC导线架的引脚并以金线电性连接。利用上述的封装方式可以得到TSOP(Thin Small OutlinePackage，薄型小尺寸封装)或是TQFP(Thin Quad Flat Package，薄型四方扁平封装)的封装构造。随着芯片的速度及复杂度的提高，现有传统的TSOP或TQFP封装若金线分布过密则容易产生有冲线(wire-sweeping)及露金线的缺点。此外，也会因为金线的粗细与距离造成电性上的限制，如产生高频讯号延迟与干扰的问题。
请参阅图1所示，是一种现有习知的使用LOC导线架的集成电路封装构造。该集成电路封装构造1，主要包括有一芯片10与一LOC导线架的引脚20。在该LOC导线架的引脚20下方是先贴附有复数个粘晶胶带30，现有习知的粘晶胶带30是为具两面粘性的PI(polyimide，聚酰亚胺)胶带，并利用该些粘晶胶带30粘接芯片10的一主动面11，该芯片10在主动面11上配置有复数个焊垫12。再以打线形成的金线40连接该些焊垫12至该些引脚20的上方，使该芯片10与该些引脚20构成电性连接，并形成一封胶体50，以密封该芯片10、该些金线40与该些引脚20的内端。但是在封装的过程中，压模形成封胶体50的注胶压力(filling pressure)会使该些金线40产生偏移，而导致产生引发冲线与露金线的缺陷。
中国台湾专利公告第567598号揭示了一种“半导体芯片覆晶封装构造”，其是在一芯片的焊垫上配置设有复数个凸块，并且利用覆晶接合的方式，使该些凸块导接至一导线架的导脚。由于该些凸块是为焊球(solderball)，在覆晶接合时会有一回焊步骤，以焊接至该些导脚。但是在回焊温度下该些凸块会熔化，进而扩散并污染在该些导脚的其它部位，导致芯片崩陷(collapse)且凸块容易断裂。
由此可见，上述现有的集成电路封装构造在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决集成电路封装构造存在的问题，相关厂商莫不费尽心思来谋求解决之道，但是长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。
有鉴于上述现有的集成电路封装构造存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型的引脚在芯片上的集成电路封装构造以及及其芯片承载件，能够改进一般现有的集成电路封装构造，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的集成电路封装构造存在的缺陷，而提供一种新型的引脚在芯片上的集成电路封装构造，所要解决的技术问题是使其可以解决现有习知的冲线与露金线的缺点，并可避免现有习知的凸块回焊时焊料(或凸块)在导线架引脚上扩散，使得芯片封装优良率提高，从而更加适于产业应用。
本发明的另一目的在于，克服现有的集成电路封装构造存在的缺陷，而提供一种新型的引脚在芯片上的集成电路封装构造，所要解决的技术问题是使其在一导线架的复数个引脚上贴附有一第一粘晶胶带与一第二粘晶胶带，以利于一封胶体填满该第一粘晶胶带与该第二粘晶胶带之间的空隙，而可以减少气泡的产生，从而更加适于实用。
本发明的再一目的在于，提供一种集成电路封装构造，所要解决的技术问题是使其达到多芯片封装型态，在导线架上下进行面对面覆晶接合时可以取代习知的凸块回焊步骤，而可避免焊料(或凸块)在导线架引脚上扩散，从而使芯片封装优良率提高，从而更加适于产业应用。本发明的还一目的在于，提供一种芯片承载件，所要解决的技术问题是使其可以省却现有习知的打线焊线与可以避免回焊凸块在导线架上的扩散或芯片崩陷(collapse)，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种引脚在芯片上的集成电路封装构造，其包括：一芯片，其具有一主动面以及复数个在该主动面上的焊垫；复数个凸块，其设置于该芯片的该些焊垫上；一导线架，其具有复数个引脚；至少一第一粘晶胶带，其贴附于该些引脚，以粘接该芯片的该主动面；以及一封胶体，其密封该第一粘晶胶带与该些引脚的部分；其中，该第一粘晶胶带是为概呈条状的异方性导电胶膜(ACF strip)，并且该些凸块是嵌陷于该第一粘晶胶带，藉由该第一粘晶胶带异方性导电至对应的该些引脚。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的引脚在芯片上的集成电路封装构，还包括有一第二粘晶胶带，其亦为概呈条状的异方性导电胶膜(ACF)，该第二粘晶胶带是贴附于该些引脚且平行于该第一粘晶胶带，该封胶体是填满该第一粘晶胶带与该第二粘晶胶带之间的空隙。
前述的引脚在芯片上的集成电路封装构，其中所述的凸块具有一平顶表面，并且该些凸块的金属熔点是高于该第一粘晶胶带的固化温度。
前述的引脚在芯片上的集成电路封装构，其中所述的导线架是缺乏芯片承座(die pad)的LOC导线架，而该第一粘晶胶带与该些引脚为横向交叉。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种集成电路封装构造，其包括：复数个凸块化芯片，每一凸块化芯片具有一主动面以及复数个设置于该主动面上的凸块；一导线架，其具有复数个引脚；复数个粘晶胶带，其贴附于该导线架的该些引脚的一上表面与一下表面，以粘接该些凸块化芯片的主动面；以及一封胶体，其是密封该些粘晶胶带与该些引脚的部分；其中，该些粘晶胶带是为概呈条状的异方性导电胶膜(ACF strip)，该些凸块是嵌陷于该些粘晶胶带，藉由该些粘晶胶带异方性导电至对应的该些引脚。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的集成电路封装构造，其中所述的粘晶胶带是平行排列。
前述的集成电路封装构造，其还包括有至少一打线芯片，其是背对背设置于该些凸块化芯片其中之一的背面。
前述的集成电路封装构造，其中所述的凸块具有一平顶表面，并且该些凸块的金属熔点是高于该些粘晶胶带的固化温度。
前述的集成电路封装构造，其中所述的粘晶胶带是与该些引脚为横向交叉。
此外，为了达到上述目的，本发明还提供了一种芯片承载件，其包括：一缺乏芯片承座(die pad)的LOC导线架，其具有复数个金属材质的引脚；以及至少一粘晶胶带，其贴附于该些引脚，用以粘接一芯片的主动面，而该粘晶胶带是为概呈条状的异方性导电胶膜(ACF strip)。
本发明与现有技术相比具有明显的优点和有益效果。经由上述可知，依据本发明提出的一种引脚在芯片上的集成电路封装构造，其主要包括一芯片、复数个凸块、一具有复数个引脚的导线架、至少一第一粘晶胶带以及一封胶体。该芯片具有一主动面以及复数个在该主动面上的焊垫。该些凸块设置于该芯片的该些焊垫上。该第一粘晶胶带是贴附于该导线架的该些引脚，以粘接该芯片的该主动面。该封胶体密封该粘晶胶带与该些引脚的部分。其中，该第一粘晶胶带是为概呈条状的异方性导电胶膜(ACF strip)，并且该些凸块是嵌陷于该第一粘晶胶带，藉由该第一粘晶胶带异方性导电至对应的该些引脚。
借由上述技术方案，本发明引脚在芯片上的集成电路封装构造及其芯片承载件至少具有下列优点：
本发明的引脚在芯片上的集成电路封装构造，其是在一导线架的复数个引脚上贴附设有一粘晶胶带，其为概呈条状的异方性导电胶膜(ACFstrip)，并且一芯片上的复数个凸块是嵌陷于该粘晶胶带，藉由该粘晶胶带异方性导电该芯片上凸块至该些引脚并粘接该芯片的主动面，而可解决现有习知的冲线与露金线的缺点，并可以避免现有习知的凸块回焊时焊料(或凸块)在导线架引脚上扩散，使得芯片封装优良率提高，从而更加适于产业应用。
本发明的引脚在芯片上的集成电路封装构造，是在一导线架的复数个引脚上贴附有一第一粘晶胶带与一第二粘晶胶带，其均为概呈条状的异方性导电胶膜，并相互平行，以利于一封胶体填满该第一粘晶胶带与该第二粘晶胶带之间的空隙，而可以减少气泡的产生，从而更加适于实用。
本发明的集成电路封装构造，是主要包括复数个凸块化芯片、一导线架的复数个引脚、复数个粘晶胶带以及一封胶体。其中，该些粘晶胶带是为概呈条状的异方性导电胶膜(ACF strip)，该些凸块是嵌陷于该些粘晶胶带，并藉由该些粘晶胶带异方性导电至对应的该些引脚，达到多芯片封装型态，故习知的在导线架上下进行面对面覆晶接合时，可以取代习知的凸块回焊步骤，而可避免焊料(或凸块)在导线架引脚上扩散，从而使芯片封装优良率提高，从而更加适于产业应用。
本发明的芯片承载件，是在一LOC导线架的金属材质引脚上贴附有至少一粘晶胶带，该粘晶胶带是为概呈条状的异方性导电胶膜(ACF strip)，以供粘接并异方性导电连接一芯片，而可以省却现有习知的打线焊线与可以避免回焊凸块在导线架上的扩散或芯片崩陷(collapse)，从而更加适于实用。
综上所述，本发明是有关于一种引脚在芯片上的集成电路封装构造及其芯片承载件。该引脚在芯片上的集成电路封装构造，主要包括一芯片、复数个凸块、一具有复数个引脚的导线架、至少一粘晶胶带以及一封胶体，该粘晶胶带是为概呈条状的异方性导电胶膜，促成导线架引脚与芯片的粘接与电性连接，故可以解决传统以打线接合的连接方式所产生的冲线及露金线的缺点。其具有上述诸多的优点及实用价值，并在同类产品中未见有类似的结构设计公开发表或使用而确属创新，其不论在产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的集成电路封装构造具有增进的多项功效，从而更加适于实用，而具有产业广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有传统的以打线接合方式使导线架的引脚与芯片完成电性连接的集成电路封装构造的截面示意图。
图2是依据本发明的第一具体实施例，为一种利用在导线架引脚上贴附的粘晶胶带完成电性连接的集成电路封装构造的截面示意图。
图3是依据本发明的第一具体实施例，为该集成电路封装构造的粘晶胶带在芯片主动面上的上视图。
图4是依据本发明的第二具体实施例，为另一种集成电路封装构造的截面示意图。
1：集成电路封装构造           10：芯片
11：主动面                    12：焊垫
20：引脚                      30：粘晶胶带
40：金线                      50：封胶体
10：集成电路封装构造          110：芯片
111：主动面                   112：背面
113：焊垫                     120：凸块
121：平顶表面                 130：引脚
131：上表面                   132：下表面
141：第一粘晶胶带             142：第二粘晶胶带
143：空隙                     150：封胶体
200：集成电路封装构造         210：第一凸块化芯片
211：主动面                   212：背面
213：焊垫                     214：凸块
220：第二凸块化芯片           221：凸块
230：引脚                     231：上表面
232：下表面                   240：粘晶胶带
250：第一打线芯片             251：主动面
252：背面                           253：焊垫
261：粘着层                         262：焊线
270：第二打线芯片                   281：粘着层
282：焊线                           290：封胶体
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的引脚在芯片上的集成电路封装构造及其芯片承载件其具体实施方式、结构、特征及其功效，详细说明如后。
请参阅图2所示，是依据本发明的第一具体实施例，该集成电路封装构造100，主要包括有一芯片110、复数个在该芯片110上的凸块120、一导线架的复数个引脚130、至少一贴附于该导线架的粘晶胶带141、142以及一封胶体150。该芯片110具有一主动面111及一背面112，且在该主动面111上具有复数个焊垫113。该些凸块120设置于该些焊垫113上。该些凸块120是应为不具有可回焊性的凸块，例如金凸块、铜凸块或是铝凸块等等。而较佳的，每一凸块120应具有一平顶表面121，以利于压触异方性导电粒子。在一具体结构中，在该些凸块120下方且在该些焊垫113上应先制作出凸块下金属层(UBM)(图中未示)，以利于接合该些凸块120。
通常该导线架是为一种缺乏芯片承座(die pad)的导线架。该导线架的每一引脚130具有一上表面131与一下表面132。此外，在本实施例中，该第一粘晶胶带141与该第二粘晶胶带142是贴附于该些引脚130的下表面132。该第一粘晶胶带141(或该第二粘晶胶带142)是与被贴附的该些引脚130为横向交叉，其固定部分位在同一排的引脚130的收敛内端，并用以粘接该芯片110的主动面111。该第一粘晶胶带141与第二粘晶胶带142是均为概呈条状的异方性导电胶膜(ACF strip)，其内含有粒径均匀的导电粒子。较佳的，该第一粘晶胶带141与第二粘晶胶带142是为相互平行，在该第一粘晶胶带141与第二粘晶胶带142之间是预留有一等距空隙143，以利于封胶体150填满在该第一粘晶胶带141与第二粘晶胶带142之间，以减少气泡的产生。
此外，该些凸块120应由高熔点金属所组成，该些凸块120的金属熔点应高于第一粘晶胶带141与第二粘晶胶带142的固化温度。因此，请参阅图3所示，在覆晶接合该芯片110与该些引脚130时，该些凸块120是能保持凸块形状的大体不变，并嵌陷于该第一粘晶胶带141与/或该第二粘晶胶带142内，以其平顶表面121压触第一粘晶胶带141与/或第二粘晶胶带142内部的导电粒子，再由导电粒子电性连接至对应的引脚130。故该第一粘晶胶带141与/或第二粘晶胶带142的功效除了可以固定位于同一排的部分该些引脚130、粘接芯片110的主动面111之外，更可以异方性导电连接该芯片110至适当的引脚130，省却现有习知打线形成的金线。最后，可运用压模技术形成封胶体150，该封胶体150是密封第一粘晶胶带141、第二粘晶胶带142、该些引脚130的部分以及芯片110的主动面111。在本实施例中，该封胶体150是更覆盖芯片110以完全密封芯片110。而在本实施例的一种具体封装型态中，该些引脚130被封胶体150密封的部位是可为内引脚，该些引脚130的外引脚部位是由封胶体150的侧边延伸而出，以供对外电性接合。在不同的封装型态中，该些引脚130的上表面131或可显露于封胶体150，以无外引脚型态对外电性接合。
因此，在上述的集成电路封装构造100中，其是将现有习知贴附于LOC导线架上的双面粘性PI(绝缘)胶带置换成条状且具有异方性导电功能的第一粘晶胶带141与第二粘晶胶带142，以作为一种新的芯片承载件，能够解决现有传统的以打线接合的连接方式所产生的冲线及露金线的缺点，并且具有改善电性传递的优点。该些凸块120亦不会溶融地扩散在该些引脚130的其它部位。另一明显的功效是能够使用低成本的导线架来封装新一代的高频芯片，而能够扩大导线架可运用在芯片封装的范围。
此外，本发明的集成电路封装构造是可运用在多芯片的封装领域。请参阅图4所示，在本发明的第二具体实施例中，该集成电路封装构造200，主要包括有复数个凸块化芯片210、220、一导线架的复数个引脚230、复数个粘晶胶带240以及一封胶体290。其中，每一引脚230是具有一上表面231与一下表面232。该些粘晶胶带240是为条状的异方性导电胶膜(ACFstrip)，可分别形成于同一排的部分该些引脚230的上表面231与下表面232，具有引脚固定、芯片粘接与异方性导电的功能。另外在该些粘晶胶带240的辅助下，一第一凸块化芯片210是覆晶接合于该些引脚230的下表面232；一第二凸块化芯片220是覆晶接合于该些引脚230的上表面231。该第一凸块化芯片210具有一主动面211、一背面212以及复数个位在该主动面211的焊垫213，在该些焊垫213上设置有复数个凸块214。同样地，该第二凸块化芯片220亦设置有复数个位在其主动面的凸块221。藉由该些粘晶胶带240分别将第一凸块化芯片210的主动面211粘接于该些引脚230的下表面232、将第二凸块化芯片220的主动面211粘接于该些引脚230的上表面231，并且异方性导电连接第一凸块化芯片210的凸块214至该些引脚230以及异方性导电连接该第二凸块化芯片220的凸块221至该些引脚230。故省却了现有习知焊线的构件，不会存在有冲线与露线的问题，并可以免除现有习知的焊料或凸块在导线架的引脚上扩散污染问题。此外，在本实施例中，该集成电路封装构造200另包括有一第一打线芯片250，该第一打线芯片250具有一主动面251、一背面252，且复数个焊垫253是形成于该主动面251上，该第一打线芯片250的背面252是藉由一粘着层261而背对背设置于第一凸块化芯片210的背面212，并以复数个焊线262电性连接该第一打线芯片250的该些焊垫253至该些引脚230的下表面232。同样的，可将一第二打线芯片270藉由一粘着层281而背对背设置于第二凸块化芯片220的背面并以复数个焊线282电性连接第二打线芯片270与该些引脚230的上表面231。最后，再以封胶体290密封该些粘晶胶带240、第一凸块化芯片210、第二凸块化芯片220、第一打线芯片250、第二打线芯片270以及该些引脚230的内引脚部位，而达到多层芯片封装型态，故不会造成封装复杂度的提高，亦不会拉长封装周期时间或是造成优良率降低。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的结构及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种引脚在芯片上的集成电路封装构造，其特征在于其包括：
一芯片，其具有一主动面以及复数个在该主动面上的焊垫；
复数个凸块，其设置于该芯片的该些焊垫上；
一导线架，其具有复数个引脚；
至少一第一粘晶胶带，其是贴附于该些引脚，以粘接该芯片的该主动面；以及
一封胶体，其密封该第一粘晶胶带与该些引脚的部分；
其中，该第一粘晶胶带是为概呈条状的异方性导电胶膜，并且该些凸块是嵌陷于该第一粘晶胶带，藉由该第一粘晶胶带异方性导电至对应的该些引脚。
2、根据权利要求1所述的引脚在芯片上的集成电路封装构造，其特征在于其还包括有一第二粘晶胶带，其为概呈条状的异方性导电胶膜，该第二粘晶胶带是贴附于该些引脚且平行于该第一粘晶胶带，该封胶体是填满该第一粘晶胶带与该第二粘晶胶带之间的空隙。
3、根据权利要求1所述的引脚在芯片上的集成电路封装构造，其特征在于其中所述的凸块具有一平顶表面，并且该些凸块的金属熔点高于该第一粘晶胶带的固化温度。
4、根据权利要求1所述的引脚在芯片上的集成电路封装构造，其特征在于其中所述的导线架缺乏芯片承座的LOC导线架，而该第一粘晶胶带与该些引脚为横向交叉。
5、一种集成电路封装构造，其特征在于其包括：
复数个凸块化芯片，每一凸块化芯片具有一主动面以及复数个设置于该主动面上的凸块；
一导线架，其具有复数个引脚；
复数个粘晶胶带，其贴附于该导线架的该些引脚的一上表面与一下表面，以粘接该些凸块化芯片的主动面；以及
一封胶体，其是密封该些粘晶胶带与该些引脚的部分；
其中，该些粘晶胶带是为概呈条状的异方性导电胶膜，该些凸块是嵌陷于该些粘晶胶带，藉由该些粘晶胶带异方性导电至对应的该些引脚。
6、根据权利要求5所述的集成电路封装构造，其特征在于其中所述的粘晶胶带是平行排列。
7、根据权利要求5所述的集成电路封装构造，其特征在于其还包括有至少一打线芯片，其是背对背设置于该些凸块化芯片其中之一的背面。
8、根据权利要求5所述的集成电路封装构造，其特征在于其中所述的凸块具有一平顶表面，并且该些凸块的金属熔点高于该些粘晶胶带的固化温度。
9、根据权利要求5所述的集成电路封装构造，其特征在于其中所述的粘晶胶带是与该些引脚为横向交叉。
10、一种芯片承载件，其特征在于其包括：
一缺乏芯片承座的LOC导线架，其具有复数个金属材质的引脚；以及
至少一粘晶胶带，其贴附于该些引脚，用以粘接一芯片的主动面，而该粘晶胶带是为概呈条状的异方性导电胶膜。
CNB2005100933921A 2005-08-23 2005-08-23 引脚在芯片上的集成电路封装构造及其芯片承载件 Expired - Fee Related CN100449744C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100933921A CN100449744C (zh) 2005-08-23 2005-08-23 引脚在芯片上的集成电路封装构造及其芯片承载件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100933921A CN100449744C (zh) 2005-08-23 2005-08-23 引脚在芯片上的集成电路封装构造及其芯片承载件

Publications (2)

Publication Number Publication Date
CN1921099A true CN1921099A (zh) 2007-02-28
CN100449744C CN100449744C (zh) 2009-01-07

Family

ID=37778763

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100933921A Expired - Fee Related CN100449744C (zh) 2005-08-23 2005-08-23 引脚在芯片上的集成电路封装构造及其芯片承载件

Country Status (1)

Country Link
CN (1) CN100449744C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295696B (zh) * 2007-08-15 2010-04-14 日月光半导体制造股份有限公司 半导体封装结构及导线架
CN101527292B (zh) * 2008-03-04 2012-09-26 南茂科技股份有限公司 芯片封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
US20020182778A1 (en) * 2001-05-29 2002-12-05 Pei-Wei Wang Flexible package fabrication method
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295696B (zh) * 2007-08-15 2010-04-14 日月光半导体制造股份有限公司 半导体封装结构及导线架
CN101527292B (zh) * 2008-03-04 2012-09-26 南茂科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN100449744C (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
CN1104045C (zh) 利用偏离连线和支撑块空腔制造双面连线集成电路封装
TWI502723B (zh) 多晶粒堆疊封裝結構
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN201655787U (zh) 半导体封装结构
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
CN1921099A (zh) 引脚在芯片上的集成电路封装构造及其芯片承载件
CN1228839C (zh) 一种多晶粒封装结构
CN201229937Y (zh) 具有非阵列凸块的倒装芯片封装结构
CN1172369C (zh) 具散热片的半导体封装件
CN1257540C (zh) 一种半导体芯片封装方法及其封装结构
CN202678302U (zh) 一种扇出型圆片级芯片封装结构
TWI234213B (en) Chip package structure and process for fabricating the same
CN1917200A (zh) 散热型球格阵列封装结构
CN102237283B (zh) 非阵列凸块的覆晶接合方法与构造
CN207183249U (zh) 一种硅通孔内存芯片与铜基板的封装结构
CN204558524U (zh) 用于倒装芯片的条形led支架
CN1577779A (zh) 中央焊垫记忆体堆叠封装组件及其封装制程
CN1925120A (zh) 晶穴朝下型芯片封装构造的制造方法及构造
CN203367270U (zh) 模压型式内接线路球栅阵列集成电路
CN101447443B (zh) 高频集成电路封装构造的制造方法
CN219163390U (zh) 一种基于双面电极式小芯片的多芯片封装结构
CN204632800U (zh) 用于倒装芯片的串联led支架
CN1921100A (zh) 薄膜覆晶封装的卷带及其构造以及制造方法
CN203038906U (zh) 双层基板的半导体封装结构
CN1126161C (zh) 半导体晶片的封装方法及其成品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20200823

CF01 Termination of patent right due to non-payment of annual fee