CN1257540C - 一种半导体芯片封装方法及其封装结构 - Google Patents

一种半导体芯片封装方法及其封装结构 Download PDF

Info

Publication number
CN1257540C
CN1257540C CNB021108552A CN02110855A CN1257540C CN 1257540 C CN1257540 C CN 1257540C CN B021108552 A CNB021108552 A CN B021108552A CN 02110855 A CN02110855 A CN 02110855A CN 1257540 C CN1257540 C CN 1257540C
Authority
CN
China
Prior art keywords
chip
substrate
pad
metal coupling
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021108552A
Other languages
English (en)
Other versions
CN1438684A (zh
Inventor
张浴
Original Assignee
WEIYU TECH TEST PACKING Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WEIYU TECH TEST PACKING Co Ltd filed Critical WEIYU TECH TEST PACKING Co Ltd
Priority to CNB021108552A priority Critical patent/CN1257540C/zh
Publication of CN1438684A publication Critical patent/CN1438684A/zh
Application granted granted Critical
Publication of CN1257540C publication Critical patent/CN1257540C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体芯片封装方法，包括下列步骤：a.制备一基板，在该基板的上表面设置有引线焊盘，在下表面上设置有焊球焊盘；另外，在基板的下表面上还设置有凸块焊盘；b.将第一芯片粘贴到所述基板的上表面上；c.将所述第一芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；d.在所述基板贴有所述第一芯片的一侧，形成一塑封体；e.在第二芯片上生成一组金属凸块；f.将所述第二芯片贴装到所述基板的下表面，使所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；g.在所述基板下表面的焊球焊盘上，焊接焊球引脚。本发明还提供用方法实现的半导体芯片封装结构。

Description

一种半导体芯片封装方法及其封装结构
技术领域
本发明涉及半导体封装技术，尤其涉及一种高密度的球栅阵列的封装方法。
背景技术
在现有的半导体封装技术中，有一种已为大家所熟知的球栅阵列的封装方法，例如美国专利US 5216278揭示了这种技术，其为一种高引脚的器件提供了一种有效的解决方案。
下面参照图6至图9简述这种已知的封装方法。图6是传统球栅阵列封装结构的剖面示意图；图7是传统球栅阵列封装结构的部分剖面示意图；图8是芯片封装结构尚未塑封时的结构示意图；图9是详细显示图6的封装结构中内部连通方式的示意图。如图6-9所示，这种封装结构包括基板101和半导体芯片102，在制造中，半导体芯片102一般采用粘接剂103(图6中未示出，请参见图9)固定到基板101的表面上。如图9所示，芯片102通过金属引线104连接到基板101上表面上的引线焊盘105。该引线焊盘105通过具有金属镀层106的通孔107与基板101下表面的焊球焊盘105′相连通。在基板101下表面的焊球焊盘105′上贴装有焊球引脚108。在基板101贴有芯片102的一侧，用一种热固性树脂，采用注塑的方法形成一层塑封体109，从而完成芯片102的封装。
上述图6至图9所示的封装结构一般只能封装单片芯片。随着对封装密度要求的提高，业界出现了如图10-图12所示的封装结构，它是在图6至图9的球栅阵列封装结构的基础上，在第一半导体芯片202的表面上，再粘贴第二半导体芯片202′。第二芯片202′的连接与第一芯片202一样，通过金属引线与基板201上表面上的引线焊盘205相连。同样，在基板201粘贴有第一和第二芯片202和202′的一侧，用热固性树脂，形成一塑封体209。
这种层叠式的封装结构解决了两个或多个芯片封装在一个封装体内的问题，提高了封装的密度。然而，这种封装结构，在制造过程中由于采用了在半导体芯片202的表面粘接芯片202′的方法，在粘接过程中容易发生粘接剂沾污，污染芯片表面。并且这种封装方式对半导体芯片的尺寸大小是有要求的，即层叠在上面的第二芯片202′的不能大于第一芯片202。
发明内容
因此，本发明的目的在于提供一种经改进的半导体芯片封装方法，经这种方法产生的封装结构具有更薄的外形，且，对芯片的尺寸没有限制。
另外，本发明的另一个目的在于提供一种经改进的半导体芯片封装结构，这种封装结构具有更薄的外形，且，对芯片的尺寸没有限制。
根据本发明的上述目的，提供的半导体芯片封装方法，包括下列步骤：
a.制备一基板，在该基板的上表面设置有引线焊盘，在下表面上设置有焊球焊盘；另外，在基板的下表面上还设置有凸块焊盘；
b.将具有焊盘的第一芯片粘贴到所述基板的上表面上；
c.将所述第一芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；
d.在所述基板贴有所述第一芯片的一侧，形成一塑封体；
e.在第二芯片上生成一组金属凸块；
f.将所述第二芯片贴装到所述基板的下表面，使所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
g.在所述基板下表面的焊球焊盘上，焊接焊球引脚。
如上所述的半导体芯片封装方法，所述步骤b-d可与步骤e-f的顺序对换。
如上所述的半导体芯片封装方法，在步骤f中，采用回流加热的方法使所述第二芯片的金属凸块熔化，以焊接到所述基板下表面上的凸块焊盘上。
如上所述的半导体芯片封装方法，在所述步骤f后，还包括在所述第二芯片的金属凸块的缝隙中充入树脂。
根据本发明的另一目的，提供的半导体封装结构，包括：
基板，在该基板的上表面设置有引线焊盘，在下表面上设置有焊球焊盘；
具有焊盘的第一芯片，粘贴到所述基板的上表面上，所述第一芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；
塑封体，形成于所述基板贴有所述第一芯片的一侧；
在所述基板的下表面上还设置有凸块焊盘；所述封装结构还包括：
第二芯片，其上有一组金属凸块，所述第二芯片贴装在所述基板的下表面，且所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
焊球引脚，焊接于所述基板下表面的焊球焊盘上。
如上所述的半导体芯片封装结构，所述第二芯片具有多块。
如上所述的半导体芯片封装结构，采用回流加热的方法使所述第二芯片的金属凸块熔化，以焊接到所述基板下表面上的凸块焊盘上。
如上所述的半导体芯片封装结构，在所述第二芯片的金属凸块的缝隙中充入有树脂。
本发明还提供另一种半导体芯片封装方法，包括下列步骤：
a.制备一基板，在该基板的上表面和下表面都设置凸块焊盘，在下表面上还设置有焊球焊盘；
b.在第一芯片上生成一组金属凸块；
c.将第一芯片贴装到所述基板的上表面上，使所述第一芯片上的金属凸块与所述基板上表面上的凸块焊盘相连接；
d.在第二芯片上生成一组金属凸块；
e.将所述第二芯片贴装到所述基板的下表面上，使所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
f.在所述基板下表面的焊球焊盘上，焊接焊球引脚。
如上所述的半导体芯片封装方法，在制备的所述基板的上表面上设置引线焊盘，所述第一芯片具有一上表面，所述封装方法还包括：
提供一具有焊盘的第三芯片，将第三芯片粘贴到所述第一芯片的上表面上；
将所述第三芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；
在所述基板贴有所述第三芯片的一侧，形成一塑封体。
如上所述的半导体芯片封装方法，还包括在所述基板贴有所述第一芯片的一侧，形成一塑封体。
如上所述的半导体芯片封装方法，在步骤c和e中，采用回流加热的方法使所述第一芯片和第二芯片的金属凸块熔化，以焊接到所述基板上表面和下表面上的凸块焊盘上。
如上所述的半导体芯片封装方法，还包括在所述第一芯片和第二芯片的金属凸块的缝隙中充入树脂。
本发明还提供另一种半导体封装结构，包括：
基板，在该基板的上表面和下表面都设置凸块焊盘，在上表面上设置有引线焊盘，在下表面上还设置有焊球焊盘；
第一芯片，其上有一组金属凸块，所述第一芯片贴装到所述基板的上表面上，且所述第一芯片上的金属凸块与所述基板上表面上的凸块焊盘相连接；
第二芯片，其上有一组金属凸块，所述第二芯片贴装在所述基板的下表面，且所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
焊球引脚，焊接于所述基板下表面的焊球焊盘上；以及
具有焊盘的第三芯片粘贴到所述第一芯片的上表面上，所述第三芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连。
如上所述的半导体芯片封装结构，采用回流加热的方法使所述第一芯片和第二芯片的金属凸块熔化，以焊接到所述基板上表面和下表面上的凸块焊盘上。
如上所述的半导体芯片封装结构，在所述第二芯片的金属凸块的缝隙中充入有树脂。
从上面的结构可以看出，本发明的特征是同时利用了基板上下两个表面的空间进行半导体饼片的封装，从而实现更薄的封装结构。
附图说明
下面将结合附图，详细描述本发明的实施例，以其能更好地描述本发明的特征、目的和效果。附图中：
图1是本发明的半导体芯片封装结构的剖面示意图；
图2A-E分别示出了本发明的半导体芯片封装方法的各个步骤完成后的半导体芯片封装结构的示意图；
图3示出了图1的封装结构中内部连通方式；
图4A-F示出了本发明的半导体芯片封装方法的另一个实施例的各个步骤完成后的半导体芯片封装结构的示意图；
图5A-E示出了本发明的半导体芯片封装方法的再一个实施例的各个步骤完成后的半导体芯片封装结构的示意图；
图6是传统球栅阵列封装结构的剖面示意图；
图7是传统球栅阵列封装结构的部分剖面示意图；
图8是传统芯片封装结构尚未塑封时的结构示意图；
图9是详细显示图4的封装结构中内部连通方式的示意图；
图10是传统多芯片封装结构的剖面示意图；
图11是传统多芯片封装结构的部分剖面示意图；
图12是传统多芯片封装结构尚未塑封时的结构示意图。
具体实施方式
首先参阅图1和图3来描述本发明的半导体芯片封装结构。图1是本发明的半导体芯片封装结构的剖面示意图；图3示出了图1的封装结构中的内部连通方式。
如图1所示，本发明的半导体芯片封装结构是在传统的如图6所示的球栅阵列封装结构的基础上进行改进。因此，本封装结构同样包括有基板1和半导体芯片2，也采用与传统的结构相同的方式，即采用粘接剂3(如图3所示)将半导体芯片2固定到基板1的上表面上。粘接剂3可以采用环氧树脂粘接剂。
芯片2与基板1的电连接请参阅图3，芯片2通过金属引线4连接到基板1上表面上的引线焊盘5。与传统的方式一样，该引线焊盘5通过具有金属镀层6的通孔7与基板1下表面的焊球焊盘5′相连通。在基板1下表面的焊球焊盘5′上贴装有焊球引脚8。在基板1贴有芯片2的一侧，用一种热固性树脂，采用注塑的方法形成一层塑封体9(如图1所示)，从而完成对芯片102的封装。
本发明的封装结构与传统的不同之处在于，本发明的封装结构还包括另一个芯片2′。下面为清楚起见，将粘贴于基板1上表面的芯片2称为第一芯片，将芯片2′称为第二芯片。在第二芯片2′上生成有一组金属凸块10，将第二芯片2′上具有金属凸块10的一面面向基板1，粘贴到基板1的下表面上。同时，在基板1的下表面上，设置有凸块焊盘11，这样凸块焊盘11根据连接的要求，分别与第二芯片2′上的金属凸块10相连接。
当第二芯片2′的尺寸较大时，可以在第二芯片2′的金属凸块10的缝隙中充入树脂12，也称为底冲胶，以对金属凸块10起到保护作用。
如上所述，由于本发明的封装方法将第二芯片2′粘贴于基板1的下表面，而且，第二芯片2′与基板1的电连接方式采用了金属凸块的形式，因此，可以使本发明的封装结构变得更小和更薄。对于需要封装多块芯片的封装结构，可以在基板1的下表面上粘贴多块结构与第二芯片相同的芯片。
下面将结合图2A-E来描述本发明的半导体芯片的封装方法。
首先，制备一块基板1，其结构如图2A所示，在该基板1的上表面设置引线焊盘5，在下表面上设置有焊球焊盘，引线焊盘5与焊球焊盘通过具有金属镀层的通孔相连接；另外，在基板1的下表面上还设置有凸块焊盘(图中未示出，可以参见图1)。其次，将第一芯片2粘贴到基板1的上表面上。粘贴方式可以采用环氧树脂，将第一芯片2粘接到基板1的上表面上，并进行烘烤固化。
然后，利用金属引线5，将第一芯片2上的焊盘分别与基板1上表面上的引线焊盘5相连，即将金属引线5的两端分别焊接到第一芯片2的焊盘和基板1的引线焊盘5上。本步骤后的结构如图2B所示。
然后，在基板1贴有第一芯片的一侧，采用传统的环氧树脂注塑方法，形成塑封体9。本步骤后的结构如图2C所示。
在将第一芯片2粘接到基板1上将塑封后，开始准备第二芯片2′，先在第二芯片2′上，利用已知的方法，在该芯片2′的表面上，使用电镀或沉积等方法，生成一组金属凸块，然后，使用高温回流焊的方式，使第二芯片的金属凸块熔化，将第二芯片2′贴装到基板1的下表面上，使金属凸块与基板1下表面上的凸块焊盘相连。本步骤后的结构如图2D所示。
最后，在基板1的下表面上的焊球焊盘上，焊接焊球引脚8。这种焊接也可以采用回流加热的方法实现。
另，如果第二芯片2′的尺寸较大，还可以在将第二芯片2′焊接到基板1下表面上后，在第二芯片的金属凸块的缝隙中充入树脂(也称为底冲胶)，以保护金属凸块10。
在上面的实施例中，第一芯片是以球栅阵列的方式粘贴到基板的上表面，第二芯片是以倒装焊的方式粘贴到基板的下表面。在另外的实施例中，第一芯片也能以倒装焊的方式粘贴到基板的上表面。如图4A-4F按制作顺序示出了该实施例的各个步骤。在图5所示的实施例中，在基板401的上表面上，以倒装焊的方式贴装了两片芯片(称为第一芯片402和第三芯片402″)，第二芯片402′以倒装焊的方式粘贴到基板401的下表面上。并且，在第一芯片402和第三芯片402″上，设置有塑封体409。在图4中，虽然没有示出凸块焊盘，但应当理解，在基板401的上表面和下表面都设置有凸块焊盘，上表面的凸块焊盘可以通过具有金属镀层的通孔实现与下表面的焊球焊盘的电连接。
图5A-5E示出了本发明的再一个实施例。本实施例是在图4的基础上增加了第三芯片，即将第一芯片502以倒装焊的方式贴装到基板501的上表面，然后，以球栅阵列的方式(利用金属引线)在第一芯片502的表面上粘贴第三芯片502″，第二芯片则如上实施例一样，以倒装焊的方式贴装到基板501的下表面。另外，在第一芯片502和第三芯片502″上，设置塑封体509，以保护第一和第三芯片。
上面已根据通过本发明的具体实施例，对本发明作了详细的描述。但应当理解，这里的描述不应被视为对本发明的限制。熟悉本技术领域者，理解了本发明的思想和精神后，可以在此基础上作出某些变化或修饰，而不需要创造性劳动。例如，上述的基板的上表面和下表面都是相对的；粘贴第一芯片和第二芯片的顺序也是可以对换的。在图8所示的实施例中，通过倒装焊方式粘贴的芯片的数量是可以增加的，安装位置可以是基板的上表面，也可以是基板的下表面。在每块倒装焊方式粘贴的芯片上，理论上都可以再其表面上以金属引线的方式粘贴另一块芯片。因此，本发明的保护范围应由所附的权利要求书来限定。

Claims (18)

1、一种半导体芯片封装方法，包括下列步骤：
a.制备一基板，在该基板的上表面设置有引线焊盘，在下表面上设置有焊球焊盘；另外，在基板的下表面上还设置有凸块焊盘；
b.将具有焊盘的第一芯片粘贴到所述基板的上表面上；
c.将所述第一芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；
d.在所述基板贴有所述第一芯片的一侧，形成一塑封体；
e.在第二芯片上生成一组金属凸块；
f.将所述第二芯片贴装到所述基板的下表面，使所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
g.在所述基板下表面的焊球焊盘上，焊接焊球引脚。
2.如权利要求1所述的半导体芯片封装方法，其特征在于，在步骤f中，采用回流加热的方法使所述第二芯片的金属凸块熔化，以焊接到所述基板下表面上的凸块焊盘上。
3.如权利要求1所述的半导体芯片封装方法，其特征在于，在所述步骤f后，还包括在所述第二芯片的金属凸块的缝隙中充入树脂。
4、一种半导体芯片封装方法，包括下列步骤：
a.制备一基板，在该基板的上表面设置有引线焊盘，在下表面上设置有焊球焊盘；另外，在基板的下表面上还设置有凸块焊盘；
b.将具有焊盘的第一芯片粘贴到所述基板的上表面上；
c.将所述第一芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；
d.在所述基板贴有所述第一芯片的一侧，形成一塑封体；
e.将所述第二芯片贴装到所述基板的下表面，使所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
f.在第二芯片上生成一组金属凸块；
g.在所述基板下表面的焊球焊盘上，焊接焊球引脚。
5.如权利要求4述的半导体芯片封装方法，其特征在于，在步骤e中，采用回流加热的方法使所述第二芯片的金属凸块熔化，以焊接到所述基板下表面上的凸块焊盘上。
6.如权利要求4所述的半导体芯片封装方法，其特征在于，在所述步骤f后，还包括在所述第二芯片的金属凸块的缝隙中充入树脂。
7.一种半导体封装结构，包括：
基板，在该基板的上表面设置有引线焊盘，在下表面上设置有焊球焊盘；
具有焊盘的第一芯片，粘贴到所述基板的上表面上，所述第一芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；
塑封体，形成于所述基板贴有所述第一芯片的一侧；
其特征在于，
在所述基板的下表面上还设置有凸块焊盘；所述封装结构还包括：
第二芯片，其上有一组金属凸块，所述第二芯片贴装在所述基板的下表面，且所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
焊球引脚，焊接于所述基板下表面的焊球焊盘上。
8.如权利要求7所述的半导体芯片封装结构，其特征在于，所述第二芯片具有多块。
9.如权利要求7所述的半导体芯片封装结构，其特征在于，采用回流加热的方法使所述第二芯片的金属凸块熔化，以焊接到所述基板下表面上的凸块焊盘上。
10.如权利要求7所述的半导体芯片封装结构，其特征在于，在所述第二芯片的金属凸块的缝隙中充入有树脂。
11.一种半导体芯片封装方法，包括下列步骤：
a.制备一基板，在该基板的上表面和下表面都设置凸块焊盘，在下表面上还设置有焊球焊盘；
b.在第一芯片上生成一组金属凸块；
c.将第一芯片贴装到所述基板的上表面上，使所述第一芯片上的金属凸块与所述基板上表面上的凸块焊盘相连接；
d.在第二芯片上生成一组金属凸块；
e.将所述第二芯片贴装到所述基板的下表面上，使所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
f.在所述基板下表面的焊球焊盘上，焊接焊球引脚。
12.如权利要求11所述的半导体芯片封装方法，其特征在于，在制备的所述基板的上表面上设置引线焊盘，所述第一芯片具有一上表面，所述封装方法还包括：
提供一具有焊盘的第三芯片，将第三芯片粘贴到所述第一芯片的上表面上；
将所述第三芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连；
在所述基板贴有所述第三芯片的一侧，形成一塑封体。
13.如权利要求11所述的半导体芯片封装方法，其特征在于，还包括在所述基板贴有所述第一芯片的一侧，形成一塑封体。
14.如权利要求11所述的半导体芯片封装方法，其特征在于，在步骤c和e中，采用回流加热的方法使所述第一芯片和第二芯片的金属凸块熔化，以焊接到所述基板上表面和下表面上的凸块焊盘上。
15.如权利要求11所述的半导体芯片封装方法，其特征在于，还包括在所述第一芯片和第二芯片的金属凸块的缝隙中充入树脂。
16.一种半导体封装结构，包括：
基板，在该基板的上表面和下表面都设置凸块焊盘，在上表面上设置有引线焊盘，在下表面上还设置有焊球焊盘；
第一芯片，其上有一组金属凸块，所述第一芯片贴装到所述基板的上表面上，且所述第一芯片上的金属凸块与所述基板上表面上的凸块焊盘相连接；
第二芯片，其上有一组金属凸块，所述第二芯片贴装在所述基板的下表面，且所述第二芯片上的金属凸块与所述基板下表面上的凸块焊盘相连接；
焊球引脚，焊接于所述基板下表面的焊球焊盘上；以及
具有焊盘的第三芯片，所述第三芯片粘贴到所述第一芯片的上表面上，所述第三芯片上的焊盘分别与所述基板上表面上的所述引线焊盘通过金属引线相连。
17.如权利要求16所述的半导体芯片封装结构，其特征在于，采用回流加热的方法使所述第一芯片和第二芯片的金属凸块熔化，以焊接到所述基板上表面和下表面上的凸块焊盘上。
18.如权利要求16所述的半导体芯片封装结构，其特征在于，在所述第二芯片的金属凸块的缝隙中充入有树脂。
CNB021108552A 2002-02-10 2002-02-10 一种半导体芯片封装方法及其封装结构 Expired - Lifetime CN1257540C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021108552A CN1257540C (zh) 2002-02-10 2002-02-10 一种半导体芯片封装方法及其封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021108552A CN1257540C (zh) 2002-02-10 2002-02-10 一种半导体芯片封装方法及其封装结构

Publications (2)

Publication Number Publication Date
CN1438684A CN1438684A (zh) 2003-08-27
CN1257540C true CN1257540C (zh) 2006-05-24

Family

ID=27672154

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021108552A Expired - Lifetime CN1257540C (zh) 2002-02-10 2002-02-10 一种半导体芯片封装方法及其封装结构

Country Status (1)

Country Link
CN (1) CN1257540C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609825A (zh) * 2008-06-18 2009-12-23 三星电子株式会社 预制引线框架及利用其的键合方法
US9385006B2 (en) 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
CN104835808A (zh) * 2015-03-16 2015-08-12 苏州晶方半导体科技股份有限公司 芯片封装方法及芯片封装结构
KR102492527B1 (ko) * 2015-10-12 2023-01-31 삼성전자주식회사 데이터 스토리지 소자 및 그를 포함하는 전자 장치
CN105932017A (zh) * 2016-05-19 2016-09-07 苏州捷研芯纳米科技有限公司 一种超薄3d封装的半导体器件、其加工方法以及加工方法中的半成品
CN106744647A (zh) * 2016-12-20 2017-05-31 苏州晶方半导体科技股份有限公司 Mems芯片封装结构以及封装方法

Also Published As

Publication number Publication date
CN1438684A (zh) 2003-08-27

Similar Documents

Publication Publication Date Title
CN2664198Y (zh) 多芯片封装结构
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1519928A (zh) 半导体器件及其制造方法
CN1842906A (zh) 可颠倒无引线封装及其制造和使用方法
CN101034689A (zh) 双密封半导体封装及其制造方法
CN1453868A (zh) 多芯片封装体及其制造方法
CN1641874A (zh) 多芯片封装
CN1832154A (zh) 散热器及使用该散热器的封装体
CN2636411Y (zh) 多芯片封装结构
CN104332462A (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN1945805A (zh) 半导体封装方法以及用于半导体封装的载体
CN1257540C (zh) 一种半导体芯片封装方法及其封装结构
CN1242463C (zh) 叠层式半导体器件的制造方法
CN100336217C (zh) 树脂密封型半导体器件及其制造方法
CN1633704A (zh) 半导体装置及其制造方法
CN1700467A (zh) 半导体器件
CN1228839C (zh) 一种多晶粒封装结构
CN1929120A (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN1172369C (zh) 具散热片的半导体封装件
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
CN115966564A (zh) 一种改善散热的芯片封装结构及其制备方法
CN1941336A (zh) 增进晶背散热的薄型封装构造
CN2585407Y (zh) 用以改善冲线的封装基板及所制造的封装体
CN1152429C (zh) 封装影像感测芯片及其封装方法
CN1574343A (zh) 半导体模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Shanghai Guo Shou Jing Road, Pudong Zhangjiang hi tech Park No. 669

Patentee after: ASE ASSEMBLY & TEST (SHANGHAI) Ltd.

Address before: Shanghai Guo Shou Jing Road, Pudong Zhangjiang hi tech Park No. 669

Patentee before: GLOBAL ADVANCED PACKAGING TECH

TR01 Transfer of patent right

Effective date of registration: 20081205

Address after: Hainan Road No. 161 Shandong city of Weihai province Weihai export processing zone

Patentee after: RIYUEGUANG SEMICONDUCTOR(WEIHAI) Co.,Ltd.

Address before: Shanghai Guo Shou Jing Road, Pudong Zhangjiang hi tech Park No. 669

Patentee before: ASE ASSEMBLY & TEST (SHANGHAI) Ltd.

ASS Succession or assignment of patent right

Owner name: RIYUEGUANG SEMICONDUCTOR ( WEIHAI ) CO., LTD.

Free format text: FORMER OWNER: RIYUEGUANG ENCAPSULATION TESTING ( SHANGHAI ) CO., LTD.

Effective date: 20081205

C56 Change in the name or address of the patentee

Owner name: RIYUEGUANG ENCAPSULATION TESTING ( SHANGHAI ) CO.,

Free format text: FORMER NAME: WEIYU TECHNOLOGY TEST ENCAPSULATION CO., LTD.

CX01 Expiry of patent term

Granted publication date: 20060524

CX01 Expiry of patent term