CN1909765A - 层合电路基板 - Google Patents

层合电路基板 Download PDF

Info

Publication number
CN1909765A
CN1909765A CNA200610110912XA CN200610110912A CN1909765A CN 1909765 A CN1909765 A CN 1909765A CN A200610110912X A CNA200610110912X A CN A200610110912XA CN 200610110912 A CN200610110912 A CN 200610110912A CN 1909765 A CN1909765 A CN 1909765A
Authority
CN
China
Prior art keywords
copper foil
laminated circuit
circuit substrate
conductive paste
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610110912XA
Other languages
English (en)
Other versions
CN100581325C (zh
Inventor
铃木裕二
菊池勇贵
座间悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Furukawa Circuit Foil Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Furukawa Circuit Foil Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN1909765A publication Critical patent/CN1909765A/zh
Application granted granted Critical
Publication of CN100581325C publication Critical patent/CN100581325C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供使用含低熔点金属的导电性糊料的层合电路基板，该层合电路基板中在铜箔与含低熔点金属的导电性糊料的交界面不发生空隙、裂缝，连接可靠性高。本发明的层合电路基板中，在铜箔或铜合金箔的至少一面的表面粗糙度为0.1μm～5μm的原料箔上形成由平均附着量在150mg/dm2以下、表面粗糙度为0.3～10μm的突起物构成的粗化处理层，在所述粗化处理铜箔的该粗化处理层上设有含低熔点金属的导电性糊料，所述表面处理铜箔与树脂基板层合。

Description

层合电路基板
技术领域
本发明涉及层合电路基板(多层印刷电路板)中通过导电性组合物(导电性糊料)导通设置于内外的配线的层合电路基板。
背景技术
以往的层合电路基板中有采用通孔镀覆法的基板，该方法中，将多层配线基板用基材多层层合后，在绝缘层上开出通孔，通过对该通孔的内周面进行镀覆处理得到的镀层实现层间导通。采用该通孔镀覆法的层合电路基板具有可以以稳定的低连接电阻连接各层的电路的优点，但是工艺复杂，工序多，因此成本高，这成为了限制层合电路基板的应用的主要原因。
此外，采用通孔镀覆法的层合电路基板存在无法在通孔正上方安装元件、配线的自由度低等缺点。
为了消除这些缺点，在采用通孔镀覆法的层合电路基板中，也采用避开安装元件的配置位置，相对基板表面倾斜地形成通孔的方法。
此外，近年来，作为代替通孔镀覆法的层间连接法，采用在通孔中填充导电性糊料的IVH(内导通孔，Interstitial Via Hole)的层合电路基板被实用化。使用该导电性糊料的层合电路基板与采用通孔镀覆法的层合电路基板相比，制造工艺被简化，可以实现低成本化。作为使用导电性糊料的多层电路基板，已知松下公司的ALIVH(全层内导通孔，Any Layer Interstitial Via Hole)基板。
然而，目前根据进一步缩短工序的要求，还在开发采用一次压制的层合电路基板的制造方法，该制造方法中也使用导电性糊料。
层合电路基板的层间连接所使用的导电性糊料以银糊料或铜糊料为主要成分，为了制造工艺稳定性的提高和时间的缩短，使该主要成分中含有低熔点金属，形成在接近形成多层电路基板的压制温度的温度下容易软化、压接的状态。
对于上述在银糊料、铜糊料中添加的低熔点金属，考虑到电导率、形成层合电路基板时的压制温度，决定低熔点金属的种类和量。
发明内容
发明要解决的课题
然而，使用含有该低熔点金属的导电性糊料、通过压制来将层合电路基板成形的情况下，存在铜箔表面生成铜和低熔点金属的扩散层、在铜箔和导电性糊料的交界面上产生空隙或裂缝、铜箔和导电性糊料的连接部发生问题、连接可靠性受损的问题。
本发明的目的在于提供使用含有低熔点金属的导电性糊料的层合电路基板，该层合电路基板中，在铜箔和含有低熔点金属的导电性糊料的交界面不产生空隙，连接可靠性高。
解决课题的方法
本发明的层合电路基板中，在铜箔或铜合金箔的至少一面的表面粗糙度为0.1μm～5μm的原料箔上形成表面粗糙度为0.3～10μm的、由突起物构成的粗化处理层，将在该粗化处理层上设有含低熔点金属的导电性糊料的表面处理铜箔层合到树脂基板上。
前述在原料箔上形成的粗化处理层特别好是由平均附着量在150mg/dm2以下，表面粗糙度为0.3～10μm的突起物形成。
此外，前述粗化处理层表面的明度值较好是为35或35以下。
前述原料箔的铜箔或铜合金箔较好为电解铜箔，更好是该电解铜箔进行表面处理的面的粗糙度为2μm或2μm以下，以粒状结晶构成。
此外，较好是前述粗化处理层的突起物的数量为在100μm×100μm的范围内存在200个～150000个，更好是前述粗化处理层的突起物的高度为0.2～3.0μm 。
发明的效果
本发明可以提供使用含有低熔点金属的导电性糊料的层合电路基板，该层合电路基板中，在铜箔和含有低熔点金属的导电性糊料的交界面不产生空隙，连接可靠性高。
具体实施方式
本发明是层合基板多块层合构成的层合电路基板，该层合基板中，在原料箔(铜箔或铜合金箔，以下不需要特别区分的情况下统称为原料箔)表面附着有表现出特定的形状和分布的突起状粗化粒子，绝缘基板上层合有在该粗化粒子层表面设置含有低熔点金属的导电性糊料的表面处理铜箔。设置于前述粗化处理层的导电性糊料可以设置在整个表面，也可以仅部分地设置在通孔周围必需的位置。
本发明所使用的表面处理铜箔与作为绝缘基板的环氧树脂薄膜、聚酰亚胺薄膜、由于吸湿性非常低而介电特性的变化少且具有可以耐受锡焊的耐热性的液晶聚合物薄膜、聚醚醚酮类树脂薄膜粘合时，粘合强度大，可精细布图化，在铜箔与含低熔点金属的导电性糊料的界面上不会发生空隙。
特别是，作为绝缘基板，适合使用由含有50％以上的环氧树脂·聚酰亚胺薄膜·液晶聚合物的组合物构成的薄膜。
本发明者对铜箔表面与含低熔点金属的导电性糊料的界面上发生空隙的原因进行了认真研究，发现低熔点金属扩散到表面处理铜箔的粗化处理层中时发生空隙，并且依赖于扩散的低熔点金属的量和扩散到粗化处理层的厚度(深度)，于是对于原料箔表面的表面粗糙度、附着于表面的粗化粒子的附着量、设置导电性糊料的粗化表面的表面粗糙度，研究了是否发生空隙、是否发生裂缝、与绝缘基板的粘接性以及粗化粒子的形状，从而完成了本发明。
本发明是使用如下的表面处理铜箔的层合电路基板：在原料箔的至少一面的表面粗糙度为0.1μm～5μm的铜箔上在粗化处理中附着由平均附着量为150mg/dm2的粗化粒子构成的突起物，与导电性糊料接合的一面的表面粗糙度为0.3～10μm，即使使用含相对于主要成分金属熔点较低的金属的导电性糊料，表面处理铜箔与导电性糊料的交界处也不会发生空隙和裂缝。
本发明中，原料箔为通过电解或压延制造的铜箔。较好是该铜箔的厚度为1μm～200μm，至少一面的表面粗糙度Rz：0.1μm～5μm的铜或铜合金箔。其原因是，就铜箔的厚度而言，对于厚度在1μm以下的铜箔在其表面上进行粗化处理非常困难，而且考虑到实用性，作为用于例如高频印刷电路板的铜箔，200μm以上的箔是不现实的。
将原料箔的表面粗糙度规定为Rz：0.1μm～5μm的原因是：Rz在0.1μm以下的箔实际制造困难，即使可以制造，制造成本也较高，所以实际上是不合适的；此外，虽然可以使用Rz：5.0μm以上的原料箔，但考虑到高频特性和精细布图化，较好是在5.0μm以下，更好是其表面粗糙度为2μm或2μm以下。此外，该原料箔使用导电性糊料形成层合电路基板时，由于加入高温下的压制工序，如果铜箔不具柔软性，则压制时会发生破裂，因此要求铜箔具有柔软性。
为了赋予铜箔柔软性，较好是由粒状晶构成的铜箔。尤其，较好是粒状结晶的尺寸在平均0.3μm以上，特别好是结晶尺寸在1μm以上的结晶占铜箔截面的10％以上。
本发明中，对上述的原料箔进行表面处理。原料箔表面的表面粗化处理中，在原料箔的表面附着粗化粒子进行粗化，使其至少一面的表面粗糙度为Rz：0.3～10.0μm。这样规定的原因是：采用粗化处理的表面粗糙度Rz不到0.3μm时，剥离强度低，因此作为实现处理的目的的表面处理铜箔无法令人满意；此外，若大于Rz：10.0μm，高频特性低下，而且也不适于精细布图化。
考虑到高频特性·精细布图化，表面粗糙度较好是在3μm以下。
此外，如上所述，本发明的在原料箔上进行的表面粗化处理中，根据附着的铜或铜合金的附着量的不同，导电性糊料所含的低熔点金属扩散到粗化粒子中，根据粗化处理层的厚度和铜与低熔点金属的合金组成的性质的不同，有发生空隙或裂缝的情况，也有不发生空隙或裂缝的情况。
为了防止发生于铜箔与导电性糊料层的界面的空隙或裂缝，虽然根据低熔点金属的种类有所不同，但相对于可扩散的低熔点金属的原子个数，构成粗化粒子的铜原子个数较好是在4倍以下。但是，实际使用导电性糊料的情况下，过多添加使电阻值上升的低熔点金属并不理想。因此，扩散的低熔点金属原子个数也要少。
根据这样的观点，本发明较好是将附着在原料箔上的铜或铜合金的量设定在1mg/dm2～150mg/dm2的范围内。其原因是：附着量不到1mg/dm2时，剥离强度低，因此作为实现处理的目的的表面处理铜箔无法令人满意；此外，若大于150mg/dm2，可扩散的低熔点金属原子个数大量存在，这样的量会加大导电性糊料的电阻值，不是很理想。
如上所述，相对于扩散到粗化粒子层中的低熔点金属原子个数，构成粗化粒子层的铜原子个数在4倍以下，则裂缝·空隙的发生受到抑制，因此即使将粗化粒子附着量设定在150mg/dm2以上也可以抑制空隙·裂缝。因此，不考虑导电性糊料的电阻增加而看重剥离强度的情况下，相对于可扩散的低熔点金属个数，将粗化铜原子个数设定在4倍以下，则可以制成抑制了裂缝·空隙的表面处理铜箔。
作为层合电路基板用，设置于上述表面处理铜箔的导电性糊料特别好是相对于主要成分(Ag、Cu)添加1％～50％的低熔点金属的材料。作为导电性糊料所含的低熔点金属，较好是至少含有Zn、In、Sn、Pb、Bi或它们的合金中的1种。
本发明中，进行了表面粗化处理的表面处理铜箔较好是明度值为35或35以下。本发明中，明度是指通常作为衡量表面的粗糙度的指标所使用的明度，作为测定方法，为对测定样品表面进行光照、测定光的反射量表示为明度值的方法。
本发明中，对被测铜箔进行在
Ni：0.01～0.5mg/dm2
Zn：0.01～0.5mg/dm2
Cr：0.01～0.3mg/dm2的范围内的防锈处理后，使用明度计(スガ试验机株式会社，机种名：SMカラ一コンピユ一タ一，型号SM-4)测定明度值。
测定表面处理铜箔的表面明度的情况下，表面粗糙度Rz大或粗化粒子间的深度深时，光的反射量少，因此明度值低，如果平滑，则光的反射量大，明度值较高。为了提高与绝缘基板的剥离强度，较好是将明度值设定为35或35以下。即，由于明度值在35以上时，即使粗化面的表面粗糙度Rz大，但凹凸面平滑，表面处理铜箔与绝缘基板的粘合差，无法提高剥离强度。
本发明的表面处理铜箔中，为了抑制导电性糊料产生的裂缝·空隙的影响，将粗化处理以比使其充分具有与绝缘树脂的粘合强度的量少的附着金属量进行附着。因此，为了提高与绝缘树脂的粘合性，要求最适的粗化粒子形状。
本发明中，对于由粗化粒子构成的突起物，为了消除不同部位的粘合性的差异，较好是在100μm×100μm的面积中存在200～150000个高度在0.2μm～3.0μm的范围内的突起物。其中，高度是指原料箔表面与突起物顶点的距离。
关于原料箔表面形成的突起物的高度，0.3μm以下时，由于高度低，无法获得提高剥离强度的效果；此外，0.3μm以上时，不仅高频特性低下，而且不适合精细布图化。若突起物的数量于100μm×100μm的面积中在200个以下，则对于粘合性的稳定性是不适合的；而若在150000个以上，则突起物之间的空间少，无法实现对粘合性的效果，是不适合的。
对于突起物的高度，将表面处理铜箔进行树脂包埋，研磨后进行截面的SEM观察，通过观察照片确认突起物的高度。突起物更好是均一地分布在表面上。
形成构成本发明的基板复合材料的表面处理箔的突起物的粗化粒子是Cu或Cu和Mo的合金粒子，或者含有Cu与选自Ni、Co、Fe、Cr、V和W的至少1种元素。
通过Cu粒子或Cu和Mo的合金粒子可以得到所需的突起物，通过在Cu粒子或Cu和Mo的合金粒子中含有选自Ni、Co、Fe、Cr、V和W的至少1种元素的2种以上的合金粗化粒子形成的突起物可以形成更具均一性的突起物，因此是更有效的。认为形成这些突起物的粗化粒子与绝缘树脂进行化学结合，因此使剥离强度增大。虽然根据树脂种类的不同而不同，但作为通过化学结合使剥离强度增大的粒子，有Cu-Mo合金、Cu-Ni合金、Cu-Co合金、Cu-Fe合金、Cu-Cr合金、Cu-Mo-Ni合金、Cu-Mo-Cr合金、Cu-Mo-Co合金、Cu-Mo-Fe合金等。
作为形成前述突起物的合金粒子所含的选自Mo、Ni、Co、Fe、Cr、V和W的至少1种元素相对于Cu较好是占0.01ppm～20％。其原因是，存在量超过20％的合金组成在后续工序中蚀刻布图时难以溶解。
另外，为了获得均一的突起物，较好是将粗化处理时的各种电解液的选择、电流密度、液温、处理时间设定为最适。
此外，为了提高不掉粒性·耐盐酸性·耐热性·导电性，在设置突起物的表面上，较好是设置选自Ni、Ni合金、Zn、Zn合金、Ag中的至少1种的金属镀层。另外，为了提高耐盐酸性、耐热性、导电性，没有设置突起物的表面上，也较好是附着选自Ni、Ni合金、Zn、Zn合金、Ag中的至少1种的金属镀层。为了达到这些目的，附着金属量较好是在0.05mg/dm2以上，10mg/dm2以下。
特别是液晶聚合物树脂等中的Ni金属或Ni合金具有提高剥离强度的效果。
上述构成得到的表面处理铜箔上形成Cr和/或铬酸盐被膜，进行防锈处理，或者根据需要进行硅烷偶合处理或防锈处理+硅烷偶合处理。
以下，基于实施方式对本发明进行更详细的说明，但本发明并不局限于这些实施例。
原料箔1
准备厚度：12μm、粗糙面粗糙度：Rz＝0.86μm的未处理的电解铜箔和未处理的压延铜箔(原料箔)。
原料箔2
准备厚度：12μm、粗糙面粗糙度：Rz＝1.24μm的未处理的电解铜箔。
原料箔3
准备厚度：12μm、粗糙面粗糙度：Rz＝1.56μm的未处理的电解铜箔。
在下述电镀A～C的镀液组成·浴温·电流条件的范围内，将上述原料箔1～3以电镀浴1→电镀浴2的顺序进行至少1次电镀(粗化处理)，再在该粗化处理面上进行镀Ni(0.3mg/dm2)和镀锌(0.1mg/dm2)，在其上进行铬酸盐处理。
(实施例1～7)
电镀A
·电镀浴1
硫酸铜(作为金属Cu)  1～10g/dm3
硫酸                  30～100g/dm3
钼酸铵(作为金属Mo)  0.1～5.0g/dm3
电流密度              10～60A/dm2
通电时间              1秒～20秒
浴温                  20℃～60℃
·电镀浴2
硫酸铜(作为金属Cu)  20～70g/dm3
硫酸                  30～100g/dm3
电流密度              5～45A/dm2
通电时间              1秒～25秒
浴温                  20℃～60℃
电镀B
·电镀浴1
硫酸铜(作为金属Cu)  1～50g/dm3
硫酸镍(作为金属Ni)  3～25g/dm3
钒酸铵(作为金属V)   0.1～15g/dm3
pH                    1.0～4.5
电流密度              10～60A/dm2
通电时间              5秒～20秒
浴温                  20℃～60℃
·电镀浴2
硫酸铜(作为金属Cu)  10～70g/dm3
硫酸                  30～120g/dm3
电流密度              20～50A/dm2
通电时间              5秒～25秒
浴温                  20℃～65℃
电镀C
·电镀浴1
硫酸铜(作为金属Cu)  1～50g/dm3
硫酸钴(作为金属Co)  1～50g/dm3
钼酸铵(作为金属Mo)  0.1～10g/dm3
pH                    0.5～4.0
电流密度              10～60A/dm2
通电时间              5秒～25秒
浴温                  20℃～60℃
·电镀浴2
硫酸铜(作为金属Cu)  10～70g/dm3
硫酸                  30～120g/dm3
电流密度              5～60A/dm2
通电时间              1秒～20秒
浴温                  20℃～65℃
(比较例1～7)
在下述电镀D～F的镀液组成·浴温·电流条件的范围内，将上述原料箔1～3以电镀浴3→电镀浴4的顺序进行至少1次电镀(粗化处理)，得到表1所示的表面形状。
再在该粗化处理面上进行镀Ni(0.3mg/dm2)和镀锌(0.1mg/dm2)，在其上进行铬酸盐处理。
电镀D
·电镀浴3
硫酸铜(作为金属Cu)  1～10g/dm3
硫酸                  30～100g/dm3
钼酸铵(作为金属Mo)  0.1～5.0g/dm3
电流密度              10～60A/dm2
通电时间              15秒～60秒
浴温                  20℃～60℃
·电镀浴4
硫酸铜(作为金属Cu)  20～70g/dm3
硫酸                  30～120g/dm3
电流密度              3A/dm2
通电时间              2分钟以上(根据表面粗糙度改变时间)
浴温                  15℃
电镀E
·电镀浴3
硫酸铜(作为金属Cu)  1～50g/dm3
硫酸镍(作为金属Ni)  3～25g/dm3
钒酸铵(作为金属V)   0.1～15g/dm3
pH                    1.0～4.5
电流密度              10～60A/dm2
通电时间              15秒～60秒
浴温                  20℃～60℃
·电镀浴4
硫酸铜(作为金属Cu)  20～70g/dm3
硫酸                  30～120g/dm3
电流密度              3A/dm2
通电时间              2分钟以上(根据表面粗糙度改变时间)
浴温                  15℃
电镀F
·电镀浴3
硫酸铜(作为金属Cu)  1～50g/dm3
硫酸钴(作为金属Co)  1～50g/dm3
钼酸铵(作为金属Mo)  0.1～10g/dm3
pH                    0.5～4.0
电流密度              10～60A/dm2
通电时间              15秒～60秒
浴温                  20℃～60℃
·电镀浴4
硫酸铜(作为金属Cu)  20～70g/dm3
硫酸                  30～120g/dm3
电流密度              3A/dm2
通电时间              2分钟以上(根据表面粗糙度改变时间)
浴温                  15℃
采用实施例1～7、比较例1～7的通过电镀进行的粗化处理的粒子的附着量、粗化处理面的表面粗糙度、突起物的个数、明度值示于表1。
表面处理铜箔的剥离强度的评价
在实施例和比较例中制成的表面处理铜箔上以下述层压方法粘附液晶聚合物薄膜1(下称薄膜1)、聚醚醚酮薄膜(下称薄膜2)，测定剥离强度。
液晶聚合物薄膜与表面处理铜箔的层压方法
将表面处理铜箔与液晶聚合物薄膜1层叠，在280℃下加一定压力，保持10分钟后冷却，制成基板用复合材料。
聚醚醚酮薄膜与表面处理铜箔的层压方法
将表面处理铜箔与聚醚醚酮薄膜层叠，在205℃下加一定压力，保持10分钟后冷却，制成基板用复合材料。
测定这样制成的表面处理箔与薄膜的基板复合材料(覆铜箔层压板)的剥离强度。剥离强度的测定按照JIS·C6471，在180度方向剥离来进行，其结果示于表1。
低熔点金属中的空隙发生的确认方法
空隙发生的确认方法如下。即，对于空隙发生的评价，将低熔点金属Sn以1.5μm的厚度镀覆到粗化处理面上，将该铜箔在320℃下进行加热处理，进行截面观察，确认空隙和裂缝的发生情况。其结果示于表1。
【表1】
实施例比较例 铜箔的种类   电镀 原料箔 处理附着量(mg/dm2) 粗化面粗糙度Rz(μm)   单位面积的高度0.3～3.0μm的突起物个数(100μm×100μm) 明度   薄膜种类和剥离强度   发生空隙个数 裂缝
薄膜种类 剥离强度(KN/m)
  实施1   电解   A   1   75   1.25   24500   24   液晶   0.35   0   无
  实施2   压延   B   1   115   1.65   15400   23   液晶   0.42   0   无
  实施3   电解   B   2   115   1.97   15200   21   液晶   0.45   0   无
  实施4   电解   C   3   95   2.05   31500   22   液晶   0.51   0   无
  实施5   电解   A   1   65   1.21   65800   25   PEEK   0.31   0   无
  实施6   电解   B   2   89   1.45   46500   22   PEEK   0.39   0   无
  实施7   电解   C   3   120   2.15   13500   19   PEEK   0.46   0   无
  比较1   电解   D   1   198   2.25   86   41   液晶   0.35   37   有
  比较2   压延   E   1   256   2.57   142   39   液晶   0.42   46   有
  比较3   电解   E   2   246   2.78   157   40   液晶   0.45   54   有
  比较4   电解   F   3   216   2.65   178   42   液晶   0.51   34   有
  比较5   电解   D   1   178   2.15   89   43   PEEK   0.31   31   有
  比较6   电解   E   2   225   2.48   98   37   PEEK   0.39   35   有
  比较7   电解   F   3   306   2.89   138   35   PEEK   0.46   62   有
注1)表1的空隙个数是计数200μm的长度范围内粗化粒子与原料箔的交界附近发生的空隙的个数得到的值。
注2)薄膜名：PEEK＝聚醚醚酮薄膜的简称
产业上利用的可能性
构成本发明的层合电路基板的表面处理铜箔与以往的铜箔相比，减少了粗化粒子附着量，减小表面粗糙度的同时具有与以往铜箔同等的剥离强度，与绝缘基板的粘接强度充分，而且通过均一地进行表面粗化处理，也适合于精细布图化，降低粗化粒子附着量不会使含低熔点金属的导电性糊料的电阻值下降，并且可以提供采用低熔点金属的粗化粒子与原料箔的交界面(交界附近)没有空隙或裂缝发生的层合电路基板，可以用于各种电子设备制品及其它各种领域的制品。

Claims (6)

1.层合电路基板，其特征在于，将至少一面的表面粗糙度为0.1μm～5μm的铜箔或铜合金箔为原料箔的上面形成有表面粗糙度为0.3～10μm并由突起物构成的粗化处理层的表面处理铜箔，以及在贯穿于树脂基板的通孔中填充包含低熔点金属的导电性糊料的基板层合。
2.如权利要求1所述的层合电路基板，其特征在于，前述在原料箔上形成的粗化处理层由相对于在压制时从含低熔点金属的导电性糊料扩散到粗化处理层的低熔点金属的原子数，粗化铜附着原子数在4倍以下，表面粗糙度为0.3～10μm的突起物形成。
3.如权利要求1或2所述的层合电路基板，其特征在于，前述原料箔为电解铜箔或电解铜合金箔。
4.如权利要求1～3中任一项所述的层合电路基板，其特征在于，前述由电解铜箔形成的原料箔的至少进行表面处理的面的粗糙度为2μm或2μm以下，以粒状结晶构成。
5.如权利要求1～4中任一项所述的层合电路基板，其特征在于，前述粗化处理层表面的明度数值为35或35以下。
6.如权利要求1～5中任一项所述的层合电路基板，其特征在于，前述粗化处理层的100μm×100μm的范围内存在200个～150000个高度为0.3～3.0μm的突起物。
CN200610110912A 2005-08-01 2006-07-31 层合电路基板 Expired - Fee Related CN100581325C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005222316 2005-08-01
JP2005222316A JP4609850B2 (ja) 2005-08-01 2005-08-01 積層回路基板

Publications (2)

Publication Number Publication Date
CN1909765A true CN1909765A (zh) 2007-02-07
CN100581325C CN100581325C (zh) 2010-01-13

Family

ID=37700723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610110912A Expired - Fee Related CN100581325C (zh) 2005-08-01 2006-07-31 层合电路基板

Country Status (4)

Country Link
JP (1) JP4609850B2 (zh)
KR (1) KR101173444B1 (zh)
CN (1) CN100581325C (zh)
TW (1) TWI386141B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102362559A (zh) * 2009-03-27 2012-02-22 吉坤日矿日石金属株式会社 印刷布线板用铜箔及其制造方法
CN102517617A (zh) * 2007-03-02 2012-06-27 古河电气工业株式会社 表面粗化铜板的装置、以及表面粗化铜板
CN105408525A (zh) * 2013-07-23 2016-03-16 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法
CN108696986A (zh) * 2017-03-31 2018-10-23 Ｊｘ金属株式会社 表面处理铜箔、附载体铜箔、积层板、印刷配线板的制造方法、以及电子机器的制造方法
CN112055474A (zh) * 2019-06-05 2020-12-08 鹰克国际股份有限公司 使用液态防焊材料制作电路板防焊层的方法
CN112433405A (zh) * 2020-11-24 2021-03-02 中国科学技术大学 一种液晶高分子基板及其加工方法
CN112635772A (zh) * 2020-12-18 2021-04-09 江西理工大学 一种锂电池用多孔铜箔及其制备方法和应用

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402009B (zh) * 2007-12-10 2013-07-11 Furukawa Electric Co Ltd Surface treatment of copper foil and circuit substrate
JP6503633B2 (ja) * 2014-04-24 2019-04-24 味の素株式会社 回路基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241087A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Works Ltd 内層用回路板の銅回路の処理方法
JP3476264B2 (ja) * 1993-12-24 2003-12-10 三井金属鉱業株式会社 プリント回路内層用銅箔およびその製造方法
TW317575B (zh) * 1994-01-21 1997-10-11 Olin Corp
JP3574738B2 (ja) * 1998-01-29 2004-10-06 京セラ株式会社 配線基板
JP2001024328A (ja) * 1999-07-05 2001-01-26 Asahi Chem Ind Co Ltd 多層配線板
JP3473601B2 (ja) * 2000-12-26 2003-12-08 株式会社デンソー プリント基板およびその製造方法
JP2002217510A (ja) * 2001-01-15 2002-08-02 Matsushita Electric Ind Co Ltd 基板の接続構造とその製造方法
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
JP4129166B2 (ja) * 2002-10-29 2008-08-06 京セラ株式会社 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
JP4268476B2 (ja) * 2003-08-25 2009-05-27 京セラ株式会社 導電性ペースト及び配線基板並びにその製造方法
JP2005129727A (ja) * 2003-10-23 2005-05-19 Sony Corp 多層配線基板及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102517617A (zh) * 2007-03-02 2012-06-27 古河电气工业株式会社 表面粗化铜板的装置、以及表面粗化铜板
CN102517617B (zh) * 2007-03-02 2014-12-31 古河电气工业株式会社 表面粗化铜板的装置、以及表面粗化铜板
CN102362559A (zh) * 2009-03-27 2012-02-22 吉坤日矿日石金属株式会社 印刷布线板用铜箔及其制造方法
CN102362559B (zh) * 2009-03-27 2014-12-10 吉坤日矿日石金属株式会社 印刷布线板用铜箔及其制造方法
CN105408525A (zh) * 2013-07-23 2016-03-16 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法
CN105408525B (zh) * 2013-07-23 2019-03-08 Jx日矿日石金属株式会社 表面处理铜箔、附载体铜箔、基材、树脂基材、印刷配线板、覆铜积层板及印刷配线板的制造方法
CN108696986A (zh) * 2017-03-31 2018-10-23 Ｊｘ金属株式会社 表面处理铜箔、附载体铜箔、积层板、印刷配线板的制造方法、以及电子机器的制造方法
CN112055474A (zh) * 2019-06-05 2020-12-08 鹰克国际股份有限公司 使用液态防焊材料制作电路板防焊层的方法
TWI740154B (zh) * 2019-06-05 2021-09-21 鷹克國際股份有限公司 使用液態防焊材料製作電路板防焊層的方法
CN112433405A (zh) * 2020-11-24 2021-03-02 中国科学技术大学 一种液晶高分子基板及其加工方法
CN112433405B (zh) * 2020-11-24 2022-04-19 中国科学技术大学 一种液晶高分子基板及其加工方法
CN112635772A (zh) * 2020-12-18 2021-04-09 江西理工大学 一种锂电池用多孔铜箔及其制备方法和应用

Also Published As

Publication number Publication date
TWI386141B (zh) 2013-02-11
TW200718324A (en) 2007-05-01
JP2007042696A (ja) 2007-02-15
CN100581325C (zh) 2010-01-13
JP4609850B2 (ja) 2011-01-12
KR101173444B1 (ko) 2012-08-16
KR20070015858A (ko) 2007-02-06

Similar Documents

Publication Publication Date Title
CN1909765A (zh) 层合电路基板
CN1121513C (zh) 新的铜锌电镀液,印刷电路板铜箔及其表面处理方法
CN1599513A (zh) 带有载体的极薄铜箔及其制造方法及布线板
CN1182766C (zh) 经表面加工的电沉积铜箔及其制造方法和用途
CN1770953A (zh) 表面处理铜箔及电路基板
CN1551710A (zh) 精密图形印刷布线用铜箔及其制造方法
CN1161228C (zh) 涂覆树脂的复合箔及其制造,用其制造多层覆铜层压板和多层印刷线路板
CN1258308C (zh) 印刷电路板及其制造方法和半导体器件
CN1183814C (zh) 具有优良的耐化学性和耐热性的用于印刷线路板的铜箔
CN1159958C (zh) 复合铜箔、其制法和使用其的敷铜箔层压板和印刷线路板
CN1053081C (zh) 生产多层印刷电路板的方法
CN1657279A (zh) 表面处理铜箔和电路基板
CN1323695A (zh) 有低表面轮廓粘合增强体的铜箔
CN1498749A (zh) 带载体的极薄铜箔及其制造方法以及印刷配线基板
CN1263570A (zh) 高质量型面很矮的铜箔制造工艺及由其制成的铜箔
CN1543292A (zh) 高频电路铜箔及其制法和设备、使用该铜箔的高频电路
CN1819741A (zh) 聚酰亚胺类柔性铜箔叠层板用铜箔、聚酰亚胺类柔性铜箔叠层板及聚酰亚胺类柔性印刷电路板
CN1533686A (zh) 软膜上芯片用软性印刷线路板
CN1337475A (zh) 电沉积铜箔的制造方法和电沉积铜箔
CN1194587C (zh) 精细线路用的铜箔的制造方法
CN1196391C (zh) 铜箔的表面处理法
CN1725932A (zh) 带电阻层的导电性基材及带电阻层的电路基板材料
CN1076154C (zh) 铜箔及采用该铜箔制作内层电路的高密度多层印刷电路板
CN1574480A (zh) 连接装置及其制造方法
CN1221158C (zh) 双面配线基板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090403

Address after: Tokyo, Japan

Applicant after: Furukawa Electric Co., Ltd.

Address before: Tochigi County, Japan

Applicant before: Ancient river circuit copper foil plant

Co-applicant before: Furukawa Electric Co., Ltd.

ASS Succession or assignment of patent right

Owner name: THE FURUKAWA ELECTRIC CO., LTD.

Free format text: FORMER OWNER: FURUKAWA CIRCUIT FOIL CO., LTD.

Effective date: 20090403

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20150731

EXPY Termination of patent right or utility model