CN1905098B - 积层陶瓷电容器及其制造方法 - Google Patents

积层陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN1905098B
CN1905098B CN2006100995265A CN200610099526A CN1905098B CN 1905098 B CN1905098 B CN 1905098B CN 2006100995265 A CN2006100995265 A CN 2006100995265A CN 200610099526 A CN200610099526 A CN 200610099526A CN 1905098 B CN1905098 B CN 1905098B
Authority
CN
China
Prior art keywords
interior electrode
electrode layer
ceramic capacitor
layer
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100995265A
Other languages
English (en)
Other versions
CN1905098A (zh
Inventor
西川润
水野洋一
织茂宽和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN1905098A publication Critical patent/CN1905098A/zh
Application granted granted Critical
Publication of CN1905098B publication Critical patent/CN1905098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及一种积层陶瓷电容器,无论介电体层与内部电极层的厚度以及零件尺寸如何,均可以确保具有较高的抗折强度。此积层陶瓷电容器通过使用已实质性氧化的电极层作为多个内部电极层11b中位于积层方向两端的两个内部电极层11b1,并且利用已氧化的内部电极层11b1的抗折强度显著高于未氧化的剩余内部电极层11b的抗折强度,而可以提高积层陶瓷电容器10自身的抗折强度。

Description

积层陶瓷电容器及其制造方法
技术领域
本发明涉及具备介电体层与内部电极层交替堆积之结构的积层陶瓷电容器,以及此积层陶瓷电容器的制造方法。
背景技术
积层陶瓷电容器具备陶瓷芯片与一对外部电极,此陶瓷芯片具有介电体层与内部电极层交替积层、且内部电极层的端缘在陶瓷芯片的相对面上交替露出的构造,此一对外部电极形成在陶瓷芯片的相对面上,使与内部电极层的露出端缘导通。
此积层陶瓷电容器经过以下步骤而制造:未烧制介电体层的制作步骤,将至少含有BaTiO3等介电体粉末的陶瓷浆料涂布并干燥而制作;未烧制内部电极层的形成步骤,将至少含有Ni等金属粉末的导电糊印刷在未烧制介电体层的表面而形成;未烧制陶瓷芯片的获取步骤,将已形成未烧制内部电极层的未烧制介电体层堆积压接而获取;未烧制外部电极的形成步骤,将至少含有Ni等金属粉末的导电糊涂布在未烧制陶瓷芯片的表面而形成;以及未烧制陶瓷芯片的烧制步骤,对未烧制外部电极形成以后进行。当构成内部电极层的金属为贱金属时,为了进行特性调整,根据需要对烧制后的陶瓷芯片追加称为再氧化处理的热处理步骤。
【专利文献1】日本专利特开平8-124785号公报
发明内容
对于同时要求大容量化及小型化的积层陶瓷电容器,为实现大容量化,使介电体层与内部电极层薄层化为厚度μm级,另外,为实现小型化,零件尺寸甚至达到称为0603(长度方向的基准值为0.6mm,宽度及高度尺寸的基准值为0.3mm)或者0402(长度方向的基准值为0.4mm,宽度及高度尺寸的基准值为0.2mm)的尺寸。
如此规格的积层陶瓷电容器,其抗折强度当然低于上述具有较大厚度及尺寸的积层陶瓷电容器,故而在基板上安装时或者在安装状态下产生应力时等,可能产生缺损或破裂等。
本发明是鉴于以上所述创作而成,目的在于提供一种积层陶瓷电容器,无论介电体层与内部电极层的厚度以及零件尺寸如何,均可以确保具有较高的抗折强度,并且提供一种可以恰适制造此积层陶瓷电容器的制造方法。
为了实现上述目的,本发明的积层陶瓷电容器,其特征在于:具备介电体层与内部电极层交替堆积的结构,且多个内部电极层中,包含位于积层方向两端的两个内部电极层的积层方向两侧之一层以上的内部电极层,已实质性氧化而不再发挥内部电极层的功能,因此可以通过未氧化的剩余内部电极层而决定静电容量。
根据此积层陶瓷电容器,通过使用已实质性氧化的电极层作为多个内部电极层中,包含位于积层方向两端的两个内部电极层的积层方向两侧之一层以上的内部电极层,并且利用已氧化的内部电极层的抗折强度显著高于未氧化的剩余内部电极层的抗折强度,可以提高积层陶瓷电容器自身的抗折强度。
另一方面,本发明的积层陶瓷电容器的制造方法,其特征在于:此积层陶瓷电容器具备介电体层与内部电极层交替堆积的结构,且包括:未烧制介电体层的制作步骤,将至少含有介电体粉末的陶瓷浆料涂布并干燥而制作;未烧制内部电极层的形成步骤,将至少含有金属粉末的导电糊印刷在未烧制介电体层的表面而形成;未烧制陶瓷芯片的获取步骤,将已形成未烧制内部电极层的未烧制介电体层堆积压接而获取;未烧制外部电极的形成步骤,将至少含有金属粉末的导电糊涂布在未烧制陶瓷芯片的表面而形成;以及未烧制陶瓷芯片的烧制步骤,在未烧制外部电极形成以后,将未烧制陶瓷芯片在下述条件下进行烧制,即,包含位于积层方向两端的两个未烧制内部电极层的积层方向两侧之一层以上的未烧制内部电极层,已实质性氧化。
根据此积层陶瓷电容器的制造方法,可以恰当且准确地制造上述积层陶瓷电容器。
根据本发明,能够提供一种积层陶瓷电容器,无论介电体层与内部电极层的厚度以及零件尺寸如何,均可以确保具有较高的抗折强度,并且提供一种可以恰当制造此积层陶瓷电容器的制造方法。
本发明的上述目的以及除此以外的目的、结构特征、作用效果,根据以下说明与附图显然可知。
附图说明
图1是应用本发明的积层陶瓷电容器的立体图。
图2是图1所示的介电体层内纹理的配置形态示意图。
[符号说明]
10     积层型陶瓷电容器
11     陶瓷芯片
11a    介电体层
11b    内部电极层
11b1   位于积层方向两端的两个内部电极层
具体实施方式
图1是应用本发明的积层陶瓷电容器的立体图,图2是图1的a-a线剖面图。
图1所示的积层型陶瓷电容器10具备:形成立方体形状的陶瓷芯片11,与设置在此陶瓷芯片11的长度方向两端部的外部电极12、12。
陶瓷芯片11具有包含BaTiO3等介电材料的介电体层11a、与包含Ni、Cu、Sn等贱金属材料的内部电极层11b交替堆积的结构,内部电极层11b的端缘在陶瓷芯片11的相对面(长度方向的端面)上交替露出。各外部电极12具备包含Ni、Cu、SN等贱金属材料的多层构造,并且最内侧层与内部电极层11b的露出端缘导通。
多个内部电极层11b中位于积层方向两端的两个内部电极层11b1,已实质性氧化而不再发挥内部电极层的功能。即,对于此积层陶瓷电容器10,多个内部电极层11b中,通过除上述两个内部电极层11b1以外的剩余内部电极层11b而决定静电容量。
以下,说明上述积层陶瓷电容器的优选制造方法例。
首先,利用球磨机搅拌混合BaTiO3粉末;相对于此BaTiO3粉末的重量,称量10重量分的有机黏合剂(聚乙烯醇缩丁醛);以及以所称量的与此BaTiO3粉末的重量比为1∶1的乙醇为主成分的有机溶剂,制作陶瓷浆料。
另一方面,利用球磨机搅拌混合Ni粉末;相对于此Ni粉末的重量,称量10重量分的纤维素黏合剂;以及以所称量的与此Ni粉末的重量比为1∶1的松油醇为主成分的有机溶剂,制作导电糊。
接着,将上述陶瓷浆料以特定厚度涂布在PET等薄膜上,并进行干燥,制作未烧制介电体层。
然后,将上述导电糊以特定的厚度、形状以及图案印刷在未烧制介电体层的表面,形成未烧制内部电极层。上述未烧制介电体层具有多层获取时的对应尺寸,并且未烧制内部电极层中获取层数所对应的数量印刷为矩阵状。
其次,将已形成未烧制内部电极层的未烧制介电体层进行堆积热压接,并将所获得的积层体在特定的位置,以特定尺寸加以分割,获得未烧制陶瓷芯片。在此未烧制陶瓷芯片的相对面(长度方向的端面)上,未烧制内部电极层的端缘交替露出。
接着,将上述导电糊分别涂布在未烧制陶瓷芯片的长度方向的端面,形成未烧制外部电极。
接着,将已形成未烧制外部电极的未烧制陶瓷芯片在下述条件下进行烧制,即:多个未烧制内部电极层中,位于积层方向两端的两个未烧制内部电极层已实质性氧化。此处,采用以下的烧制环境作为烧制条件,即:氧分压高于通常的氧分压(PPO2<10-9atm10-4Pa),具体而言,具有相当于Ni-NiO的平衡氧分压的氧分压(PPO2=10-8atm
Figure 200610099526510000210003_1
10-3Pa),在烧制环境中以1260℃进行烧制。由此,将包含未烧制内部电极层的未烧制陶瓷芯片与未烧制外部电极同时烧制。
然后,对烧制后的陶瓷芯片在N2环境中以600~800℃进行再氧化处理,以进行特性调整,获得如图1及图2所示的积层陶瓷电容器。
将由以上制法所获得的积层陶瓷10在积层方向上切断,并对切断面进行研磨以后,以EPMA(Electron Probe Micro Analyzer,电子探针)检查此切断面的O2浓度分布,结果可确认,位于积层方向两端的两个内部电极层11b1的O2浓度显著高于其他内部电极层11b,并且此两个内部电极层11b1已实质性氧化而不再发挥内部电极层的功能。
即,对于此积层陶瓷电容器10,在多个内部电极层11b中,位于积层方向两端的两个内部电极层11b1已实质性氧化而不再发挥内部电极层的功能,因此通过除此两个内部电极层11b1以外的剩余内部电极层11b而决定静电容量。
另外,由于上述两个内部电极层11b1已实质性氧化,故而其抗折强度显著高于未氧化的剩余的内部电极层11b。
以此方式,根据上述积层陶瓷电容器10,通过使用已实质性氧化的电极层作为多个内部电极层11b中位于积层方向两端的两个内部电极层11b1,并且利用已氧化的内部电极层11b1的抗折强度显著高于未氧化的剩余内部电极层11b的抗折强度,而可以提高积层陶瓷电容器10自身的抗折强度。因此,在介电体层11a与内部电极层11b的厚度以及零件尺寸较小时,也可以确保积层陶瓷电容器10具有较高的抗折强度,故而在基板上安装时或者在安装状态下产生应力时等,此积层陶瓷电容器10也难以产生缺损或破裂等不良现象。
另一方面,根据上述积层陶瓷电容器10的制造方法,可以恰当且准确地制造上述积层陶瓷电容器10。
另外,将已形成未烧制外部电极的未烧制陶瓷芯片在具有高于通常的氧分压环境中烧制,因此可以抑制未烧制介电体层内中BaTiO3的颗粒生长,并且可以防止由于此颗粒生长所导致的温度特性下降或者耐电压性下降等。
再者,在上述制造方法例中,通过使用具有相当于Ni-NiO的平衡氧分压的氧分压(PPO2=10-8aTm)之烧制环境进行烧制,而获得已实质性氧化的两个内部电极层11b1,而通过调整升温速度或降温速度等烧制条件,或者在大气中执行再氧化处理步骤等,可以更准确地使上述两个内部电极层11b1氧化。
另外,上述积层陶瓷电容器10及其制造方法例中,使多个内部电极层11b中位于积层方向两端的两个内部电极层11b1实质性氧化,但除位于积层方向两端的两个内部电极层11b1以外,也可以使位于各内侧的第2层内部电极层实质性氧化,或者,位于各内侧的第2层与第3层的内部电极层实质性氧化。总之,使包含位于积层方向两端的两个内部电极层的积层方向两侧之一层以上的内部电极层实质性氧化时,也可以获得上述同样的作用效果。

Claims (2)

1.一种积层陶瓷电容器,其特征在于包括:
陶瓷芯片,其具备介电体层与内部电极层交替堆积的结构,且
陶瓷芯片内的多个内部电极层,包含已氧化的内部电极层和未氧化的剩余内部电极层,所述已氧化的内部电极层是包含积层方向两端位置的两个内部电极层的在积层方向两侧的一层以上的内部电极层;此外
已氧化的内部电极层不再发挥内部电极层的功能,因此可以通过未氧化的剩余内部电极层而决定静电容量。
2.根据权利要求1所述的积层陶瓷电容器,其特征在于:已氧化的内部电极层是位于多个内部电极层中且在积层方向两端的两个内部电极层。
CN2006100995265A 2005-07-26 2006-07-26 积层陶瓷电容器及其制造方法 Active CN1905098B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005215839 2005-07-26
JP2005-215839 2005-07-26
JP2005215839A JP2007035848A (ja) 2005-07-26 2005-07-26 積層セラミックコンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
CN1905098A CN1905098A (zh) 2007-01-31
CN1905098B true CN1905098B (zh) 2011-01-12

Family

ID=37674326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100995265A Active CN1905098B (zh) 2005-07-26 2006-07-26 积层陶瓷电容器及其制造方法

Country Status (5)

Country Link
US (1) US7495883B2 (zh)
JP (1) JP2007035848A (zh)
KR (1) KR20070014052A (zh)
CN (1) CN1905098B (zh)
TW (1) TW200713356A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581284B (zh) * 2014-12-26 2017-05-01 Taiyo Yuden Kk Through type laminated ceramic capacitors

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007044453A1 (de) * 2007-09-18 2009-03-26 Epcos Ag Elektrisches Vielschichtbauelement
KR101079478B1 (ko) 2009-12-30 2011-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141369B1 (ko) * 2010-12-13 2012-05-03 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
CN103794361A (zh) * 2011-04-07 2014-05-14 徐孝华 一种积层陶瓷电容器
CN104871271B (zh) * 2012-12-18 2018-04-20 株式会社村田制作所 层叠陶瓷电子部件
KR101462761B1 (ko) * 2013-02-13 2014-11-20 삼성전기주식회사 다층 세라믹 소자 및 그 제조 방법
KR101525676B1 (ko) * 2013-09-24 2015-06-03 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP5827358B2 (ja) * 2014-03-10 2015-12-02 太陽誘電株式会社 積層セラミックコンデンサ
JP6933461B2 (ja) * 2016-12-21 2021-09-08 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10777359B2 (en) 2017-01-25 2020-09-15 Holy Stone Enterprise Co., Ltd. Multilayer ceramic capacitor
TWI665691B (zh) * 2017-01-25 2019-07-11 禾伸堂企業股份有限公司 積層陶瓷電容器及其製造方法
JP6954519B2 (ja) * 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
KR20210069280A (ko) * 2019-12-03 2021-06-11 삼성전기주식회사 적층형 전자 부품
JP2021093404A (ja) * 2019-12-06 2021-06-17 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
CN114121494B (zh) * 2021-11-30 2023-04-18 上海交通大学 3d多层高介电常数高功率密度超级电容器和微加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014158A (en) * 1989-04-11 1991-05-07 Matsushita Electric Industrial Co., Ltd. Laminated ceramic capacitor
US5097391A (en) * 1989-10-18 1992-03-17 Tdk Corporation Ceramic multilayer chip capacitor and method for making

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2852809B2 (ja) 1990-11-30 1999-02-03 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JPH08273970A (ja) 1995-03-29 1996-10-18 Murata Mfg Co Ltd 積層セラミック電子部品
JP3024536B2 (ja) * 1995-12-20 2000-03-21 株式会社村田製作所 積層セラミックコンデンサ
JPH11176642A (ja) * 1997-12-08 1999-07-02 Taiyo Yuden Co Ltd 電子部品とその製造方法
JP3419713B2 (ja) 1999-09-06 2003-06-23 ティーディーケイ株式会社 積層型セラミックチップコンデンサの製造方法
JP2003022930A (ja) 2001-07-09 2003-01-24 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
TWI223291B (en) * 2001-10-25 2004-11-01 Matsushita Electric Ind Co Ltd Laminated ceramic electronic component and method of manufacturing the same
KR100586961B1 (ko) * 2004-04-14 2006-06-08 삼성전기주식회사 내환원성 유전체 자기조성물과 초박층 적층세라믹 콘덴서
JP4295179B2 (ja) * 2004-08-31 2009-07-15 Tdk株式会社 電子部品およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014158A (en) * 1989-04-11 1991-05-07 Matsushita Electric Industrial Co., Ltd. Laminated ceramic capacitor
US5097391A (en) * 1989-10-18 1992-03-17 Tdk Corporation Ceramic multilayer chip capacitor and method for making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI581284B (zh) * 2014-12-26 2017-05-01 Taiyo Yuden Kk Through type laminated ceramic capacitors

Also Published As

Publication number Publication date
TW200713356A (en) 2007-04-01
TWI326090B (zh) 2010-06-11
CN1905098A (zh) 2007-01-31
US20070025056A1 (en) 2007-02-01
US7495883B2 (en) 2009-02-24
JP2007035848A (ja) 2007-02-08
KR20070014052A (ko) 2007-01-31

Similar Documents

Publication Publication Date Title
CN1905098B (zh) 积层陶瓷电容器及其制造方法
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US7859823B2 (en) Multi-layered ceramic electronic component
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101946259B1 (ko) 적층 세라믹 전자부품
US7335329B2 (en) Method of making a multilayer ceramic capacitor
KR101751079B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP4305808B2 (ja) 積層コンデンサ
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101076643B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR20140038914A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5423977B2 (ja) 積層セラミック電子部品の製造方法
JP2002184648A (ja) 積層セラミック電子部品及びその製造方法
KR20180065917A (ko) 적층 세라믹 전자 부품의 제조 방법
KR101422920B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US7567427B2 (en) Monolithic ceramic electronic component
KR101771730B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JPH10335168A (ja) 積層セラミックコンデンサ
JPH11354370A (ja) 積層セラミック電子部品
JP4175284B2 (ja) 積層セラミック電子部品の製造方法
KR20180004521A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
KR101933426B1 (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1098873

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1098873

Country of ref document: HK