CN1900923A - 应用于集成电路芯片上可调式终端电阻装置 - Google Patents

Abstract

一种可调式终端电阻装置，设置于集成电路芯片内，该集成电路芯片具有带间隙参考电压源模块，而该可调式终端电阻装置包含参考电阻、电流镜电路、校正用晶体管电阻阵列、数字码产生器、比较器、决定与锁存电路以及一终端电阻。该带间隙参考电压源模块产生的内部电流通过该参考电阻将产生参考电压值。电流镜电路利用该带间隙参考电压源模块产生的外部电流为其参考电流而产生预设倍数的镜射电流。校正用晶体管电阻阵列电连接于该电流镜电路。数字码产生器电连接至该校正用晶体管电阻阵列。比较器其两输入端分别电连接至该参考电阻以及该校正用晶体管电阻阵列。决定与锁存电路电连接于该比较器与该数字码产生器。终端电阻电连接于该决定与锁存电路值。

Description

应用于集成电路芯片上可调式终端电阻装置

技术领域

本发明涉及一种可调式终端电阻装置，特别是涉及设置于一集成电路芯片中的可调式终端电阻装置。

背景技术

随着个人计算机数据处理速度的增加，应用于其上的各式总线传输系统，例如通用串行总线(USB)、快速周边组件连接接口总线(PCI Express)以及序列式进阶技术附加总线(Seria Advanced Technology Attachment，SATA)等的传输速度也随之增加，因此设置于该传输系统上的高速收发器(high speed transceiver)中，便需要终端电阻(termination resistor)来实现传输线(transmission line)的阻抗匹配，用以避免因阻抗不匹配所导致的回输损耗(Return Loss)，进而降低传输信号的失真。

传统上，设置于芯片外(off-chip)的终端电阻便可符合收发器(transceiver)的要求，但却无法符合降低成本与系统单芯片(SoC)趋势的要求。有鉴于此，设置于芯片内(on-chip)的终端电阻便被发展出来。

请参见图1，其是利用模拟式调整方法来完成的一芯片内终端电阻(on-chip termination resistor)的电路示意图，其主要是在芯片1内设置一金属氧化物半导体晶体管10来当成一电阻，再通过一运算放大器11与一分压器12的作用，进而让下列式(1)成立，所以当外挂电阻Rext为100欧姆时，金属氧化物半导体晶体管10两端的电阻Rmos便会维持在50欧姆。

Rext/Rmos＝2R/R                        式(1)

但是因为跨于该金属氧化物半导体晶体管10的源极与漏极间的电压Vds会随收发器进行数据传送操作时产生变动，使得金属氧化物半导体晶体管10两端的电阻Rmos也会产生变动而表现的不够线性，另外，本方法还是需要于芯片外设置一外部电阻Rext来当作参考电阻，所以还是会增加成本。

于是另一种方式被研发出来，请参见图2，其是利用数字式调整方法来完成的芯片内终端电阻的电路示意图，其主要是在芯片2内设置一晶体管电阻阵列(Transistor-R Array)20、一内部电流源21、一参考电压源Vref、低通滤波器220、221、一比较器22、一数字码产生器23以及一缓存器24。由于晶体管电阻阵列20是随数字码产生器23所产生并输入至该缓存器24中的数字码来改变其阻值R，因此内部电流源21所输出的定电流I流经晶体管电阻阵列20所产生的电压值V＝I*R将随数字码的改变而变化。因此当系统开机进行自我测试时，数字码产生器23便可由小到大依序产生出数字码至缓存器24，使得跨于晶体管电阻阵列20上的电压V也会由小逐渐变大，直到经过低通滤波器220、221作用后输入比较器22的两输入端的电压值相同，即V＝Vref时，数字码产生器23便停止变化，而缓存器24此时所存放的数字码便代表一理想的阻值。然后系统便可利用此缓存器24内的数字码来控制系统上其它晶体管电阻阵列(图中未示出)以调整出适当的阻值。

但是上述技术手段需要一个准确的参考电压源Vref以及稳定的内部电流源21，但一般电路中内部电流源21的变异(variation)约为+/-25～+/-30％，而这个变异将会反应在晶体管电阻阵列20的阻值上，所以所得的阻值就有+/-25％～+/-30的变异，而且在现在提倡低功率消耗的设计趋势之下，内部电流源21消耗的电流将使其功率消耗大大增加。因此，如何研发出有效改善上述现有机制缺失的技术手段，为本发明的主要目的。

发明内容

本发明为一种可调式终端电阻装置，设置于一集成电路芯片内，该集成电路芯片具有一带间隙参考电压源模块，而该可调式终端电阻装置包含一参考电阻、一电流镜电路、一校正用晶体管电阻阵列、一数字码产生器、一比较器、一决定与锁存电路以及一终端电阻。该带间隙参考电压源模块产生的一内部电流通过该参考电阻将产生一参考电压值。电流镜电路利用该带间隙参考电压源模块产生的一外部电流为其参考电流而产生一预设倍数的镜射电流。校正用晶体管电阻阵列电连接于该电流镜电路，其是供该镜射电流通过而产生一比较电压值。数字码产生器电连接至该校正用晶体管电阻阵列，其产生一数字码输出至该晶体管电阻阵列，用以决定该校正用晶体管电阻阵列的电阻值。比较器其两输入端分别电连接至该参考电阻以及该校正用晶体管电阻阵列，当该比较电压值由小于该参考电压值转变成大于该参考电压值时，其输出端电压电平将由一第一状态切换至一第二状态。决定与锁存电路电连接于该比较器与该数字码产生器，其根据该比较器的输出端电压电平由该第一状态切换至该第二状态的变化，而储存该数字码产生器当时输出的一目标数字码并加以输出。终端电阻电连接于该决定与锁存电路，其是由多个晶体管电阻阵列并联完成，所述晶体管电阻阵列皆根据该决定与锁存电路输出的该目标数字码而调整其电阻值。

附图说明

图1为现有技术中利用模拟式调整方法来完成的一芯片内终端电阻的电路示意图。

图2为现有技术中利用数字式调整方法来完成的芯片内终端电阻的电路示意图。

图3为本发明为改善上述现有技术手段所发展出来的阻抗调整电路的功能方块示意图。

附图符号说明

1   芯片

10  金属氧化物半导体晶体管

11  运算放大器

12  分压器

Rext  外挂电阻

2   芯片

20  晶体管电阻阵列

21  内部电流源

Vref  参考电压源

22  比较器

23  数字码产生器23

24  缓存器

220、221低通滤波器

Ib  第一定电流源

Rr  参考电阻

Vb  参考电压值

Ia  第二定电流源

30  校正用晶体管电阻阵列

33  决定与锁存电路

31  数字码产生器

Va  比较电压值

301～30n  分支电路

S1～S_N  受控开关

R1～R_N  电阻

32  比较器

38、39  晶体管电阻阵列

具体实施方式

请先参见图3，其是本发明为改善上述现有技术手段所研发出来的阻抗调整电路的功能方块示意图，而在不增加额外定电流源与外部电阻的前提下，本发明便巧妙利用一般超大规模集成电路芯片(VLSI)上原本就具有的带间隙参考电压源(bandgap voltage reference)模块来产生所需要的参考电流源。

首先，因带间隙参考电压源模块中具有一全芯片中最稳定的电压源Vbg(本图未示出，通常Vbg约为1.2至1.25伏特间的一定值，其随半导体工艺的不同而有所变动)，于是设计者利用电压源Vbg以及芯片本身原本就具有的一内部电阻Rint(本图未示出)以及一外部电阻Rext(本图未示出)，便可使带间隙参考电压源模块产出一内部电流Iint(本图未示出)以及一外部电流Iext(本图未示出)来供芯片内其它的电路模块来使用，其中内部电流Iint＝Vbg/Rint，外部电流Iext＝Vbg/Rext。

而本发明装置中所需的定电流源是利用上述现成的内部电流与外部电流来完成，其中第一定电流源Ib是直接使用内部电流Iint来完成，而通过串接一参考电阻Rr便可得到一参考电压值Vb，Vb＝Iint*Rr，于是当设计者将Rr的值设成等于Rint时，Vb将等于Vbg。另外，第二定电流源Ia则是利用外部电流Iext做为电流镜电路的参考电流所镜射出来的，两者关系为Ia＝K*Vbg/Rext，其中K为一预设系数，其是与外部电阻Rext以及阻抗调整电路所欲调整出校正用晶体管电阻阵列30的电阻值R的比例有关。在本例中，Rext＝6.2k欧姆，而阻抗调整电路所欲调整出校正用晶体管电阻阵列30的电阻值R＝1000欧姆，所以电流镜电路的预设系数K便设计为6.2。

接着叙述本实施例电路的操作，首先，当系统启动而发出一总体重置信号(global reset)时，阻抗调整电路中的逻辑电路(决定与锁存电路33与数字码产生器31)便会被重置。其中数字码产生器31根据重置信号由高电位转变成低电位时，便会输出预设的N位数字码来将校正用晶体管电阻阵列30的阻值调整到最小值，用以避免跨在校正用晶体管电阻阵列30上的比较电压值Va于一开机就有过大的情况发生。而校正用晶体管电阻阵列30是由多个分支电路301～30n并联而成，而分支电路301～30n分别是由一受控开关与一电阻串接而成。另外，数字码产生器31可以是产生2的N次方个位的热码(thermal code)或N位的二进制代码(binary code)。如果是产生热码，其数字码产生器31的电路大约是由2的N次方个D型触发器来构成。如果是产生二进制代码，其数字码产生器31的电路则大约是由N个D型触发器来组成。至于决定与锁存电路33主要是则是由2的N次方个(或N个)D型触发器来构成的的锁存电路，再加上几个逻辑门所组成的数字逻辑电路。

再来，当重置信号在由低电位转变成高电位时，本发明的阻抗调整电路便开始下列一连串的操作。当输入时钟信号的波形由低转高时，数字码产生器31便会向前计数，进而使校正用晶体管电阻阵列30的阻值R也会往上增加一个单位ΔR。再通过比较器32的比较，假如Va小于Vb，表示校正用晶体管电阻阵列30的阻值R还小于目标值(本例是1000欧姆)则比较器32的输出电压为低电平，所以连接至比较器32的输出端的决定与锁存电路33将不会记录这个数字码，直到数字码产生器31向前计数并输出的数字码，大到刚好让校正用晶体管电阻阵列30的阻值所造成的比较电压值Va＝Ia*R开始大于Vb，而让比较器32的输出电压由低电平转为高电平时。在此同时，当输入时钟信号的波形由高转低时，决定与锁存电路33便会根据这两个条件的同时成立而记录这个数字码，并且发出一个停止信号给数字码产生器31，用以使数字码产生器31不再向前计数。如此一来，系统便可撷取到控制校正用晶体管电阻阵列30的阻值为目标值的一目标数字码，而在本例中，即Vb＝Vbg＝K*Vbg*R/Rext，其中K＝6.2，R＝1000欧姆，Rext＝6.2k欧姆。所以在本例中，系统便可利用决定与锁存电路33撷取到使校正用晶体管电阻阵列30的阻值为1000欧姆的目标数字码。

于是决定与锁存电路33便可将该目标数字码传送至设于收发器(highspeed transceiver)上当作终端电阻的晶体管电阻阵列38、39，进而得到准确的终端电阻值。而本发明的另一特色在于该晶体管电阻阵列38或该晶体管电阻阵列39，其是利用多个尺寸与构造皆相同于本发明阻抗调整电路中校正用晶体管电阻阵列30的晶体管电阻阵列进行并联而完成。以本例而言，其是将二十个组件尺寸与构造皆相同于本发明阻抗调整电路中校正用晶体管电阻阵列30的晶体管电阻阵列进行并联来完成，如此便可得到所需的50欧姆(1000/20＝50)。于是，晶体管电阻阵列38便可表示成如图中所示，由多个分支电路并联而成的电路，而分支电路同样由一受控开关与一电阻串接而成，而该受控开关的电阻值占该分支电路电阻值的比例小于20分之一为佳。而且因以20个单元并联完成，所以受控开关与电阻的阻值皆缩小至原来的20分之一，所以受控开关以S₁/20-S_N/20来表达，而电阻则以R₁/20～R_N/20来表达。

由上述说明可知，本发明电路主要是由内部电流Iint与外部电流Iext来产生二个电压Vb和Va，但因内部电流Iint与外部电流Iext间的不匹配(mismatch)现象会使Iint与Iext增加(或减少)一个ΔI(Iint+ΔIint，Iext+ΔIext)，则Va和Vb也会增加(或减少)一个ΔV(Va+ΔVa，Vb+ΔVb)。而以现有台积电(TSMC)0.22微米工艺所提供的不匹配数据(mismatch data)为例来进行推估，可得到下列结果：

比较器的输入偏移电压值(input offset)约1mV(3σ)

$*\mathrm{\Δ}{I}_{\mathrm{int}}/I_{\mathrm{int}}\≅0.2\%\×3=0.6\%\left(3\mathrm{\σ}\right),{\mathrm{\ΔR}}_{\mathrm{int}}/R_{\mathrm{int}}\≅0.5\×0.3\%\×3=0.45\%\left(3\mathrm{\σ}\right)$

$\⇒\mathrm{\Δ}\left(V_b\right)/V_b\≅\sqrt{{(0.6\%)}^2+{(0.45\%)}^2}=0.75\%\left(9.4\mathrm{mV}\right)$

$*{\mathrm{\ΔI}}_{\mathrm{ext}}/I_{\mathrm{ext}}\≅\frac{\sqrt{6}}{6}\×0.6\%=0.25\%,\mathrm{\Δ}\left(R_{\mathrm{array}}\right)/R_{\mathrm{array}}\≅\frac{\sqrt{22}}{10}\×1\%\×3=1.4\%$

$\⇒\mathrm{\Δ}\left(V_a\right)/V_a\≅\sqrt{{(1.4\%)}^2+{(0.25\%)}^2}=1.42\%\left(17.7\mathrm{mV}\right)$

*所以推估出的不匹配总偏移电压值(Total mismatch offset)为

$\sqrt{{\left(1\mathrm{mv}\right)}^2+{\left(9.4\mathrm{mv}\right)}^2+{\left(17.7\mathrm{mv}\right)}^2}=20.1\mathrm{mV}$

由于R_ext的变易度(variation)大约为±5％，并且会直接影响I_ext，因此V_a就会有±5％的偏移量 $(0.05\×V_{\mathrm{bg}}\≅0.05\×1.25v=62.5\mathrm{mV}).$ 然而，当数字码产生器31向前计数一次而使校正用晶体管电阻阵列30的阻值R也会往上增加一个单位ΔR时，V_a大约会增加50mV，所以，不匹配总偏移电压值再加R_ext的变易度所造成的偏移，就会使数字码产生器31输出的数字码往前增加或往后减少一个码，因此会影响所得到的阻值，其变动量大约为±11％。

由上述分析可知，R_ext的变异和电路的不匹配会影响此电路最后得到的数字码，如果要克服这个问题，可以让每个数字码之间的V_a增量大于200mV。但这个方法会增加所需的总电流量(4倍)，或者增加晶体管电阻阵列的面积(4倍)，或是分别增加所需的总电流量两倍以及增加晶体管电阻阵列的面积两倍。所以，如果电路的规范要求变动量在10％以内，那就需要增加电流或电路面积。当然，也可以增加晶体管电阻阵列的分辨率，使得所完成的终端电阻的变动量可减小至规范内。

综上所述，本发明技术的优点在于：(1)应用广且具弹性，就算更换电路规格也只要需要修改电阻阵列的值即可。(2)不需额外的芯片外部电阻。(3)电阻阵列的线性度比金属氧化物半导体晶体管10两端的电阻Rmos好，所以在收发器传送数据时，其阻值几乎是定值。(4)低功率消耗，因为其所需要的电流只需1.2mA左右。因此本发明可有效改善上述现有手段的缺失，进而实现研发本发明的主要目的。而凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在本发明的权利要求的范围内。

Claims (8)

1.一种可调式终端电阻装置，设置于一集成电路芯片内，该集成电路芯片具有一带间隙参考电压源模块，而该可调式终端电阻装置包含：

一参考电阻，该带间隙参考电压源模块产生的一内部电流通过该参考电阻将产生一参考电压值；

一电流镜电路，其利用该带间隙参考电压源模块产生的一外部电流为其参考电流而产生一预设倍数的镜射电流；

一校正用晶体管电阻阵列，电连接于该电流镜电路，其供该镜射电流通过而产生一比较电压值；

一数字码产生器，电连接至该校正用晶体管电阻阵列，其产生一数字码输出至该晶体管电阻阵列，用以决定该校正用晶体管电阻阵列的电阻值；

一比较器，其两输入端分别电连接至该参考电阻以及该校正用晶体管电阻阵列，当该比较电压值由小于该参考电压值转变成大于该参考电压值时，则该比较器的一输出端电压电平将由一第一状态切换至一第二状态；

一决定与锁存电路，电连接于该比较器与该数字码产生器，其根据该比较器的该输出端电压电平由该第一状态切换至该第二状态的变化，而储存该数字码产生器当时输出的一目标数字码并加以输出；以及

一终端电阻，电连接于该决定与锁存电路，其由多个晶体管电阻阵列并联完成，所述晶体管电阻阵列皆根据该决定与锁存电路输出的该目标数字码而调整其电阻值。

2.如权利要求1所述的可调式终端电阻装置，其中该参考电阻与该带间隙参考电压源模块中的一内部电阻的电阻值相同。

3.如权利要求1所述的可调式终端电阻装置，其中该电流镜电路的该预设倍数等于该带间隙参考电压源模块的一外部电阻的电阻值与输入该目标数字码后所决定出的该校正用晶体管电阻阵列的电阻值的比例。

4.如权利要求1所述的可调式终端电阻装置，其中该校正用晶体管电阻阵列与该终端电阻中的所述晶体管电阻阵列的组件尺寸相同。

5.如权利要求1所述的可调式终端电阻装置，其中该比较器是当该比较电压值由小于该参考电压值转变成大于该参考电压值时，将其输出端电压电平将由一低电平状态切换至一高电平状态。

6.如权利要求1所述的可调式终端电阻装置，其中该决定与锁存电路还电连接于一输入时钟信号，当该比较器的输出端电压电平由该第一状态切换至该第二状态的变化以及该输入时钟信号波形由高转低时，该决定与锁存电路便根据这两个条件的同时成立而记录该目标数字码，并且发出一个停止信号给该数字码产生器，使该数字码产生器停止向前计数。

7.如权利要求1所述的可调式终端电阻装置，其中构成该终端电阻的所述晶体管电阻阵列分别由多个分支电路并联而成，而每一分支电路是由一受控开关与一电阻串接而成。

8.如权利要求7所述的可调式终端电阻装置，其中该受控开关的电阻值占该分支电路电阻值的比例小于20分之一。

Images