CN102045054B - 校准输出入电路的方法与相关装置 - Google Patents

Abstract

本发明是一种校准输出入电路的方法与相关装置，以在一芯片中校准一输出入电路的输出端驱动阻抗。该芯片中另设有多个基本阻抗及一非挥发性存储器。校准输出入电路的方法包括测量一基本阻抗的阻抗值并将测量结果记录于该非挥发性存储器中；使至少一个基本阻抗导通，以根据导通的基本阻抗合成一对应的校准阻抗；调整该校准阻抗中导通的基本阻抗的数量，并根据该测量结果以及该校准阻抗与该驱动阻抗在该输出端的分压情形估计该驱动阻抗的阻抗值。

Description

校准输出入电路的方法与相关装置

技术领域

本发明有关一种校准输出入电路的方法与相关装置，尤指一种可利用芯片内部以精确测量的基本阻抗导通合成校准阻抗，以在芯片的输出入电路中校准其驱动阻抗的方法与相关装置。

背景技术

各式各样的电子系统是现代信息社会最重要的硬件基础之一。一般来说，电子系统通常会以电路板(如印刷电路板等)及/或传输线等来整合(连接)多个不同功能的芯片(集成电路)或装置，使各芯片间能交换信号数据，组织出电子系统的整体功能。因此，如何使不同芯片能正常发送/接受数据信号，也成为现代芯片设计业者的研究重点之一。

当一个芯片要发送信号至另一芯片/装置时，发送信号的芯片必须要有适当的信号驱动能力，以通过电路板的走线(及/或各种传输线)而在接收芯片端驱动出适当的信号波形来代表信号中的信息。一般来说，当一芯片要以其信号发送机制来发送信号时，信号发送机制的信号驱动能力大小会反映在其输出端的等效驱动阻抗(譬如说是等效输出电阻)上。一般来说，信号驱动能力较大时，其对应的驱动阻抗较低。反之，高驱动阻抗则代表较低的信号驱动能力。

既然信号发送机制中的驱动阻抗是驱动信号交换的重要参考信息及参数，在一些标准化的信号交换接口规格中，便针对驱动阻抗制定了阻抗值的容许范围。譬如说，在由JEDEC制定的双倍数据速度(Double Data Rate)存储器信号交换接口规格中，就限制了驱动阻抗可容许的阻抗值(电阻值)变异范围，以维护信号交换的正确性。随着信号交换频率/速度的提升，对驱动阻抗值的要求也日益提升，其所能容忍的变异范围也越狭窄。

为了因应对驱动阻抗的要求，在现代芯片的信号发送机制中，势必要提供校准驱动阻抗的解决方案，以校准驱动阻抗的阻抗值。

发明内容

因此，本发明的目的是针对芯片信号发送机制中的输出入电路提供一种校准输出入电路的方法与相关装置、技术，以校准输出入电路在其输出端的驱动阻抗，使驱动阻抗的阻抗值可以符合信号交换接口的规格，确保信号交换正确无误。

本发明一方面提供一种在一芯片中校准一输出入电路的方法。输出入电路设有一输出端，芯片中则设有至少一内建的基本阻抗(譬如说是电阻)及一非挥发性存储器。而本发明方法包括有下列步骤：测量设于该芯片中的一基本阻抗的阻抗值，并将该测量的阻抗值记录于该芯片中的一非挥发性存储器；提供一驱动阻抗于该输出入电路的该输出端；导通设于该芯片中的多个基本阻抗，以根据该多个导通的基本阻抗合成一对应该驱动阻抗的校准阻抗；以及，根据该校准阻抗估计该驱动阻抗的阻抗值，以校准该输出入电路。

在本发明的一实施例中，芯片内设置有多个内建的基本阻抗及一内建的参考基本阻抗，参考基本阻抗与各基本阻抗的阻抗值相等。参考基本阻抗可通过芯片上的接垫(譬如说是一通用输出入(GPIO，General Purpose Input/Output)接垫)耦接至芯片外。而当本发明要测量基本阻抗的阻抗值时，就可通过此接垫连接到一外接的测试机台(tester)，以外接测试机台精确地测量参考基本阻抗的阻抗值，等效上也就能得知各基本阻抗的阻抗值。

另一方面，各基本阻抗则可通过一对应开关的导通控制而耦接至输出入电路(譬如说是参考输出入电路)的输出端。当要合成前述的校准阻抗时，本发明就可在多个基本阻抗中选择一给定数量的基本阻抗，并使给定数量的基本阻抗所分别对应的开关导通，使这些基本阻抗可导通至输出端并合成出校准阻抗。

本发明可用来分别校准输出入电路的拉升(pull-up)驱动阻抗与拉低(pull-down)驱动阻抗。下列对本发明一般化(general)形式的描述可推广应用于上述两种驱动阻抗的校准。假设前述参考输出入电路与各输出入电路工作于一第一操作电压与一第二操作电压之间，(参考)输出入电路是在第一操作电压与其输出端之间提供待校准驱动阻抗，而本发明前述的多个基本阻抗则可被安排于输出端与第二操作电压之间，使导通的基本阻抗可在输出端与第二操作电压间合成校准阻抗。在此配置下，校准阻抗和驱动阻抗会在第一操作电压与第二操作电压间分压，分压的结果会反映于输出端。当本发明要利用此校准阻抗估计驱动阻抗的阻抗值时，就可根据输出端的输出电压来估计驱动阻抗的阻抗值。更明确地说，本发明芯片中可内建一比较器，以将输出端的输出电压与一参考电压相比较。此参考电压可以是第一操作电压与第二操作电压的平均值。若输出电压比参考电压更接近第一操作电压，就代表驱动阻抗小于校准阻抗。反的，若输出电压比参考电压更接近第二操作电压，则代表驱动阻抗大于校准阻抗。改变校准阻抗的阻抗值，就可通过夹挤来趋近驱动阻抗的阻抗值。

譬如说，本发明可先使第一数量的基本阻抗导通以合成校准阻抗，并将输出端的输出电压与参考电压比较以提供一第一比较结果；然后再使第二数量的(第一数量与第二数量相异)基本阻抗导通以改变校准阻抗的阻抗值，并重新比较输出电压与参考电压，以得到一第二比较结果。若第一比较结果与第二比较结果相异，就可合理地估计出：驱动阻抗的阻抗值是介于第一数量的基本阻抗与第二数量的基本阻抗所分别合成的两阻抗值之间。由于本发明已先将基本阻抗的阻抗测量值储存于芯片内建的非挥发性存储器中；读取此非挥发性存储器，即可根据非挥发性存储器中储存的精确测量结果与导通的基本阻抗的数量精确地得知合成阻抗的阻抗值，进而将驱动阻抗的阻抗值夹挤在两个高精确度的阻抗值之间。因此，本发明能以较高的精确度及/或分辨率来估计并校准驱动阻抗的阻抗值。

在上述的一般化描述中，若第一操作电压大于第二操作电压，代表待校准的驱动阻抗是一拉升(pull-up)驱动阻抗。反之，若第一操作电压小于第二操作电压，就代表待校准驱动阻抗是一拉低(pull-down)驱动阻抗。因此，上述的一般化描述就可推广应用于这两种驱动阻抗。在完整的校准过程中，本发明可依序针对这两种驱动阻抗进行校准。在上述描述中，本发明是先针对第一操作电压与输出端间的驱动阻抗进行校正；延续上述描述，本发明可继续针对输出端与第二操作电压间的另一驱动阻抗进行校准。本发明可在第一操作电压与输出端间安排另一组多个基本阻抗，并选择性地导通这些基本阻抗以在第一操作电压与输出端间合成一另一校准阻抗，并依据上述描述的原理，以另一校准阻抗来估计另一驱动阻抗的阻抗值。

在本发明中，各输出入电路(与参考输出入电路)均可分别根据一对应的强度控制而改变其信号驱动能力(强度)，对应地，驱动阻抗的阻抗值也会随强度控制而改变。本发明也可针对各种强度控制下的驱动阻抗逐一进行校准。譬如说，本发明可先将(参考)输出入电路的强度控制设定为一第一控制值，以在其输出端提供第一阻抗值的驱动阻抗；然后本发明就可依前述的一般化描述，改变导通的基本阻抗的数量，以夹挤估计出此第一阻抗值。接下来，强度控制可被改变为第二控制值，连带地驱动阻抗的阻抗值也会改变为第二阻抗值，但本发明仍可依据前述校准原理重新夹挤估计此一第二阻抗值。以此类推，本发明可一一校准出各输出入电路在不同强度控制下所分别对应的驱动阻抗值。完成校准后，当要正式驱动信号发送时，就可根据校准结果决定各输出入电路所分别对应的强度控制。譬如说，根据信号交换的需求，若某一输出入电路的驱动阻抗值应该符合一特定范围，本发明就可根据校准结果得知哪一种强度控制所对应的驱动阻抗值最能符合该特定范围，进而以该种强度控制来控制该输出入电路，确保信号交换正确。

在实施本发明时，可先在芯片出厂前通过接垫的连接而以外接的测试机台来精确地测量基本阻抗的阻抗值。然后，当芯片被整合于电子系统中后，就可在芯片进行电源启动(power-on)时进行本发明的校准，估计各强度控制下驱动阻抗的对应阻抗值，以便在正式进行信号交换时为各输出入电路选择正确的强度控制。

本发明另一方面提供一种能实现本发明上述方法的芯片，其包括有一参考基本阻抗及对应的接垫(如一GPIO接垫)、多个基本阻抗及对应的多个开关、匹配的多个输出入电路及一参考输出入电路、一非挥发性存储器及一对应的程划接口、一比较器及一控制器。其中，参考基本阻抗的阻抗值与各基本阻抗的阻抗值相等，参考基本阻抗对应的接垫用来使参考基本阻抗可耦接至一外接的测试机台(tester)，使测试机台可测量此参考基本阻抗的阻抗值，并通过程划接口将测量结果写入至非挥发性存储器。各开关则分别对应于一基本阻抗，使每一基本阻抗可通过对应开关的导通控制而让每一基本阻抗可被选择性地导通或不导通于(参考)输出入电路的输出端。控制器则用来主控本发明的实施。控制器可在多个基本阻抗中选择一给定数量的基本阻抗，并使这给定数量的基本阻抗所分别对应的开关导通，使给定数量的基本阻抗可导通至输出端并合成出一对应的校准阻抗。

本发明芯片中的电路配置与运作可用以下的一般化形式来描述。输出入电路与参考输出入电路各具有一输出端，并工作于一第一操作电压与一第二操作电压之间，可在第一操作电压与输出端(譬如说是参考输出入电路的输出端)间提供驱动阻抗。通过控制器对各开关的控制，各基本阻抗可被选择性地导通或不导通于输出端与第二操作电压之间，而导通的基本阻抗即可在输出端与第二操作电压间合成校准阻抗。因此，驱动阻抗与校准阻抗会在第一操作电压与第二操作电压间分压，并将分压情形反映于输出端的电压。本发明控制器即可根据输出端的输出电压估计该驱动阻抗的阻抗值。其中，比较器即是用来比较输出电压与一参考电压，使控制器可根据比较结果估计驱动阻抗的阻抗值。参考电压可以是第一操作电压与第二操作电压的平均值。若比较器比较后发现输出电压比参考电压更接近第一操作电压，则控制器就可估计：驱动阻抗小于校准阻抗。反之，若输出电压比参考电压更接近第二操作电压，则控制器就可判断：驱动阻抗大于校准阻抗。

根据此原理，控制器就可利用夹挤来趋近驱动阻抗的阻抗值。譬如说，控制器可使第一数量的基本阻抗导通于输出端与第二操作电压之间以合成校准阻抗，使比较器可将输出电压与参考电压比较以提供一第一比较结果；接下来，控制器另将第二数量的基本阻抗导通于输出端与第二操作电压之间，藉此来改变校准阻抗的阻抗值；比较器则再度对输出电压与参考电压进行比较，以提供一第二比较结果。其中，第一数量与第二数量相异。若第一比较结果与第二比较结果相异，控制器就可得知：驱动阻抗的阻抗值是介于第一数量的基本阻抗与第二数量的基本阻抗所分别合成的两阻抗值之间。

本发明控制器同样可依序校准拉升驱动阻抗与拉低驱动阻抗。延续上述的一般化描述，若各输出入电路与参考输出入电路皆可在其输出端与第二操作电压间提供另一个驱动阻抗，本发明芯片中就会在第一操作电压与输出端(如参考输出入电路的输出端)间设置多个基本阻抗与多个对应的开关，使控制器可在第一操作电压与输出端间选择性导通基本阻抗，合成另一校准阻抗。在此配置下，控制器就可根据比较器的比较结果来夹挤校准另一驱动阻抗的阻抗值。

在本发明芯片中，各输出入电路与参考输出入电路可根据一强度控制而各自改变驱动阻抗的阻抗值；而本发明控制器可先将强度控制设定为一第一控制值，校准此情形下的驱动阻抗值。然后，控制器可将强度控制改变为一第二控制值，再重新校准对应的驱动阻抗值，以此类推。以这种方式，控制器可一一校准出输出入电路在不同强度控制下所分别对应的驱动阻抗值。完成校准后，当要正式驱动信号发送时，控制器就可根据校准结果及各输出入电路的驱动阻抗需求来决定各输出入电路所分别对应的强度控制。譬如说，根据信号交换的需求，若某一输出入电路的驱动阻抗值应该符合一特定范围，控制器就可根据校准结果得知哪一种强度控制所对应的驱动阻抗值最能符合该特定范围，进而以该种强度控制来控制该输出入电路，确保信号交换正确。

本发明芯片可在出厂前先接上外接测试机台，以外接测试机台精确地测量参考基本阻抗的阻抗值，并通过非挥发性存储器的程划接口来将测量结果写入至非挥发性存储器。当芯片被整合于电子系统中后，本发明芯片中的控制器就可在芯片进行电源启动(power-on)时先读取非挥发性存储器中记录的测量结果，并依据测量结果与导通的基本阻抗的数量得知其所合成的校准阻抗值，再藉由校准阻抗的调整分别估计各强度控制下驱动阻抗的对应阻抗值，以便在正式进行信号交换时为各输出入电路选择正确的强度控制。

由于本发明是以选择性导通的内建基本阻抗合成校准阻抗，等效上就是以基本阻抗实现出一个阻抗值可变的校准阻抗。而当以外接测试机台测量(参考)基本阻抗的阻抗值时，等效上也就是测量校准阻抗的可变阻抗值分辨率，因为基本阻抗的阻抗值可用来推导得知校准阻抗的改变的情形。因此，本发明的又一方面是提供一种在一芯片中以一内建的可变校准阻抗校准一输出入电路的方法，其包括有：调整校准阻抗的阻抗值，并根据校准阻抗的阻抗值估计驱动阻抗的阻抗值，以校准芯片的输出入电路。

为使能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明，并非用来对本发明加以限制。

附图说明

本发明通过下列配合附图对本发明的较佳实施例的详细说明，可被获得更深入的了解，其中：

图1示意一输出入电路的实施例。

图2示意的是以一已知技术校准图1中输出入电路的情形。

图3及图4示意的架构是以本发明技术校准图1中输出入电路的实施例。

图5示意的电路架构是将图3、图4技术实施于一芯片的实施例。

图6及图7示意的流程是图5芯片实现本发明的一种实施例。

具体实施方式

请参考图1；图1中示意的是一输出入电路10的一种实施例。输出入电路10工作于操作电压Vcc与Vss之间(操作电压Vss可以是一接地端电压，操作电压Vcc则可以是一个高于接地端电压的正电压)，以在信号交换接口中实现一信号发送机制。输出入电路10可接收一输入IP及一强度控制SC，以根据输入IP而在其输出端OP驱动出对应的信号。至于输出入电路10在其输出端OP的信号驱动能力，则可通过强度控制SC来加以调整。输出入电路10中可设置有多个分别用来推挽(push/pull)信号输出的驱动单元12a与12b；譬如说，驱动单元12a中可包括有一电阻rp及一p通道金属氧化物半导体晶体管mp，驱动单元12b中亦可包括一电阻rn及一n通道金属氧化物半导体晶体管mn。各驱动单元12a与12b可分别根据强度控制SC而选择性地被导通或不导通至输出端OP，以调整输出入电路10的信号驱动能力。举例而言，当有较多的驱动单元12a与12b被导通至输出端OP，输出入电路10的信号驱动能力也就会随之增加。

另一方面，输出入电路10也会在其输出端OP呈现/提供等效输出阻抗，就如图1的图面右方所示。譬如说，当输入IP为逻辑1时，输出入电路10会在操作电压Vcc与输出端OP之间呈现一等效输出阻抗(主要是电阻性阻抗)，此输出阻抗可视为一拉升(pull-up)阻抗，以驱动阻抗Zu来代表。当输入IP为逻辑0时，输出入电路10则会在输出端OP与操作电压Vss之间呈现另一等效输出阻抗，可视为一拉低(pull-down)阻抗，以驱动阻抗Zd来代表。就如前段所述，输出入电路10的信号驱动能力是可以调整的；随着信号驱动能力的调整，输出入电路10在其输出端OP所表现/提供的各驱动阻抗Zu与Zd也会随之改变。换句话说，驱动阻抗Zu与Zd的阻抗值可视为强度控制SC的函数。

如同先前讨论过的，为维持信号交换的正确性，必须要对输出入电路的驱动阻抗进行校准。请参考图2，其所示意的即是一已知技术为一芯片14中的输出入电路10进行校准的情形。为了配合此已知校准技术的实施，芯片14中必须要为输出入电路10的输出端OP特别设置一外接的接垫Pd，使输出端OP能通过此接垫Pd而连接到一个阻值精确的外接电阻Rex。此已知技术进行校准的过程可简介如下。当芯片14进行电源启动(power-on)时，可先向输出入电路10馈送逻辑0的输入IP，使输出入电路10会在输出端OP与操作电压Vss之间呈现等效驱动阻抗Zd。在如此配置下，外接电阻Rex与驱动阻抗Zd就会在操作电压Vcc与Vss之间进行分压，而分压结果就会反映在输出端OP的电压Vop上。比较器CMP则可将电压Vop与一参考电压Vref相互比较，其所得到的比较结果CP0就可反映出驱动阻抗Zd的阻抗值。譬如说，参考电压Vref可以是操作电压Vcc与Vss的平均值；当电压Vop大于参考电压Vref时，就代表驱动阻抗Zd的阻抗值(电阻值)大于外接电阻Rex。

假设外接电阻Rex的电阻值就是驱动阻抗Zd的理想值，则此已知的校准技术会不断改变强度控制SC，使驱动阻抗Zd的阻抗值随的改变，直到比较结果逆转。譬如说，假设当强度控制SC为第一控制值sc1时，比较结果CP0显示外接电阻Rex大于对应的驱动阻抗Zd(sc1)；而当强度控制SC改变为一相异的第二控制值sc2时，比较结果CP0逆转而显示外接电组Rex小于此时的驱动阻抗Zd(sc2)。这种情形就代表，理想的强度控制SC会在第一控制值sc1与第二控制值sc2之间。不过，由图1及相关讨论可知，强度控制SC的控制值是离散量子化的(discretequantized)。若控制值sc1与sc2之间没有其它可用的控制值(也就是说，当控制值sc1与sc2是相邻、最接近的两控制值时)，已知校准技术就只能选择以控制值sc1或sc2来使驱动阻抗Zd接近外接阻抗Rex的值。在此情况下，即使外接电阻Rex的电阻值非常精确，此已知校准技术也

只能确定驱动阻抗Zd(sc1)与外接电阻Rex间的误差在|Zd(sc1)-Zd(sc2)|之间，无法更精确地校准驱动阻抗Zd(sc1)的阻抗值。同理，已知校准技术也只能以|Zd(sc1)-Zd(sc2)|此一误差来衡量驱动阻抗Zd(sc2)与外接电阻Rex的误差。这也代表了，图2中校准技术的校准分辨率(及/或精确度)是由驱动阻抗Zd受控改变的分辨率来决定的。譬如说，假设强度控制SC在两相邻量子化控制值改变时驱动阻抗Zd会对应地受控改变10％，代表校准的分辨率也只能受限于10％，无法再更精确。

以上述方式校准驱动阻抗Zd之后，图2中已知技术就会利用已校准的驱动阻抗Zd来校准另一驱动阻抗Zu。其原理是以驱动阻抗Zd为准而以强度控制SC调整驱动阻抗Zu的阻抗值，进而校准驱动阻抗Zu的阻抗值。不过，由于驱动阻抗Zu的校准是以驱动阻抗Zd为准，故对驱动阻抗Zu的校准分辨率(精确度)一定无法高于驱动阻抗Zd本身的阻抗值精确度；若驱动阻抗Zd的精确度只有10％，在校准驱动阻抗Zu时的精确度一定无法比10％更精确。也就是说，不管是对驱动阻抗Zd或Zu，图2中已知技术的校准分辨率都不足，会受限于驱动阻抗量子化受控变化的分辨率，无法更细致、更精确。另外，此已知校准技术还需特别设置的接垫Pd与外接精确电阻Rex，不仅消耗芯片14上的脚位资源，也影响电路板上的电路配置资源，并增加电路整合组装的时间与成本。

为克服图2中校准技术的缺点，本发明是改以芯片内建的可变式校准阻抗来校准输出入电路中的驱动阻抗。请参考图3与图4，此两图示意的是本发明校准架构的实施例；图3的架构实施例可用来校准输出入电路10中的拉低驱动阻抗Zd，图4的架构实施例则可用来校准拉升驱动阻抗Zu。如图3所示，为校准输出入电路10中的驱动阻抗Zd，本发明可在其输出端OP与操作电压Vcc之间架构一内建的可变校准阻抗Zcd(譬如说是一阻值可调整的电阻)，此校准阻抗Zcd的阻抗值(像是电阻值)受控于一校准控制Kd。图3中也示意了此一校准阻抗Zcd的一种实施例。校准阻抗Zcd中可设置有多个阻抗值相同的内建基本阻抗Z0(譬如说，各基本阻抗可以是电阻值相等的电阻，但不限于此)与多个对应的低阻抗开关Sa(1)至Sa(J)、Sb(1)至Sb(K)，各开关与对应的基本阻抗Z0连接于输出端OP与操作电压Vcc之间，其中J与K为定值整数。这些开关可根据校准控制Kd而分别控制各对应的基本阻抗Z0是否可导通至输出端OP，使导通的基本阻抗能在操作电压Vcc与输出端OP之间合成校准阻抗Zcd。也就是说，利用校准控制Kd选择性地导通或不导通各个开关，改变导通的基本阻抗Z0的数量，就能调整校准阻抗Zcd在输出端OP所提供的总阻抗值。

举例来说，开关Sa(1)至开关Sa(J)可以是持续导通的，使对应的基本阻抗Z0可固定导通至输出端OP；至于开关Sb(1)、…、Sb(k)至Sb(K)则可以安排为阶层式阻值控制(Ladder resistance control)，譬如说开关Sb(1)可以受控于数字校准控制Kd的最后一位(LSB，Least Significant Bit)、校准控制Kd的高一位统一控制2个开关Sb(2)至Sb(3)是否导通、次高一位统一控制4个开关Sb(4)至Sb(7)是否导通，再高一位则控制8个开关Sb(8)至Sb(15)是否导通，以此类推。

由于上述校准阻抗Zcd是耦接于操作电压Vcc与输出端OP之间，当使输出入电路10的输入IP为逻辑0时，其驱动阻抗Zd就会与校准阻抗Zcd串连在操作电压Vcc与Vss之间进行分压，并将分压结果反映在输出端OP的电压Vop上。以一比较器CMP来比较电压Vop与一参考电压Vref(其可为(Vcc+Vss)/2)的大小关系，其比较结果C0就可反映出校准阻抗Zcd与驱动阻抗Zd的大小关系。在进行校准时，本发明可先将强度控制SC固定于一控制值sc1，在此情形下不断调整校准控制Kd而改变校准阻抗Zcd的阻抗值，并观察(记录)对应的比较结果。当比较结果逆转(或相异)时，就可夹挤估计此控制值sc1下的驱动阻抗Zd(sc1)。譬如说，假设在校准控制Kd的控制值为kd1时比较结果C0反映驱动阻抗Zd(sc1)大于此时的校准阻抗Zcd(kd1)，而当校准控制Kd改变为另一控制值kd2时比较结果C0逆转而反映驱动阻抗Zd(sc1)小于此时的校准阻抗Zcd(kd2)。在此情形下，就可推论出：驱动阻抗Zd(sc1)的阻抗值在Zcd(kd1)与Zcd(kd2)之间。

在图3的实施例中，由于本发明的校准控制Kd亦是离散量子化的，所以对驱动阻抗Zd的校准分辨率(精确度)是由校准阻抗Zcd受控改变的分辨率来主导。但由于校准阻抗Zcd的分辨率可以做得十分细致，故本发明能有效增加对驱动阻抗Zd的校准分辨率。譬如说，通过适当的架构设计，若校准阻抗Zcd受控改变的分辨率可以精确到1％，就代表本发明对驱动阻抗Zd(sc1)的校准分辨率可以精确到1％的程度。

在调整校准阻抗Zcd校准驱动阻抗Zd(sc1)之后，本发明可将强度控制SC的控制值改变为另一控制值sc2，并再度以调整校准阻抗Zcd的方式来夹挤校准此时的驱动阻抗Zd(sc2)。以此类推，本发明就可藉由调整内建校准阻抗Zcd而精确地校准每一强度控制值下所对应的驱动阻抗Zd。

在图4的实施例中，本发明则是在输出端OP与操作电压Vss之间安排一内建的可变校准阻抗Zcu；当输出入电路10的输入IP为逻辑1时，输出入电路10的拉升驱动阻抗Zu就会和校准阻抗Zcu一起在操作电压Vcc与Vss之间进行分压；利用比较器CMP比较分压后电压Vop与参考电压Vref，其比较结果C1就能反映驱动阻抗Zu与校准阻抗Zcu的大小关系。类似于图3中的实施例，图4中的校准阻抗Zcu中亦可设有多个开关Sd(1)至Sd(J’)、Se(1)至Se(K’)以及对应的多个基本阻抗Z1(其中J’与K’为定值整数)，各开关可根据校准控制Ku而选择性地使对应基本阻抗Z1导通或不导通于输出端OP，以调整校准阻抗Zcu的总阻抗值。各基本阻抗Z1的阻抗值则可以和图3中各基本阻抗Z0的阻抗值相同。至于校准的原理与本发明图3中的实施例相同，同样是先将强度控制SC固定于一控制值sc1并不断改变校准阻抗Zcu的值来校准驱动阻抗Zu(sc1)，同理再校准另一控制值sc2下的驱动阻抗Zu(sc2)，以此类推。

在讨论图3、图4后，已经可以初步了解本发明与图2中校准技术的一些差异。图2中已知校准技术是通过强度控制SC的调整而不断改变驱动阻抗Zd，以配合固定的外接电阻Rex校准驱动阻抗Zd。本发明于图3中的技术则是通过校准控制Kd的调整而不断改变内建校准阻抗Zcd，以校准固定强度控制下的的驱动阻抗Zd。对图2技术而言，由于驱动阻抗Zd改变的分辨率不足，此已知校准技术的分辨率与精确度也随的受限。因为驱动阻抗Zd改变的分辨率与输出入电路本身的电路架构、功率消耗、响应速度及布局面积等因素均有深切的关联，不太可能只为了增加校准的分辨率而改变输出入电路的设计。相较之下，本发明校准的分辨率则由内建校准阻抗Zcd的可变阻抗值分辨率主导，此内建校准阻抗Zcd是专门为校准而设计，不用与输出入电路本身的各种设计考量妥协，故校准阻抗的分辨率可以做的十分精确，大幅提高本发明校准技术的校准分辨率与精确度。

另一方面，由于图2中技术是以校准后的驱动阻抗Zd作为基准来校准另一驱动阻抗Zu，连带使驱动阻抗Zu的校准分辨率也无法提高。相较之下，本发明则可用图4中技术独立地校准另一驱动阻抗Zu，使驱动阻抗Zd及Zu的校准分辨率都能有效提高。

除此之外，本发明校准阻抗Zcd(图3)与Zcu(图4)都是与输出入电路10一起内建于同一芯片的，故不再需要像图2中技术设置外接电阻Rex及专用接垫Pd，节省芯片与电路板的资源与成本。

由本发明于图3、图4的实施例可知，校准阻抗Zcd、Zcu的阻抗值是由各基本阻抗Z0(Z1)的阻抗值(如电阻值)与导通的基本阻抗的数量所共同决定。由于各基本阻抗均内建于芯片中，不同芯片中的基本阻抗常会因制程漂移而使其阻抗值也有所差异。为了精确得知各芯片中基本阻抗的阻抗值，本发明可在芯片出厂前先以外接测试机台分别为各芯片精确地测量基本阻抗的阻抗值，并将测量到的阻抗值写入(记录及/或烧录)至芯片中的非挥发性存储器。等芯片整合于电路板上并要开始正常运作时，就可由此非挥发性存储器中读取基本阻抗的阻抗值，配合各校准控制Kd(或Ku)下导通的基本阻抗数量来确定对应校准阻抗Zcd(或Zcu)的阻抗值，进而估计出各驱动阻抗Zd(或Zu)的阻抗值，完成对驱动阻抗的校正。请参考图5，其所示意的是本发明技术实施于一芯片20的实施例。

芯片20中包括有一参考基本阻抗Z0r及对应的接垫Pd_G(如一GPIO接垫)、用来合成校准阻抗Zcd与Zcu的多个基本阻抗Z0、Z1及对应的多个开关(详示于图3与图4)、相互匹配的多个输出入电路10d及一参考输出入电路10r、一非挥发性的存储器M_rom及一对应的程划接口16、一比较器CMP、一控制器18及用来支持控制器18运作的挥发性的存储器M_ram。其中，这些输出入电路10d不限于大小(size)完全相同的输出入电路，参考基本阻抗Z0r的阻抗值与各基本阻抗的阻抗值Z0、Z1相等，参考基本阻抗对应的接垫Pd_G用来使参考基本阻抗Z0r可耦接至一外接的测试机台(未示于图5)，使测试机台可测量此参考基本阻抗Z0r的阻抗值，并通过程划接口16将测量结果写入至非挥发性存储器M_rom。利用此参考基本阻抗Z0r的阻抗值测量结果，等效上就可得知其它基本阻抗Z0、Z1的阻抗值。在记录阻抗值时，本发明可先建立一查表(LUT，Look-Up Table)，将各种阻抗值对应至不同的代码，例如阻抗值为8欧姆，其代码即为“0100”；而由外接机台测量到的阻抗值就可用对应的代码写入至非挥发性存储器M_rom。该非挥发性存储器可用闪存或可电子写入的只读存储器来实现，或者，也可用可电子烧熔的特殊导线(譬如说e-fuse)来予以实现。有许多芯片原本就已经有内建的非挥发性存储器(譬如说是用来储存韧体的非挥发性存储器)，本发明也可利用此既有的非挥发性存储器来记录基本阻抗的阻抗值。另外，一般芯片原本就会附有多个GPIO接垫，故本发明可使用既有的GPIO接垫作为参考基本阻抗Z0r所对应的接垫Pd_G，并不需要占用专属的脚位资源。

在芯片20中，参考输出入电路10r与各输出入电路10d是匹配的。也就是说，参考输出入电路10r与各输出入电路10d的制程参数、电路与布局架构均相同，亦同样工作于操作电压Vcc与Vss之间。各输出入电路10d分别耦接于接垫Pd_IO1或Pd_IO2(譬如说是输出入接垫)，以实现芯片20的信号交换接口，发挥信号发送的功能；这些输出入电路10d亦可分别接收对应的输入IPd及强度控制SCd1、SCd2。参考输出入电路10r则专门用作校准的用途，本发明于图3、图4的校准架构即可实现在图5的参考输出入电路10r上。也就是说，图3中由各开关及对应基本阻抗Z0所合成的校准阻抗Zcd即为图5中的校准阻抗Zcd，其阻抗值同样受控于校准控制Kd；同理，图5中的校准阻抗Zcu则可由图4中的架构来实现，并受控于校准控制Ku。控制器18则用来主控本发明的实施。通过校准控制Ku或Kd，控制器18可在多个基本阻抗中选择一给定数量的基本阻抗，并使这给定数量的基本阻抗所分别对应的开关导通，使给定数量的基本阻抗可导通至参考输出入电路10r的输出端OP，并合成出对应的校准阻抗Zcu(Ku)或Zcd(Kd)。另外，控制器18亦控制各输出入电路10d的强度控制SCd1或SCd2，以及参考输出入电路10r的输入IPr与强度控制SCr。

本发明控制器18可通过校准控制Kd及Ku、强度控制SCr与输入IPr来一一校准不同强度控制下的驱动阻抗Zd与Zu，其原理已经描述于图3及图4，此处不再赘述。控制器18可将校准结果以另一查表22的形式储存于存储器M_ram中。如图5中所示意的，此查表可列举不同强度控制SCr下各驱动阻抗Zd与Zu所对应的阻抗值，譬如说当强度控制SCr为控制值sc1时，驱动阻抗Zd的阻抗值(电阻值)为zd1，驱动阻抗Zu的阻抗值(电阻值)则为zu1，以此类推。

完成校准后，当本发明芯片20要正式驱动信号发送时，控制器18就可根据校准结果(查表22)及各输出入电路10d的驱动阻抗需求来决定各输出入电路10d所分别对应的强度控制SCd1或SCd2。譬如说，根据信号交换的需求，假设各接垫Pd_IO1用来实现第一种信号交换接口，其所连接的各输出入电路10d的驱动阻抗值应该符合一特定范围，控制器18就可根据校准结果(查表22)得知哪一种强度控制值下的驱动阻抗值最能符合该特定范围，并在强度控制SCd1中以该种控制值来控制对应的输出入电路10d，确保信号交换正确。同理，若各接垫Pd_IO2用来实现第二种信号交换接口，其需求的驱动阻抗值也许和第一种信号交换接口的需求不同，但控制器18同样可以通过查表22而查出强度控制SCd2的较佳控制值，以控制对应的输出入电路10d。

延续图3至图5的实施例，本发明芯片20及控制器18的运作流程可由图6及图7的实施例来简要描述。图6中的流程600主要为一测量流程，其包括下列步骤：

步骤602：开始测量基本阻抗的阻抗值，也就是测量参考基本阻抗Z0r(图5)的阻抗值。

步骤604：将外接测试机台连接于接垫Pd_G。

步骤606：以外接测试机台测量参考基本阻抗Z0r的阻抗值。

步骤608：将测量结果通过程划接口16而写入至非挥发性存储器M_rom。

步骤610：可结束基本阻抗的测量。

在流程600中，各步骤602至610可在芯片封装后(或是封装前)、出厂前进行。外接机台的测试本来就是所有芯片在出厂前都必须进行的流程，故步骤602至610只是额外增加一个简单的测试项目，并不会增加出厂前测试的负担。利用流程600中的测量结果，就可进行图7中的流程700；此流程700主要为一校准流程，可包括下列步骤：

步骤712：在芯片20已经整合在电子系统后，每当芯片20要进行电源启动时，就可进行本发明的驱动阻抗校准流程。

步骤714：读取非挥发性存储器M_rom中储存的基本阻抗值(也就是流程600中写入的测量值)，作为校准流程700进行时的参考。读取到的阻抗值测量结果可暂存于挥发性存储器M_ram中。

步骤716：设定参考输出入电路10r的输入IPr，以决定要校准驱动阻抗Zd或Zu。譬如说，若要先校准驱动阻抗Zd，可先将输入IPr设定为逻辑0(请参考图3)。

步骤718：设定强度控制SCr的初始值。

步骤720：设定校准控制Kd(或Ku)的初始值。等效上，就是决定要先在校准阻抗中导通几个基本阻抗。

步骤722：如前面讨论过的，校准阻抗与驱动阻抗(Zcd与Zd，或是Zcu与Zu)会在操作电压Vcc与Vss间分压，分压结果将反映于参考输出入电路10r的输出端OP；利用比较器CMP将输出端OP电压与参考电压Vref作比较，比较结果将反映校准阻抗与驱动阻抗的大小关系。

步骤724：决定是否要改变校准控制的控制值并重新进行比较。若是，则进行至步骤726；若否，则进行至步骤728。譬如说，若校准控制所有的量子化控制值(或合理范围内可用的控制值)都已经被用来改变校准阻抗的值并进行了对应的比较，则可进行至步骤728。或者，在合理情形下，若已经不用再继续尝试其它的校准控制值，亦可直接进行至步骤728。

步骤726：更新校准控制的控制值，并递归至步骤722。也就是持续调整校准阻抗的阻抗值(持续改变校准阻抗中导通的基本阻抗的数量)，以继续校准驱动阻抗。

步骤728：记录校准结果，譬如说将校准结果(及对应的强度控制)记录于查表22中，完成查表22中的一个项目(entry)。步骤722、724至726的递归可循以下规则进行：在步骤720设定校准控制时，先将校准阻抗调整成最大值(譬如说，在校准阻抗中使导通的基本阻抗的数量最少；以图3的校准阻抗Zcd为例，可以只导通开关Sa(1)至Sa(J)，其它不导通)，并进行步骤722的比较；从步骤724进行至步骤726乃至于步骤722时，再将校准阻抗调整为最小值(譬如说在校准阻抗中选择导通最多个基本阻抗)，再度进行步骤722的比较。若前后两次的比较结果没有逆转，代表此强度控制下的驱动阻抗已经逸出可校准的范围，故在进行至步骤724时，就可将流程导向至步骤728，将此情形下的驱动阻抗记录为无法校准。反之，若前后两次进行步骤722时所得到的比较结果相互逆转，代表此时的驱动阻抗在可校准的范围内，故可继续步骤724、726至722的递归，以更细致的校准控制值反复变化校准阻抗的值以夹挤出驱动阻抗的阻抗值。当然，在上述规则中，也可以在步骤720中先将校准阻抗调整为最小值，再次递归时再调整为最大值，同样可了解待校准驱动阻抗的阻抗值是否落在可校准的范围内。

步骤730：决定是否还有另一强度控制下的驱动阻抗需要校准。若是，则进行至步骤732；若否，则进行至步骤734。譬如说，若各种强度控制下的驱动阻抗均已校准完毕，或在合理状况下已经不用校准其它强度控制值下的驱动阻抗，皆可进行至步骤734。反之，若还有其它强度控制下的驱动阻抗尚待校准，则可进行至步骤732。

步骤732：更新强度控制的控制值，并递归至步骤720，重新校准新强度控制下的驱动阻抗。

步骤734：决定是否还有另一个驱动阻抗待校准。若是，则进行至步骤736；若否，则进行至步骤738。譬如说，若已经校准完各强度控制下的拉低驱动阻抗，则可进行至步骤736以继续校准各种强度控制下的拉升驱动阻抗。反之，若拉低及拉升驱动阻抗均已校准完毕，则可进行至步骤738。

步骤736：改变参考输出入电路10r的输入IPr，使参考输出入电路10r提供另一个驱动阻抗。譬如说，若要校准驱动阻抗Zu，就可将输入IPr设定为逻辑1(请参考图4)。

步骤738：进行至此步骤，控制器18应该已经将查表22(图5)建立完毕，故可结束本发明的校准流程。接下来，控制器18就能利用查表22来调整各个真正用来发送信号的输出入电路10d。

在本发明上述流程中，各步骤也可合理适当地调换次序，不限于图7中的实施例。譬如说，在校准某一强度控制下的拉低驱动阻抗后，可先校准同一强度控制下的拉升驱动阻抗，以此类推。

总结来说，相较于图2中以固定外接电阻Rex校准驱动阻抗的已知校准技术，本发明是以可变内建校准阻抗来校准驱动阻抗，故本发明校准技术不需使用特殊专用的接垫与外接电阻，可减少芯片及电路板上的空间需求、资源消耗以及组装、制造上的时间与成本。此外，本发明可增加驱动阻抗校准的精确度与分辨率，能适应要求十分严格的高速信号交换需求，维持信号交换的正确性。本发明可应用于双倍数据速度存储器的信号交换接口；图5中的控制器18可用软件、硬件或固件方式来予以实现。在图3、图4的实施例中，各基本阻抗Z0与Z1可用电阻或其它可提供适当阻抗的主动组件(例如适当连接的晶体管)或被动组件实现。基本阻抗Z0与Z1的阻抗值(电阻值)可以相同或不相同。譬如说，可利用布局上的安排(如电阻长度、宽度的安排)而使基本阻抗Z1的阻抗值固定为基本阻抗Z0的1.5倍；在此情形下，同样可由基本阻抗Z0的阻抗测量值推导得知基本阻抗Z1的阻抗值。此外，在图3、图4的实施例中，各开关均对应一基本阻抗；但本发明不受限于此。譬如说，某些开关可分别控制两串连的基本阻抗Z0(总阻抗2*Z0)是否可导通至输出端OP，另外的某些开关则可分别控制两并连基本阻抗Z0(总阻抗Z0/2)是否可导通至输出端OP。而图3、图4中基本阻抗Z0与Z1(与对应开关)的数量也可以相同或不同。另一方面，在本发明非挥发性存储器中，除了在测量流程600进行时记录基本阻抗的测量值之外，也可在校准流程700进行时记录校准中的一些参数，譬如说是校准结果(如查表22)，以作为下一次再度进行校准流程时的参考(例如说是当作初始值的参考)。

综上所述，虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作各种等同的改变或替换，因此本发明的保护范围当视后附的本申请权利要求书所界定的为准。

Claims (20)

1.一种应用于一芯片中校准一输出入电路的方法，该输出入电路设有一输出端，而该方法包含有：

测量设于该芯片中的一基本阻抗的阻抗值，并将该测量的阻抗值记录于该芯片中的一非挥发性存储器；

提供一驱动阻抗于该输出入电路的该输出端；

导通设于该芯片中的多个基本阻抗，以根据该多个导通的基本阻抗合成一对应该驱动阻抗的校准阻抗，该校准阻抗与该驱动阻抗工作于一第一操作电压与一第二操作电压之间，并对该第一操作电压与该第二操作电压进行分压，在该输出端产生输出电压；

将该输出端的该输出电压与一参考电压比较，根据比较结果改变校准阻抗的阻抗值；以及

根据该校准阻抗估计该驱动阻抗的阻抗值，以校准该输出入电路。

2.根据权利要求1所述的方法，其特征在于，该输出入电路工作于一第一操作电压与一第二操作电压之间，而使于该提供该驱动阻抗步骤中，该驱动阻抗是提供于该输出入电路的该第一操作电压与该输出端间。

3.根据权利要求2所述的方法，其特征在于，该导通步骤导通该多个基本阻抗于该输出端与该第二操作电压之间，以使该多个导通的基本阻抗可在该输出端与该第二操作电压间合成该校准阻抗。

4.根据权利要求3所述的方法，其特征在于，另包含有：

提供一另一驱动阻抗于该输出入电路的该输出端与该第二操作电压间；

导通另一多个基本阻抗于该第一操作电压与该输出端间，以根据该另一多个导通的基本阻抗而在该第一操作电压与该输出端间合成一另一校准阻抗；以及

根据该另一校准阻抗的阻抗值估计该另一驱动阻抗的阻抗值，以校准该输出入电路。

5.根据权利要求1所述的方法，其特征在于，每一基本阻抗通过一对应开关的导通控制而耦接至该输出端；而选择性地导通这些基本阻抗中的一第一给定数量的基本阻抗以合成该校准阻抗，使得该第一给定数量的基本阻抗所分别对应的开关导通，以合成出该校准阻抗。

6.根据权利要求5所述的方法，其特征在于，该芯片另包含有：

一参考基本阻抗，耦接于该芯片的一个接垫；该参考基本阻抗的阻抗值与各该多个基本阻抗的阻抗值相同；

而当测量该基本阻抗的阻抗值时，是测量该参考基本阻抗的阻抗值。

7.根据权利要求1所述的方法，其特征在于，该输出入电路根据一强度控制而改变该驱动阻抗的阻抗值；该提供该驱动阻抗步骤是将该强度控制设定为一第一控制值，以使该输出入电路于该输出端提供第一阻抗值的驱动阻抗；而该估计步骤，是根据该校准阻抗估计该第一阻抗值。

8.根据权利要求7所述的方法，其特征在于，另包含有：

当估计该第一阻抗值之后，将该强度控制设定为一第二控制值，以提供第二阻抗值的驱动阻抗于该输出入电路的该输出端；

导通一第二给定数量的基本阻抗，以根据导通的该第二给定数量的基本阻抗重新合成对应的校准阻抗；以及

根据该重新合成的校准阻抗估计该第二阻抗值。

9.根据权利要求7所述的方法，其特征在于，该输出入电路是一参考输出入电路；于该提供该驱动阻抗步骤及该估计步骤中，该驱动阻抗是由该参考输出入电路提供；该芯片另包含有：

多个输出入电路，各输出入电路与该参考输出入电路匹配；

而该方法另包含有：

根据该参考输出入电路的校准结果决定该多个输出入电路所分别对应的强度控制。

10.根据权利要求1所述的方法，其特征在于，另包含有：

读取该存储器中记录的测量结果；

而该估计步骤是依据该测量结果与导通的基本阻抗的数量估计该驱动阻抗的阻抗值。

11.一种芯片，其包含有：

一输出入电路，其设有一输出端，于该输出端提供一驱动阻抗；

多个基本阻抗，耦接于该输出端；

一非挥发性存储器，用以记录该基本阻抗的阻抗值测量结果；以及

一控制器，

其中，该控制器选择性地导通或不导通这些基本阻抗于该输出端，合成一对应的校准阻抗以估计该驱动阻抗的阻抗值；该校准阻抗与该驱动阻抗工作于一第一操作电压与一第二操作电压之间，并对该第一操作电压与该第二操作电压进行分压，在该输出端产生输出电压；以及

一比较器，将该输出端的该输出电压与一参考电压比较，该控制器根据比较结果改变校准阻抗的阻抗值。

12.根据权利要求11所述的芯片，其特征在于，该输出入电路工作于一第一操作电压与一第二操作电压之间，并于该第一操作电压与该输出端间提供该驱动阻抗。

13.根据权利要求12所述的芯片，其特征在于，这些基本阻抗可被选择性地导通或不导通于该输出端与该第二操作电压之间，使得导通的基本阻抗在该输出端与该第二操作电压间合成该校准阻抗。

14.根据权利要求12所述的芯片，其特征在于，该输出入电路另在该输出端与该第二操作电压间提供一另一驱动阻抗；该芯片另包含有：

另一多个基本阻抗，耦接于该第一操作电压与该输出端；

而该控制器另选择性地导通或不导通该另一多个基本阻抗于该第一操作电压与该输出端之间，合成另一对应的校准阻抗以估计该驱动阻抗的阻抗值。

15.根据权利要求11所述的芯片，其特征在于，另包含有：

多个开关，各开关对应于该多个基本阻抗中一基本阻抗，使每一基本阻抗可通过对应的开关的导通控制而让每一基本阻抗可被选择性地导通或不导通于该输出端；

而当导通的基本阻抗导通合成该校准阻抗时，该控制器是在该多个基本阻抗中选择一第一给定数量的基本阻抗，并使该第一给定数量的基本阻抗所分别对应的开关导通，使该第一给定数量的基本阻抗可导通至该输出端并合成出该校准阻抗。

16.根据权利要求15所述的芯片，其特征在于，该芯片另包含有：

一参考基本阻抗，耦接于该芯片的一个接垫；该参考基本阻抗的阻抗值与各该多个基本阻抗的阻抗值相同；而该非挥发性存储器中是记录该参考基本阻抗的阻抗值测量结果。

17.根据权利要求11所述的芯片，其特征在于，该控制器可读取该存储器中记录的测量结果；而当该控制器在根据该校准阻抗估计该驱动阻抗的阻抗值时，该控制器依据该测量结果与导通的基本阻抗的数量估计该驱动阻抗的阻抗值。

18.一种在一芯片中校准一输出入电路的方法，该输出入电路设有一输出端，该芯片中另设有一可变的校准阻抗，耦接于该输出端，而该方法包含有：

于该输出入电路于该输出端提供一驱动阻抗；

该校准阻抗与该驱动阻抗工作于一第一操作电压与一第二操作电压之间，并对该第一操作电压与该第二操作电压进行分压，在该输出端产生输出电压；

将该输出端的该输出电压与一参考电压比较，根据比较结果

调整该校准阻抗的阻抗值；以及

并根据该校准阻抗的阻抗值估计该驱动阻抗的阻抗值，以校准该输出入电路。

19.根据权利要求18所述的方法，其特征在于，该芯片另包含有一非挥发性存储器，而该方法另包含有：

测量该校准阻抗的可变阻抗值分辨率，并将测量结果记录于该芯片中的该非挥发性存储器。

20.根据权利要求18所述的方法，其特征在于，该芯片另包含有多个基本阻抗，用来合成该校准阻抗；而当调整该校准阻抗的阻抗值时，是选择使不同数量的基本阻抗导通至该输出端。

Images