CN113421598A - 校准电路、存储器装置及端接电阻的校准方法 - Google Patents
校准电路、存储器装置及端接电阻的校准方法 Download PDFInfo
- Publication number
- CN113421598A CN113421598A CN202110733072.7A CN202110733072A CN113421598A CN 113421598 A CN113421598 A CN 113421598A CN 202110733072 A CN202110733072 A CN 202110733072A CN 113421598 A CN113421598 A CN 113421598A
- Authority
- CN
- China
- Prior art keywords
- code
- calibration
- termination resistance
- control signal
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Memory System (AREA)
Abstract
本申请公开了一种用于数据接口的数据输出驱动器的校准电路,该校准电路包括:控制电路,配置成根据校准时钟信号和校准开始信号在第一时间段生成第一控制信号;电压发生单元,配置成根据所述第一控制信号生成第一参考电压;代码生成单元,配置成根据所述第一控制信号和所述第一参考电压生成第一校准代码;代码寄存单元,存储有参考端接电阻代码和参考驱动强度代码;以及计算单元,配置成从所述第一校准代码获取第一驱动强度代码,并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第一驱动强度代码和第一调整代码计算并生成第一端接电阻代码,以校准所述数据输出驱动器中的端接电阻。
Description
技术领域
本申请涉及半导体存储器领域,更具体地,涉及用于存储器装置的数据输出驱动器的校准电路、包括该校准电路的存储器装置以及用于存储器装置的数据输出驱动器的端接电阻的校准方法。
背景技术
端接电阻可以将存储器装置的内部的阻抗与外部的阻抗进行匹配,进而减少数据信号的反射,以提高数据信号的质量。包括端接电阻的数据输出驱动器可以应用于具有高操作速度的半导体存储器系统中。
通常使用ZQ校准来对数据输出驱动器进行校准。ZQ校准可以对驱动力进行有效的校准。但是,ZQ校准可能会对端接电阻代码产生偏移,进而影响校准后端接电阻的准确度。
发明内容
本申请提供了一种可以至少克服或部分克服相关技术中的上述至少一个缺陷的解决方案。
本申请的一方面提供了一种用于数据接口的数据输出驱动器的校准电路,该校准电路包括:控制电路,配置成根据校准时钟信号和校准开始信号在第一时间段生成第一控制信号;电压发生单元,配置成根据第一控制信号生成第一参考电压;代码生成单元,配置成根据所述第一控制信号和所述第一参考电压生成第一校准代码;代码寄存单元,存储有参考端接电阻代码和参考驱动强度代码;以及计算单元,配置成从所述第一校准代码获取第一驱动强度代码,并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第一驱动强度代码和第一调整代码计算并生成第一端接电阻代码,以校准所述数据输出驱动器中的端接电阻。
在一些示例性实施方式中,所述调整代码由所述代码生成单元根据所述第一控制信号和所述第一参考电压生成。
在一些示例性实施方式中,所述校准电路还包括:动态代码生成单元,根据外部环境的压强、体积和温度的变化而动态地生成所述第一调整代码。
在一些示例性实施方式中,所述控制电路还被配置成根据所述校准时钟信号在第二时间段生成第二控制信号,所述第二时间段不同于所述第一时间段。
在一些示例性实施方式中,所述电压发生单元在所述第二时间段内根据所述第二控制信号生成第二参考电压,其中,所述第二参考电压与所述参考电压具有不同的电平;所述代码生成单元在所述第二时间段根据所述第二控制信号和所述第二参考电压生成第二校准代码;以及所述计算单元在所述第二时间段从所述第二校准代码获取第二驱动强度代码,并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第二驱动强度代码和第二调整代码计算并生成第二端接电阻代码。
在一些示例性实施方式中,所述第二调整代码由所述代码生成单元根据所述第二控制信号和所述第二参考电压生成。
在一些示例性实施方式中,所述第一控制信号早于所述第二控制信号生成。
在一些示例性实施方式中,所述数据输出驱动器包括上拉端接电阻和下拉端接电阻。可选地,所述第一端接电阻代码对所述上拉端接电阻执行校准,以及所述第二端接电阻代码对所述下拉端接电阻执行校准。可选地,所述第一端接电阻代码对所述下拉端接电阻执行校准,以及所述第二端接电阻代码对所述上拉端接电阻执行校准。
在一些示例性实施方式中,所述参考端接电阻代码包括基于所述上拉端接电阻的电阻值确定的第一参考端接电阻代码和基于所述下拉端接电阻的电阻值确定的第二参考端接电阻代码。
在一些示例性实施方式中,所述参考驱动强度代码包括基于所述上拉端接电阻的电阻值确定的第一参考驱动强度代码和基于所述下拉端接电阻的电阻值确定的第二参考驱动强度代码。
在一些示例性实施方式中,所述第一参考电压基于所述数据输出驱动器的端接形式与所述上拉端接电阻的值来确定,以及所述第二参考电压基于所述数据输出驱动器的端接形式与所述下拉端接电阻的值来确定。
在一些示例性实施方式中,所述参考端接电阻代码和所述参考驱动强度代码分别是在使用所述校准电路对所述端接电阻开始校准前的端接电阻代码和驱动强度代码。
在一些示例性实施方式中,所述校准电路适用于存储器装置的数据输出驱动器。
本申请的另一方面提供了一种存储器装置,该存储器装置包括如上所述的校准电路。
本申请的又一方面提供了一种存储器系统,该存储器系统包括控制器单元以及多个如上所述的存储器装置。
本申请的又一方面提供了一种用于数据接口的数据输出驱动器的端接电阻的校准方法,所述校准方法包括:根据校准时钟信号和校准开始信号在第一时间段生成第一控制信号;根据控制信号生成第一参考电压;根据所述第一控制信号和所述第一参考电压生成第一校准代码;以及从所述第一校准代码获取第一驱动强度代码,并根据所述第一驱动强度代码、第一调整代码、参考端接电阻代码和参考驱动强度代码计算并生成第一端接电阻代码,以校准所述端接电阻。
在一些示例性实施方式中,所述方法还包括:根据所述第一控制信号和所述第一参考电压生成所述第一调整代码。
在一些示例性实施方式中,所述方法还包括:根据外部环境的压强、体积和温度的变化而动态地生成所述第一调整代码。
在一些示例性实施方式中,所述方法还包括:根据所述校准时钟信号在第二时间段生成第二控制信号,其中,所述第二时间段不同于所述第一时间段。
在一些示例性实施方式中,所述方法还包括:根据所述第二控制信号生成第二参考电压;根据所述第二控制信号和所述第二参考电压生成第二校准代码;以及从所述第二校准代码获取第二驱动强度代码,并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第二驱动强度代码和第二调整代码计算并生成第二端接电阻代码。
在一些示例性实施方式中,所述方法还包括:根据所述第二控制信号和所述第二参考电压生成所述第二调整代码。
在一些示例性实施方式中,所述第一控制信号早于所述第二控制信号生成。
在一些示例性实施方式中,所述数据输出驱动器包括上拉端接电阻和下拉端接电阻。可选地,所述方法还包括:通过所述第一端接电阻代码对所述上拉端接电阻执行校准,以及通过所述第二端接电阻代码对所述下拉端接电阻执行校准。可选地,所述方法还包括:通过所述第一端接电阻代码对所述下拉端接电阻执行校准,以及通过所述第二端接电阻代码对所述上拉端接电阻执行校准。
在一些示例性实施方式中,所述方法还包括:基于所述数据输出驱动器的端接形式与所述上拉端接电阻的值来确定所述第一参考电压;以及基于所述数据输出驱动器的端接形式与所述下拉端接电阻的值来确定所述第二参考电压。
在一些示例性实施方式中,所述参考端接电阻代码和所述参考驱动强度代码分别是在使用所述校准方法对所述端接电阻开始校准前的端接电阻代码和驱动强度代码。
本申请的又一方面提供了一种使用如上所述的校准方法校准存储器装置的方法。
本申请的又一方面提供了一种使用如上所述的方法校准包括控制器单元以及多个所述存储器装置的存储器系统的方法。
根据本申请实施方式的校准电路及校准方法,通过引入调整代码并使用计算单元根据算法计算生成端接电阻代码,可以降低因应用ZQ 校准对驱动力进行校准而对端接电阻代码的准确度产生的影响。
附图说明
通过参照以下附图进行的详细描述,本申请的实施方式的以上及其它优点将变得显而易见,附图旨在示出本申请的示例性实施方式而非对其进行限制。在附图中:
图1示意性示出了根据本申请的示例性实施方式的电子装置的框图;
图2示意性示出了根据本申请的示例性实施方式的存储器系统的框图;
图3示意性示出了根据本申请的示例性实施方式的存储器装置的框图;
图4示意性示出了根据本申请的示例性实施方式的校准电路的框图;
图5示意性示出了根据本申请的另一示例性实施方式的校准电路的框图;
图6A和图6B示意性示出了根据本申请的示例性实施方式的计算单元的工作原理的框图;以及
图7示意性示出了根据本申请的示例性实施方式的端接电阻的校准方法的流程框图。
具体实施方式
为了更好地理解本申请,将参照附图对本申请的各个方面做出更详细的说明。应理解,这些详细说明只是对本申请的示例性实施方式的描述,而非以任何方式限制本申请的范围。另外,为了更加清楚和简洁,可省略对本领域公知的特征的描述。
在整个附图和具体实施方式中,相同的附图标记指代相同的元件。出于清楚、说明和方便的目的,附图可能未按照比例绘制,并且附图中元件的相对尺寸、比例和描绘可能被夸大。
应注意,在本说明书中,第一、第二等的表述仅用于将一个特征与另一个特征区分开来,而不表示对特征的任何限制。因此,在不背离本申请的教导的情况下,下文中讨论的第一控制信号可被称作第二控制信号,同样地,第二控制信号也可被称作第一控制信号。
应理解的是,在本申请中,当元件或层被描述为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时,其可直接在另一元件或层上、直接连接至或联接至另一元件或层,或者可存在介于中间的元件或层。当元件称为“直接位于”另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时,不存在介于中间的元件或层。在说明书全文中,相同的标号指代相同的元件。如本文中使用的,用语“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
还应理解的是,用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”,当在本说明书中使用时表示存在所陈述的特征、整体、步骤、操作、元件和/或部件,但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。此外,当诸如“...中的至少一个”的表述出现在所列特征的列表之后时,修饰整个所列特征,而不是修饰列表中的单独元件。此外,当描述本申请的实施方式时,使用“可以”表示“本申请的一个或多个实施方式”。并且,用语“示例性的”旨在指代示例或举例说明。
除非另外限定,否则本文中使用的所有用语(包括技术用语和科学用语)均具有与本发明所属领域普通技术人员的通常理解相同的含义。还应理解的是,用语(例如在常用词典中定义的用语)应被解释为具有与它们在相关技术的上下文中的含义一致的含义,并且将不被以理想化或过于形式化意义解释,除非本文中明确如此限定。
以下将参照附图来对本申请的各个方面进行更详细的说明。
图1示意性示出了根据本申请的实施方式的电子装置10的框图。
参考图1,电子装置10包括主机20和存储器系统30。存储器系统30可以包括存储器控制单元100和多个半导体存储器装置200a至 200n。主机20可以向存储器系统30提供数据写入请求或数据读取请求。另外,响应于来自主机20的数据擦除请求,存储器系统30可以针对由主机20指示的区域的数据执行擦除操作。
主机20可以通过各种接口协议与存储器系统30通信。例如,主机20可以通过通用串行总线(USB)协议、多媒体卡(MMC)协议、高级技术附件(ATA)协议、串行ATA(SATA)协议、并行ATA(PATA) 协议、外围组件互连快速(PCI-E)协议、小型计算机系统接口(SCSI) 协议、增强型小型装置接口(ESDI)协议以及智能驱动电子(IDE)协议中的一种与存储器系统30通信。此外,非易失性存储器快速(NVMe) 可以用作针对存储器系统30(例如,SSD)进行优化的接口。
存储器控制单元100与多个半导体存储器装置200a至200n分别通信连接,使得存储器控制单元100可以控制主机20与存储器装置 200a至200n之间的总体数据交换。例如,存储器控制单元100可以响应于来自主机20的数据写入请求将数据写入存储器装置200a至200n,或者响应于来自主机20的数据读取请求从存储器装置200a至 200n读取数据。
在示例性实施方式中,存储器系统30可以包括至少一个固态驱动器(SSD)。当存储器系统30包括SSD时,存储器装置200a至200n 可以包括以非易失性方式存储数据的多个闪存装置,例如,NAND闪存芯片。在示例性实施方式中,存储器装置200a至200n中的每一个可以对应于一个闪存装置。在示例性实施方式中,存储器装置200a至 200n可以包括存储卡,该存储卡包括至少一个闪存芯片。
当存储器装置200a至200n包括闪存装置时,闪存装置可以包括二维NAND存储器单元阵列或三维NAND存储器单元阵列。三维存储器单元阵列可以包括竖直NAND串,其中,至少一个存储器单元在竖直方向上位于另一存储器单位上并且至少一个存储器单元可以包括电荷捕获层。
在示例性实施方式中,存储器装置200a至200n中的每一个可以是包括各种种类的存储器。例如,存储器装置200a至200n中的每一个可以是包括例如磁随机存取存储器(MRAM)、导电桥RAM (CBRAM)、铁电RAM(FeRAM)、电阻RAM(RRAM)、相变RAM (PRAM)、自旋转移矩MRAM、纳米管RAM、聚合物RAM(PoRAM)、纳米浮栅存储器(NFGM)、全息存储器、分子电子存储器或绝缘体电阻变化存储器等的非易失性存储装置。
在其他的一些示例中,存储器装置200a至200n中的每一个还可以是易失性存储装置,例如,存储器装置可以是动态随机存取存储器 (DRAM)(诸如,双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功率双倍数据速率同步动态随机存取存储器(LPDDRSDRAM)、图形双倍数据速率同步动态随机存取存储器(GDDR SDRAM)、Rambus动态随机访问存储器(RDRAM)等)、静态随机存取存储器(SRAM)、晶闸管RAM(TRAM)、零电容RAM(Z-RAM) 或双晶体管RAM(TTRAM)等。
图2示意性示出了根据本申请的实施方式的存储器系统30的框图。在图2中,出于便于说明的目的,仅示出了与存储器控制单元100 通信的一个存储器装置200a。但是,应当理解,在此讨论的与存储器装置200a有关的细节均可以应用到图1中所示的其他存储器装置。
参考图2,存储器系统30包括存储器控制单元100和存储器装置 200a。存储器控制单元100可以向存储器装置200a发送控制信号,例如,时钟信号CLK、命令CMD、地址ADDR、数据选通信号DQS和数据DQ。存储器控制单元100可以从存储器装置200a接收数据DQ 和数据选通信号DQS。
在一些示例性实施方式中,存储器控制单元100可以向存储器装置200a发送例如写入命令、读取命令、擦除命令、端接电阻校准命令等。存储器装置200a可以响应于来自存储器控制单元100的写入命令执行写入操作,响应于来自存储器控制单元100的读取命令执行读取操作,响应于来自存储器控制单元100的擦除命令执行擦除操作,以及响应于来自存储器控制单元100的端接电阻校准命令执行对端接电阻的校准操作。
图3示意性示出了根据本申请的实施方式的存储器装置200a的框图。
存储器装置200a可以包括校准电路2100、数据输出驱动器2200、存储器单元阵列2300、感测放大器2310、列解码器2320、行解码器 2330、命令/地址锁存器2400、数据输入驱动器2500、命令解码器2600 和内部时钟信号发生器2700。
校准电路2100可以对端接电路中的端接电阻执行校准操作。由校准电路2100生成的例如端接电阻代码(code_term)和驱动强度代码 (code_driv)可以被提供到数据输出驱动器2200,以对数据输出驱动器2200进行操作。在下文中,将参考图4和图5详细描述校准电路 2100。
可以通过DQ焊盘并经由数据输入驱动器2500将数据写入存储器单元阵列2300,并且可以通过DQ焊盘并经由数据输出驱动器2200 从存储器单元阵列2300读取数据。
当存储器装置200a接收到读取命令时,命令/地址锁存器2400将要输出的数据的存储器单元的地址ADDR提供给列解码器2320和行解码器2330,并经由列解码器2320和行解码器2330提供给存储器单元阵列2300。存储在存储器单元阵列2300中要输出位置处的数据可以通过感测放大器2310被提供到数据输出驱动器2200。数据输出驱动器2200通过DQ焊盘将存储在存储器单元阵列2300中的数据输出到存储器装置200a的外部。
当存储器装置200a接收到写入命令时,命令/地址锁存器2400将要存储数据的存储器单元的地址提供给列解码器2320和行解码器 2330,并经由列解码器2320和行解码器2330提供给存储器单元阵列 2300。来自存储器装置200a外部的数据可以通过DQ焊盘被提供给数据输入驱动器2500,并通过感测放大器2310存储在存储器单元阵列 2300的相应位置处。
命令/地址锁存器2400可以包括命令/地址端接电路(未示出)。命令/地址端接电路也可以通过校准电路2100来对其端接电阻进行校准。
命令解码器2600通过命令/地址锁存器2400接收来自存储器控制单元100的各项命令CMD。命令解码器2600将所接收到的命令提供到列解码器2320和行解码器2330等部件。同时,命令解码器2600可以将校准开始信号(cmd_zq)提供到校准电路2100。校准开始信号(cmd_zq)可以是ZQCL命令或者ZQCS命令。
内部时钟信号发生器2700可以根据从存储器控制单元100接收到的时钟信号CLK产生内部时钟信号。校准电路2100可以与由内部时钟信号发生器2700产生的校准时钟信号(clk_zq)同步地执行校准操作。
图4示意性示出了根据本申请的示例性实施方式的校准电路2100 的框图。
参见图4,根据本申请的示例性实施方式的校准电路2100可以包括控制电路2110、电压发生单元2120、代码生成单元2130、代码寄存单元2140和计算单元2150。
控制电路2110可以向电压发生单元2120、代码生成单元2130和计算单元2150提供控制信号。电压发生单元2120可以根据控制信号生成参考电压vref,并将参考电压vref提供到代码生成单元2130。代码生成单元2130根据控制信号使用参考电压vref生成校准信号(code_cal),并将校准信号(code_cal)提供给计算单元2150。代码寄存单元2140可以预存储有参考端接电阻代码(code_ref_term)和参考驱动强度代码(code_ref_driv)。参考端接电阻代码(code_ref_term) 和参考驱动强度代码(code_ref_driv)可以分别是在使用校准电路2100 对端接电阻开始校准前的端接电阻代码和驱动强度代码。计算单元 2150可以基于校准信号(code_cal)、参考端接电阻代码(code_ref_term)、参考驱动强度代码(code_ref_driv)和调整代码计算并生成驱动强度代码(code_driv)和端接电阻代码(code_term)。
控制电路2110可以接收校准开始信号(cmd_zq)和校准时钟信号 (clk_zq)。控制电路2110可以响应于来自命令解码器2600的校准开始信号(cmd_zq)开始操作。
控制电路2110可以生成第一控制信号(sig_cont1)、第二控制信号(sig_cont2)和重置信号(sig_reset)。第一控制信号(sig_cont1)是控制电压发生单元2120、代码生成单元2130和计算单元2150以生成第一驱动强度代码(code_driv1)和第一端接电阻代码(code_term1) 的信号。第二控制信号(sig_cont2)是控制电压发生单元2120、代码生成单元2130和计算单元2150以生成第二驱动强度代码(code_driv2) 和第二端接电阻代码(code_term2)的信号。重置信号(sig_reset)是控制计算模块2150重置从代码生成单元2130或代码寄存单元2140所接收到的代码的信号。
可以通过校准时钟信号(clk_zq)进行计数来产生第一控制信号 (sig_cont1)和第二控制信号(sig_cont2)。第一控制信号(sig_cont1) 可以在第一时间段期间生成,并且第二控制信号(sig_cont2)可以在第二时间段期间生成。第二时间段可以晚于第一时间段,并且第二时间段与第一时间段不重叠。作为示例,第一时间段和第二时间段的时间长度可以基本相同。可选地,第一时间段和第二时间段的时间长度可以不同。
当控制电路2110根据校准时钟信号(clk_zq)生成第一控制信号 (sig_cont1)时,电压发生单元2120根据第一控制信号(sig_cont1) 产生第一参考电压vref1。第一参考电压vref1可以通过数据输出驱动器2200中的端接电阻的值来确定。数据输出驱动器2200可以包括上拉端接电阻和下拉端接电阻。在一些实施方式中,根据第一控制信号 (sig_cont1)而产生的第一参考电压vref1可以通过数据输出驱动器 2200的端接形式与上拉端接电阻的值来确定。
第一参考电压vref1被提供到代码生成单元2130。代码生成单元 2130响应于所接收的第一控制信号(sig_cont1)使用第一参考电压 vref1生成第一校准代码(code_cal1)。代码生成单元2130可以在第一时间段期间生成针对数据输出驱动器2200的上拉端接电阻的第一校准代码(code_cal1)。第一校准代码(code_cal1)可以被提供到计算单元2150。
存储在代码寄存单元2140中的参考端接电阻代码(code_ref_term) 可以包括基于数据输出驱动器2200的上拉端接电阻的电阻值而确定的第一参考端接电阻代码(code_ref_term1)和基于数据输出驱动器 2200的下拉端接电阻的电阻值而确定的第二参考端接电阻代码 (code_ref_term2)。此外,存储在代码寄存单元2140中的参考驱动强度代码(code_ref_driv)也可以包括基于数据输出驱动器2200的上拉端接电阻的电阻值而确定的第一参考驱动强度代码(code_ref_driv1) 和基于数据输出驱动器2200的下拉端接电阻的电阻值确定的第二参考驱动强度代码(code_ref_driv2)。
代码寄存单元2140可以响应于来自控制电路2110的第一控制信号(sig_cont1)将第一参考端接电阻代码(code_ref_term1)和第一参考驱动强度代码(code_ref_driv1)提供给计算单元2150。
第一校准代码(code_cal1)中可以同时包括对端接电阻(例如,上拉端接电阻)和输出驱动器的驱动强度的校准代码。可以通过计算单元2150对第一校准代码(code_cal1)中针对端接电阻的校准代码进行调整,从而提高针对端接电阻的校准代码的准确度。
计算单元2150可以从第一校准代码(code_cal1)获取第一驱动强度代码(code_driv1)。同时,计算单元2150还可以根据第一参考端接电阻代码(code_ref_term1)、第一参考驱动强度代码(code_ref_driv1)、第一驱动强度代码(code_driv1)和第一调整代码(code_trim1)计算并生成第一端接电阻代码(code_term1)。第一端接电阻代码 (code_term1)可以用于校准数据输出驱动器2200的上拉端接电阻。
在本实施方式中,第一调整代码(code_trim1)可以是由代码生成单元2130根据第一控制信号(sig_cont1)和第一参考电压vref1生成并被提供给计算单元2150的代码。
在一些实施方式中,调整代码可以基于工程测试进行调整。
当控制电路2110根据校准时钟信号(clk_zq)生成第二控制信号 (sig_cont2)时,电压发生单元2120根据第二控制信号(sig_cont2) 产生第二参考电压vref_2。第二参考电压vref_2可以和第一参考电压 vref1具有不同的电平。可选地,第一参考电压vref1的电平高于第二参考电压vref_2的电平。在一些实施方式中,第一参考电压vref1和第二参考电压vref_2可以具有相近似的电平。
第二参考电压vref_2可以通过数据输出驱动器2200中的端接电阻的值来确定。作为示例,第二参考电压vref_2可以通过数据输出驱动器2200的端接形式与下拉端接电阻的值来确定。
第二参考电压vref_2被提供到代码生成单元2130。代码生成单元 2130响应于所接收的第二控制信号(sig_cont2)使用第二参考电压 vref_2生成第二校准代码(code_cal2)。代码生成单元2130可以在第二时间段期间生成针对数据输出驱动器2200的下拉端接电阻的第二校准代码(code_cal2)。第二校准代码(code_cal2)可以被提供到计算单元2150。
代码寄存单元2140可以响应于来自控制电路2110的第二控制信号(sig_cont2)将第二参考端接电阻代码(code_ref_term2)和第二参考驱动强度代码(code_ref_driv2)提供给计算单元2150。
第二校准代码(code_cal2)中可以同时包括对端接电阻(例如,下拉端接电阻)和输出驱动器的驱动强度的校准代码。可以通过计算单元2150对第二校准代码(code_cal2)中针对端接电阻的校准代码进行调整,从而提高针对端接电阻的校准代码的准确度。
计算单元2150可以从第二校准代码(code_cal2)获取第二驱动强度代码(code_driv2)。同时,计算单元2150还可以根据参考端接电阻代码(code_ref_term)、参考驱动强度代码(code_ref_driv)、第二驱动强度代码(code_driv2)和第二调整代码(code_trim2)计算并生成第二端接电阻代码(code_term2)。第二端接电阻代码(code_term2)可以用于校准数据输出驱动器2200的下拉端接电阻。
在一些实施方式中,在从第一控制信号(sig_cont1)向第二控制信号(sig_cont2)切换时,控制电路2110可以在生成第一控制信号 (sig_cont1)的第一时间段与生成第二控制信号(sig_cont2)的第二时间段之间生成重置信号(sig_reset)。
计算模块2150响应于从控制电路2110接收的重置信号(sig_reset),将在第一时间段从代码生成单元2130和从代码寄存单元2140接收到代码重置。可选地,计算模块2150可以响应于从控制电路2110接收的重置信号(sig_reset)将在第一时间段从代码寄存单元2140接收到的第一参考端接电阻代码(code_ref_term1)和第一参考驱动强度代码 (code_ref_driv1)更新为第二参考端接电阻代码(code_ref_term2)和第二参考驱动强度代码(code_ref_driv2)。
在本实施方式中,第二调整代码(code_trim2)可以是由代码生成单元2130根据第二控制信号(sig_cont2)和第二参考电压vref2生成并被提供给计算单元2150的代码。
以上描述了在控制电路2110产生第一控制信号(sig_cont1)的第一时间段期间对数据输出驱动器2200的上拉端接电阻进行校准,并在控制电路2110产生第二控制信号(sig_cont2)的第二时间段期间对数据输出驱动器2200的下拉端接电阻进行校准的实施方式。可选地,可以在控制电路2110产生第一控制信号(sig_cont1)的第一时间段期间对数据输出驱动器2200的下拉端接电阻进行校准,并在控制电路2110 产生第二控制信号(sig_cont2)的第二时间段期间对数据输出驱动器 2200的上拉端接电阻进行校准。
在一些实施方式中,当控制电路2110未生成控制信号时,存储在代码寄存单元2140中的参考端接电阻代码(code_ref_term)和参考驱动强度代码(code_ref_driv)可以通过计算单元2150被直接提供给例如数据输出驱动器2200。
图5示意性示出了根据本申请的另一示例性实施方式的校准电路 2100的框图。图5中的校准电路2100与图4中的校准电路2100的区别在于调整代码(code_trim)由动态代码生成单元2160生成。出于简洁的目的,下面将仅就区别部分进行说明,相同的部件将不在重复描述。
参考图5,校准电路2100还可以包括动态代码生成单元2160。动态代码生成单元2160可以根据外部环境的压强、体积和温度的变化 (PVT变化)动态地生成并更新调整代码(code_trim)。外部环境的体积可以用来例如表征外部环境中单位体积内的空气密度。例如,外部环境的体积越大,可以认为外部环境中单位体积内的空气密度越小,而外部环境的体积越小,则可以认为外部环境中单位体积内的空气密度越大。
在本实施方式中,第一调整代码(code_trim1)和第二调整代码 (code_trim2)均可以由动态代码生成单元2160生成。
在一些可选的实施方式中,第一调整代码(code_trim1)可以是由代码生成单元2130根据第一控制信号(sig_cont1)和第一参考电压 vref1生成并被提供给计算单元2150的代码,而第二调整代码 (code_trim2)可以是由动态代码生成单元2160提供的代码。在另一些可选的实施方式中,第一调整代码(code_trim1)可以是由动态代码生成单元2160提供的代码,而第二调整代码(code_trim2)可以是由代码生成单元2130根据第二控制信号(sig_cont2)和第二参考电压 vref2生成并被提供给计算单元2150的代码。
图6A和图6B示意性示出了根据本申请的示例性实施方式的计算单元2150的工作原理的框图。
参考图6A,在第一时间段期间,计算单元2150接收第一控制信号(sig_cont1)、第一校准代码(code_cal1)、第一调整代码(code_trim1)、第一参考端接电阻代码(code_ref_term1)和第一参考驱动强度代码 (code_ref_driv1)。计算单元2150可以仅基于第一校准代码(code_cal1) 生成第一驱动强度代码(code_driv1)。之后,计算单元2150可以基于第一参考端接电阻代码(code_ref_term1)、第一参考驱动强度代码 (code_ref_driv1)、第一驱动强度代码(code_driv1)和第一调整代码 (code_trim1)根据算法计算并生成第一端接电阻代码(code_term1),以校准例如数据输出驱动器2200的端接电路的端接电阻。在一些实施方式中,计算单元2150在第一时间段期间内生成的第一端接电阻代码 (code_term1)可以用于校准端接电路的上拉端接电阻。
作为示例,第一校准代码(code_cal1)和第一调整代码(code_trim1) 均可以来自于代码生成单元2130。可选地,第一校准代码(code_cal1) 可以来自于代码生成单元2130,而第一调整代码(code_trim1)可以来自于动态代码生成单元2160。
参考图6B,在第二时间段期间,计算单元2150接收第二控制信号(sig_cont2)、第二校准代码(code_cal2)、第二调整代码(code_trim2)、第二参考端接电阻代码(code_ref_term2)和第二参考驱动强度代码 (code_ref_driv2)。计算单元2150可以仅基于第二校准代码(code_cal2) 生成第二驱动强度代码(code_driv2)。之后,计算单元2150可以基于第二参考端接电阻代码(code_ref_term2)、第二参考驱动强度代码 (code_ref_driv2)、第二驱动强度代码(code_driv2)和第二调整代码 (code_trim2)根据算法计算并生成第二端接电阻代码(code_term2),以校准例如数据输出驱动器2200的端接电路的端接电阻。在一些实施方式中,计算单元2150在第二时间段期间内生成的第二端接电阻代码 (code_term2)可以用于校准端接电路的上拉端接电阻。
作为示例,第二校准代码(code_cal2)和第二调整代码(code_trim2) 均可以来自于代码生成单元2130。可选地,第二校准代码(code_cal2) 可以来自于代码生成单元2130,而第二调整代码(code_trim2)可以来自于动态代码生成单元2160。
由代码生成单元根据参考电压生成的校准代码可以针对驱动强度代码做出调整,但有可能影响端接电阻代码的准确性。通过引入调整代码并使用计算单元根据算法计算生成端接电阻代码,可以提高端接电阻代码的准确性。如此,可以使得ZQ校准对驱动力和端接电阻均具有较高的校准精度。
图7示意性示出了根据本申请示例性实施方式的端接电阻的校准方法700的流程框图。
参考图7,在步骤S710处,控制电路2110生成控制信号。控制电路2110可以响应于接收到的校准时钟信号和校准开始信号生成控制信号。
在步骤S720处,电压发生单元2120生成参考电压。电压发生单元2120可以响应于接收到的控制信号生成参考电压。
在步骤S730处,代码生成单元2130生成校准代码。代码生成单元2130可以响应于接收到的控制信号并根据参考电压生成校准代码。
在步骤S740处,代码生成单元2130生成调整代码。代码生成单元2130可以响应于接收到的控制信号并根据参考电压生成调整代码。可选地,调整代码可以由动态代码生成单元2160根据外部环境的PVT 变化而动态的生成。
在步骤S750处,计算单元2150根据算法生成驱动强度代码和端接电阻代码。参考驱动强度代码和参考端接电阻代码可以于预存储在代码寄存单元2140中。代码寄存单元2140响应于所接收到的控制信号将参考驱动强度代码和参考端接电阻代码提供给计算单元2150。
计算单元2150可以根据从代码生成单元2130接收到的校准代码生成驱动强度代码。之后,计算单元2150可以基于驱动强度代码、调整代码、参考端接电阻代码和参考驱动强度代码根据算法计算生成端接电阻代码。根据算法获得的端接电阻代码可以基本消除在应用ZQ 校准对驱动力进行校准时对端接电阻代码产生的影响。
控制电路2110可以根据所接收到的校准时钟信号在第一时间段产生第一控制信号并在第二时间段产生第二控制信号。
在控制电路2110产生第一控制信号的第一时间段期间,校准电路 2100可以对端接电路的上拉端接电阻进行校准,而在控制电路2110产生第二控制信号的第二时间段期间,校准电路2100可以对端接电路的下拉端接电阻进行校准。
在切换第一控制信号与第二控制信号时,控制电路2110可以产生重置信号,以使得计算单元2150重置所接收到的各项代码。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解,本申请中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (25)
1.用于数据接口的数据输出驱动器的校准电路,其特征在于,所述校准电路包括:
控制电路,配置成根据校准时钟信号和校准开始信号在第一时间段生成第一控制信号;
电压发生单元,配置成根据所述第一控制信号生成第一参考电压;
代码生成单元,配置成根据所述第一控制信号和所述第一参考电压生成第一校准代码;
代码寄存单元,存储有参考端接电阻代码和参考驱动强度代码;以及
计算单元,配置成从所述第一校准代码获取第一驱动强度代码,并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第一驱动强度代码和第一调整代码计算并生成第一端接电阻代码,以校准所述数据输出驱动器中的端接电阻。
2.根据权利要求1所述的校准电路,其特征在于,所述第一调整代码由所述代码生成单元根据所述第一控制信号和所述第一参考电压生成。
3.根据权利要求1所述的校准电路,其特征在于,所述校准电路还包括:
动态代码生成单元,根据外部环境的压强、体积和温度的变化而动态地生成所述第一调整代码。
4.根据权利要求1所述的校准电路,其特征在于,所述控制电路还被配置成根据所述校准时钟信号在第二时间段生成第二控制信号,所述第二时间段不同于所述第一时间段。
5.根据权利要求4所述的校准电路,其特征在于,
所述电压发生单元在所述第二时间段内根据所述第二控制信号生成第二参考电压,其中,所述第二参考电压与所述第一参考电压具有不同的电平,
所述代码生成单元在所述第二时间段根据所述第二控制信号和所述第二参考电压生成第二校准代码,以及
所述计算单元在所述第二时间段从所述第二校准代码获取第二驱动强度代码,并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第二驱动强度代码和第二调整代码计算并生成第二端接电阻代码。
6.根据权利要求5所述的校准电路,其特征在于,所述第二调整代码由所述代码生成单元根据所述第二控制信号和所述第二参考电压生成。
7.根据权利要求5所述的校准电路,其特征在于,所述第一控制信号早于所述第二控制信号生成。
8.根据权利要求7所述的校准电路,其特征在于,所述数据输出驱动器包括上拉端接电阻和下拉端接电阻,
所述第一端接电阻代码对所述上拉端接电阻执行校准,以及
所述第二端接电阻代码对所述下拉端接电阻执行校准。
9.根据权利要求8所述的校准电路,其特征在于,所述第一参考电压基于所述数据输出驱动器的端接形式与所述上拉端接电阻的值来确定,以及
所述第二参考电压基于所述数据输出驱动器的端接形式与所述下拉端接电阻的值来确定。
10.根据权利要求1所述的校准电路,其特征在于,所述参考端接电阻代码和所述参考驱动强度代码分别是在使用所述校准电路对所述端接电阻开始校准前的端接电阻代码和驱动强度代码。
11.根据权利要求1至10中任一项所述的校准电路,其特征在于,所述校准电路适用于存储器装置的数据输出驱动器。
12.存储器装置,其特征在于,所述存储器装置包括如权利要求1至11中任一项所述的校准电路。
13.一种存储器系统,包括控制器单元以及多个如权利要求12所述的存储器装置。
14.用于数据接口的数据输出驱动器的端接电阻的校准方法,其特征在于,所述校准方法包括:
根据校准时钟信号和校准开始信号在第一时间段生成第一控制信号;
根据控制信号生成第一参考电压;
根据所述第一控制信号和所述第一参考电压生成第一校准代码;以及
从所述第一校准代码获取第一驱动强度代码,并根据所述第一驱动强度代码、第一调整代码、参考端接电阻代码和参考驱动强度代码计算并生成第一端接电阻代码,以校准所述端接电阻。
15.根据权利要求14所述的校准方法,其特征在于,所述方法还包括:
根据所述第一控制信号和所述第一参考电压生成所述第一调整代码。
16.根据权利要求14所述的校准方法,其特征在于,所述方法还包括:
根据外部环境的压强、体积和温度的变化而动态地生成所述第一调整代码。
17.根据权利要求14所述的校准方法,其特征在于,所述方法还包括:
根据所述校准时钟信号在第二时间段生成第二控制信号,其中,所述第二时间段不同于所述第一时间段。
18.根据权利要求17所述的校准方法,其特征在于,所述方法还包括:
根据所述第二控制信号生成第二参考电压;
根据所述第二控制信号和所述第二参考电压生成第二校准代码;以及
从所述第二校准代码获取第二驱动强度代码,并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第二驱动强度代码和第二调整代码计算并生成第二端接电阻代码。
19.根据权利要求18所述的校准方法,其特征在于,所述方法还包括:
根据所述第二控制信号和所述第二参考电压生成所述第二调整代码。
20.根据权利要求18所述的校准方法,其特征在于,所述第一控制信号早于所述第二控制信号生成。
21.根据权利要求20所述的校准方法,其特征在于,所述数据输出驱动器包括上拉端接电阻和下拉端接电阻,所述方法还包括:
通过所述第一端接电阻代码对所述上拉端接电阻执行校准,以及
通过所述第二端接电阻代码对所述下拉端接电阻执行校准。
22.根据权利要求21所述的校准方法,其特征在于,所述方法还包括:
基于所述数据输出驱动器的端接形式与所述上拉端接电阻的值来确定所述第一参考电压;以及
基于所述数据输出驱动器的端接形式与所述下拉端接电阻的值来确定所述第二参考电压。
23.根据权利要求14所述的校准方法,其特征在于,所述参考端接电阻代码和所述参考驱动强度代码分别是在使用所述校准方法对所述端接电阻开始校准前的端接电阻代码和驱动强度代码。
24.一种使用如权利要求14至23中任一项所述的校准方法校准存储器装置的方法。
25.一种使用如权利要求24所述的方法校准包括控制器单元以及多个所述存储器装置的存储器系统的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110733072.7A CN113421598A (zh) | 2021-06-28 | 2021-06-28 | 校准电路、存储器装置及端接电阻的校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110733072.7A CN113421598A (zh) | 2021-06-28 | 2021-06-28 | 校准电路、存储器装置及端接电阻的校准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113421598A true CN113421598A (zh) | 2021-09-21 |
Family
ID=77717235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110733072.7A Pending CN113421598A (zh) | 2021-06-28 | 2021-06-28 | 校准电路、存储器装置及端接电阻的校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113421598A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045054A (zh) * | 2009-10-13 | 2011-05-04 | 晨星软件研发(深圳)有限公司 | 校准输出入电路的方法与相关装置 |
CN105551525A (zh) * | 2014-10-27 | 2016-05-04 | 爱思开海力士有限公司 | 校准设备和具有其的存储系统 |
CN106486155A (zh) * | 2015-08-26 | 2017-03-08 | 爱思开海力士有限公司 | 半导体器件和半导体系统 |
CN106656157A (zh) * | 2016-11-18 | 2017-05-10 | 深圳市紫光同创电子有限公司 | 一种用于可编程逻辑器件的缓冲电路 |
CN107527650A (zh) * | 2016-06-20 | 2017-12-29 | 三星电子株式会社 | 校准端接电阻的半导体存储器装置及端接电阻的校准方法 |
US9935632B1 (en) * | 2017-07-19 | 2018-04-03 | Micron Technology, Inc. | Methods and systems for averaging impedance calibration |
-
2021
- 2021-06-28 CN CN202110733072.7A patent/CN113421598A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102045054A (zh) * | 2009-10-13 | 2011-05-04 | 晨星软件研发(深圳)有限公司 | 校准输出入电路的方法与相关装置 |
CN105551525A (zh) * | 2014-10-27 | 2016-05-04 | 爱思开海力士有限公司 | 校准设备和具有其的存储系统 |
CN106486155A (zh) * | 2015-08-26 | 2017-03-08 | 爱思开海力士有限公司 | 半导体器件和半导体系统 |
CN107527650A (zh) * | 2016-06-20 | 2017-12-29 | 三星电子株式会社 | 校准端接电阻的半导体存储器装置及端接电阻的校准方法 |
CN106656157A (zh) * | 2016-11-18 | 2017-05-10 | 深圳市紫光同创电子有限公司 | 一种用于可编程逻辑器件的缓冲电路 |
US9935632B1 (en) * | 2017-07-19 | 2018-04-03 | Micron Technology, Inc. | Methods and systems for averaging impedance calibration |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9805787B2 (en) | Calibration circuit and memory device including the same | |
US10134485B2 (en) | Semiconductor devices for impedance calibration including systems and methods thereof | |
CN106941011B (zh) | 半导体系统 | |
US8064250B2 (en) | Providing a ready-busy signal from a non-volatile memory device to a memory controller | |
CN110176263A (zh) | 基于外部电压确定操作模式的存储器装置及其操作方法 | |
US10665318B2 (en) | Semiconductor systems | |
WO2022198488A1 (en) | Multi-mode compatible zq calibration circuit in memory device | |
CN110060714B (zh) | 半导体器件以及包括其的半导体系统 | |
KR20220083883A (ko) | 메모리 장치, 그것의 데이터 출력 방법 및 그것을 갖는 메모리 시스템 | |
US9911505B2 (en) | Cost effective semiconductor devices and semiconductor systems with reduced test time | |
CN108628696B (zh) | 半导体器件 | |
US10037811B1 (en) | Integrated circuits compensating for timing skew difference between signals | |
CN109493891A (zh) | 存储器系统 | |
US10153028B2 (en) | Semiconductor devices | |
US11908530B2 (en) | Multi-sampled, charge-sharing thermometer in memory device | |
CN113421598A (zh) | 校准电路、存储器装置及端接电阻的校准方法 | |
CN113741602B (zh) | 校准电路和该校准电路的操作方法 | |
KR20220165482A (ko) | 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법 | |
CN113261063B (zh) | 存储器设备中的zq电阻器校准电路及其校准方法 | |
US10621039B2 (en) | Electronic devices | |
US20230386532A1 (en) | Semiconductor devices and semiconductor systems calibrating termination resistance | |
US10559332B1 (en) | Semiconductor devices | |
US20240126476A1 (en) | Activate information on preceding command | |
KR20180126937A (ko) | 집적회로 | |
US20240170041A1 (en) | Power supply circuit, memory, testing device, memory system, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |