CN105551525A - 校准设备和具有其的存储系统 - Google Patents

Abstract

一种在存储系统中使用的校准设备包括：偏置电路，提供偏置电流；以及校准单元，产生用于校准的控制信号。偏置电路包括内部电阻器并且测量通过镜像穿过内部电阻器的第一偏置电流而产生的第二偏置电流，以及调节第二偏置电流以产生在预定范围内的第二偏置电流作为第三偏置电流。校准单元基于参考电压与基于穿过可调节电阻器的第三偏置电流而产生的电压之间的比较结果来产生控制信号。

Description

校准设备和具有其的存储系统

相关申请的交叉引用

本申请要求2014年10月27日提交的第62/068,923号的美国临时申请的优先权，其全部内容通过引用合并于此。

技术领域

本公开的实施例涉及一种存储系统，更具体地，涉及一种供存储系统使用的校准方案。

背景技术

计算机环境范例已经转变为能够随时随地使用的无所不在的计算系统。由于该事实，便携式电子设备(诸如移动电话、数字照相机和笔记本电脑)的使用已经快速增加。这些便携式电子设备通常使用具有存储器件(即，数据储存器件)的存储系统。数据储存设备被用作便携式电子设备的主存储设备或辅助存储设备。

使用存储器件的数据储存设备提供优秀的稳定性、耐久性、高信息访问速度和低功耗，因为它们不具有活动部件。具有这种优点的数据储存设备的示例包括通用串行总线(USB)存储设备、具有各种接口的存储卡和固态驱动器(SSD)。

发明内容

本公开的实施例是针对在存储系统中使用的校准设备。

本公开的实施例提供一种设备以节省用于存储系统中的阻抗校准的引脚和/或外部组件。

本公开的实施例提供一种无任何芯片外(off-chip)组件的阻抗校准设备。

根据本发明的实施例，一种校准设备可以包括：偏置电路，适用于提供偏置电流；以及校准单元，适用于产生用于校准的控制信号。偏置电路包括内部电阻器并且适用于测量通过镜像穿过内部电阻器的第一偏置电流而产生的第二偏置电流，以及调节第二偏置电流以产生在预定范围内的第二偏置电流作为第三偏置电流。校准单元适用于基于参考电压与基于穿过可调节电阻器的第三偏置电流而产生的电压之间的比较结果来产生控制信号。

根据本发明的另一个实施例，一种存储系统可以包括：驱动器电路和校准设备。校准设备包括：偏置电路，适用于提供偏置电流；以及校准单元，适用于产生用于校准的控制信号。偏置电路包括内部电阻器并且适用于测量通过镜像穿过内部电阻器的第一偏置电流而产生的第二偏置电流，以及调节第二偏置电流以产生在预定范围内的第二偏置电流作为第三偏置电流。校准单元适用于基于参考电压与基于穿过可调节电阻器的第三偏置电流而产生的电压之间的比较结果来产生控制信号。

附图说明

图1图示包括存储系统的数据处理系统；

图2是存储系统的框图；

图3描绘在存储系统中使用的输出驱动器的示例；

图4A和图4B图示在存储系统中使用的输出驱动器的另一个示例；

图5图示在存储系统中使用的NMOS校正设备的示例；

图6图示在存储系统中使用的PMOS校正设备的示例；

图7A和图7B图示通过在存储系统中使用的NMOS校准设备的校准的示例。

图8A和图8B图示根据本发明的实施例的校准设备的框图；

图9和图10图示根据本发明的实施例的校准设备的电路图；

图11和图12图示根据本发明的另一个实施例的校准设备的电路图。

具体实施方式

以下将参照附图来更详细地描述各种实施例。然而，本发明可以以不同形式实现并且不应当被解释为局限于本文中所阐述的实施例。更确切地说，这些实施例被提供使得本公开将是彻底和完整的，并且这些实施例将把本发明的范围充分地传达给本领域技术人员。贯穿本公开，相同的附图标记在贯穿本发明的各种附图和实施例中指代相同的部分。

本发明可以以许多方式来实施，包括被实施为：过程；装置；系统；物的组合；在计算机可读储存介质上实施的计算机程序产品；和/或处理器(诸如，适用于运行储存在耦接至处理器的存储器上的指令和/或由耦接至处理器的存储器提供的指令的处理器)。在该说明书中，这些实施方式或本发明可以采取的任何其他形式可以被称为技术。一般而言，所公开的过程的步骤的次序可以在本发明的范围之内改变。除非另外说明，否则被描述为适用于执行任务的组件(诸如处理器或存储器)可以被实施为在给定时间处暂时适用于执行该任务的一般组件，或被实施为被制造用来执行该任务的特定组件。如本文中所使用的，术语“处理器”指适用于处理数据(诸如计算机程序指令)的一个或更多个器件、电路和/或处理核。

图1图示包括存储系统的数据处理系统100。图1示出的数据处理系统100仅是为了说明。在不脱离本公开的范围的情况下，可以使用数据处理系统100的其他结构。虽然图1图示了数据处理系统100的一个示例，但是可以对图1做出各种改变。例如，数据处理系统100在任何适当的布置中可以包括任何元件或可以不包括任何元件。

参照图1，数据处理系统100可以包括主机102和存储系统110.

主机102可以包括例如诸如移动电话、MP3播放器、笔记本电脑的便携式电子设备，诸如台式计算机、游戏机、TV、投影仪等电子设备。

存储系统110就可以响应于来自主机102的请求来操作，尤其是储存要被主机102访问的数据。换句话说，存储系统110可以用作主机102的主存储系统或辅助存储系统。存储系统110可以根据要与主机102电耦接的主机接口的协议来用各种类型的储存设备中的任意一种来实施。存储系统110可以用各种类型的储存设备中的任意一种(诸如固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸MMC(RS-MMC)和微型MMC、安全数字(SD)卡、迷你SD和微型SD、通用串行总线(USB)储存设备、通用快闪储存(UFS)设备、紧凑型闪存(CF)卡、智能媒体(SM)卡和记忆棒等)来实施。

用于存储系统110的储存设备可以用易失性存储器件(诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM))或非易失性存储器件(诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和电阻RAM(RRAM))来实施。

存储系统110可以包括储存要被主机102访问的数据的存储器件150以及控制存储器件150中的数据的储存的控制器130.

控制器130和存储器件150可以被集成至一个半导体设备中。例如，控制器130和存储器件150可以被集成至一个半导体设备中并且构成固态驱动器(SSD)。当存储系统110被用作SSD时，与存储系统110电耦接的主机102的操作速度可以大幅提升。

控制器130和存储器件150可以集成至一个半导体设备中并且形成存储卡。控制器130和存储器件150可以集成至一个半导体设备中并且构成存储卡(诸如个人计算机存储卡国际协会(PCMCIA)卡、紧凑式快闪存储(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC和微型MMC、安全数字(SD)卡、迷你SD、微型SD和SDHC以及通用快闪储存(UFS)设备)。

额外地或可替代地，存储系统110可以构成计算机、超移动个人计算机(UMPC)、工作站、上网本、个人数字助手(PDA)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航仪、黑匣子、数字相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字录像机、数字视频播放器、构成数据中心的储存器、能够在无线环境下发送和接收信息的设备、构成家庭网络的各种电子设备中的一种、构成计算机网络的各种电子设备中的一种、构成远程信息处理网络的各种电子设备中的一种、RFID设备或者构成计算系统的各种组成元件中的一种。

存储系统110的存储器件150在电源中断时可以保持储存的数据，在写入操作期间储存从主机102提供的数据，以及在读取操作期间将储存的数据提供给主机102。存储器件150可以包括多个存储块152、154和156。存储块152、154和156中的每个可以包括多个页。页中的每个可以包括耦接了多个字线(WL)的多个存储单元。存储器件150可以是非易失性存储器件，例如，快闪存储器。快闪存储器可以具有三维(3D)层叠结构。

存储系统110的控制器130可以响应于来自主机102的请求来控制存储器件150。控制器130可以将从存储器件150读取的数据提供给给主机102，以及将从主机102提供的数据储存在存储器件150中。为此，控制器130可以控制存储器件150的全部操作(诸如读取操作、写入操作、编程操作和擦除操作)。

控制器130可以包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元(PMU)140、存储器控制器(MC)142和存储器144。

主机接口单元132可以处理从主机102提供的命令和数据，以及可以通过各种接口协议(诸如通用串行总线(USB)、多媒体卡(MMC)、外设组件互连-快速(PCI-E)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强小型磁盘接口(ESDI)和集成驱动电路(IDE))中的至少一种来与主机102通信。

ECC单元138可以在读取操作期间检测并校正从存储器件150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值不时，ECC单元138不能校正错误，并且可以输出表示校正错误位失败的错误校正失败信号。

ECC单元138可以基于编码调制(诸如低密度奇偶校验(LDPC)码、BCH(Bose-Chaudhuri-Hocquenghem)码、涡轮(Turbo)码、里德-索罗门(RS，Reed-Solomon)码、卷积码、递归系统码(RSC)、格形编码调制(TCM)和块编码调制(BCM)等)来执行错误校正操作。ECC单元138可以包括用于错误校正操作的所有电路、系统或器件。

PMU140可以提供并管理用于控制器130的电源，即，用于被包括在控制器130中的组成元件的电源。

MC142可以用作控制器130与存储器件150之间的存储器接口以允许控制器130响应于来自主机102的请求来控制存储器件150。MC142可以产生用于存储器件150的控制信号并且在处理器134的控制下处理数据。当存储器件150是快闪存储器(诸如NAND快闪存储器)时，MC142可以产生用于NAND快闪存储器150的控制信号并且在处理器134的控制下处理数据。

存储器144可以用作存储系统110和控制器130的工作存储器，并且储存用于驱动存储系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器件150。例如，控制器130可以将从存储器件150读取的数据提供至主机102并且将从主机102提供的数据储存在存储器件150中。当控制器130控制存储器件150的操作时，存储器144可以储存由控制器130和存储器件150使用的数据以用于诸如读取操作、写入操作、编程操作和擦除操作的操作。

存储器144可以用易失性存储器来实施。存储器144可以用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储器144可以储存由主机102和存储器件150使用的数据以用于读取操作和写入操作。为了储存数据，存储器144可以包括程序存储器、数据存储器、写入缓冲器、读取缓冲器和映射缓冲器等。

处理器134可以响应于来自主机102的写入请求或读取请求来控制存储系统110的常规操作以及针对存储器件150的写入操作或读取操作。处理器134可以驱动固件(被称为快闪转换层(FTL))以控制存储系统110的常规操作。处理器134可以用微处理器或中央处理单元(CPU)来实施。

管理单元(未示出)可以被包括在处理器134中，并且可以执行存储器件150的坏块管理。管理单元可以找到被包括在存储器件150中的坏存储块(其不适合进一步使用)，并且对坏存储块执行坏块管理。当存储器件150是快闪存储器(例如，NAND快闪存储器)时，在写入操作期间(例如，在编程操作期间)可能由于NAND逻辑功能的特性而出现编程失败。在坏块管理期间，编程失败的存储块或坏存储块的数据可以被编程在新存储块中。另外，因编程失败导致的坏块严重地劣化具有3D层叠结构的存储器件150的利用效率和存储系统100的可靠性，从而需要可靠的坏块管理。

如上所述，存储系统110可以用嵌入式储存器(诸如嵌入式多媒体卡(eMMC))来实施。eMMC在现代移动设备(诸如智能电话以及平板电脑)中被广泛地用作储存平台。近来，eMMC接口速度已经增大以满足增大的带宽需求。随着接口速度增大，在接口处维持良好的信号完整性是更加重要的，因为时序窗口更密集也因为在更高速下传输线效应更加显著。

图2是存储系统200的框图。例如，存储系统200可以是图1中示出的存储系统110.

参照图2，存储系统200包括多个接口单元IF_1210、IF_2220、至IF_n230以及存储器件(例如，图1中的存储器件150)。接口单元IF_1至IF_n210、220、230提供存储系统200与主机(例如，图1中的主机102)之间的接口。接口单元IF_1至IF_n210、220、230支持各种接口协议(诸如通用串行总线(USB)、多媒体卡(MMC)、外设组件互连-快速(PCI-E)、小型计算机系统接口(SCSI)、串行连接SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、增强小型磁盘接口(ESDI)和集成驱动电路(IDE))中的一种。例如，接口单元210、220、230通过eMMC接口协议与主机通信。接口单元IF_1至IF_n210、220、230中的每个包括校准单元和驱动器单元。例如，接口单元IF_1210包括第一校准单元212和第一驱动器单元214。类似地，接口单元IF_2220包括第二校准单元222和第二驱动器单元224，以及接口单元IF_n230包括第n校准单元232和第n驱动器单元234。

输入/输出(IO)缓冲器输出阻抗是SI的关键要素。通常，当驱动器输出阻抗与传输线阻抗匹配时，反射可以被最小化，导致因反射造成抖动更低。如果输出阻抗与线不匹配(例如，太高或太低)，信号的部分可以被反射，这可以导致接收器上的更多抖动以及降低时序裕度。

目前的大部分片上系统(SoC)是基于互补金属氧化物半导体(CMOS)工艺的。在图3中示出了示例性的CMOS输出驱动器。

参照图3，输出驱动器300包括预驱动器p-drv312和n-drv314以及晶体管PMOS和NMOS。PMOS和NMOS是驱动晶体管并且分别由预驱动器p-drv312和n-drv314来控制。为了控制驱动器阻抗，驱动器可以被分成若干块，如图4A所示。

参照图4A，输出驱动器400包括多个预驱动器410、多个开关420和多个输出晶体管430。预驱动器410包括p驱动器组p-drv(412-1至412-N)和n驱动器组n-drv(414-1至414-N)。开关420包括第一开关组422(SWP[1]至SWP[N])和第二开关组424(SWN[1]至SWN[N])。输出晶体管430包括第一晶体管组432(P[1]至P[N])和第二晶体管组434(N[1]至N[N])。第一晶体管组432对应于第一开关组422。第一开关组422对应于p驱动器组p-drv412-1至412-N。第二晶体管组434对应于第二开关组424。第二开关组424对应于n驱动器组n-drv414-1至414-N。第一晶体管组432由第一开关组422来控制。第二晶体管组434由第二开关组424来控制。当开关导通时，选中的驱动器将贡献驱动强度，反之亦然。

图4B图示图4A中示出的输出驱动器400的备用视图，作为具有可编程强度的CMOS驱动器。参照图4B，PMOS432被分为分别由N个开关422SWP[N:1]控制的N块。NMOS434被分为分别由N个开关424SWN[N:1]控制的N块。控制开关可以设置输出阻抗。越多开关导通，则其形成越低阻抗。

以下示出描述阻抗的等式：

$R_{PMOS}=\frac{1}{\underset{j=1}{\overset{m}{\Σ}}\frac{1}{R_{{\mathrm{PMOS}}_j}}}...\left(1\right)$

$R_{NMOS}=\frac{1}{\underset{j=1}{\overset{k}{\Σ}}\frac{1}{R_{{\mathrm{NMOS}}_j}}}...\left(2\right)$

$Rout=\frac{1}{\frac{1}{R_{PMOS}}+\frac{1}{R_{NMOS}}}...\left(3\right)$

等式(1)中的m表示被导通的PMOS的数目。等式(2)中的k表示被导通的NMOS的数目。R_PMOS表示PMOS的阻抗，而R_PMOSj表示第j块PMOS的阻抗。R_NMOS表示NMOS的阻抗，而R_NMOSj表示第j块NMOS的阻抗。总阻抗是等式(3)中示出的组合的PMOS和NMOS的并联阻抗。注意，单独的PMOS个体大小PMOSj和单独的NMOS个体大小NMOSj不需要彼此相等。

可以期望知道如何编程图4A和图4B中的开关以将驱动器调谐至期望的阻抗，使得过程、电压和温度(PVT)变化都被最小化。校准技术能够用于此目的。一些精确的电压、电流或电阻可以用作参考以取得校准准确度。由于可以在芯片上产生精确的电压(例如，使用带隙电路)，故仅精密电阻器需要被调节。为了访问精密电阻器，在一些实施例中可能必须增加一些额外的引脚。

在特定应用中(诸如eMMC)，由于标准引脚输出限制而额外的引脚(用于校准)不被允许。在本文中描述一种在不需要额外封装引脚的情况下提供对IO校准的必要支持的技术。此外，该技术不需要额外的芯片外组件(诸如，封装上(on-package)电阻器)，其占用宝贵的封装衬底实体也增加了制造成本。

图5描述在存储系统中使用的NMOS校准设备500的示例。例如，NMOS校准设备500可以是图2中示出的多个校准单元212-232中的一个。

参照图5，NMOS校准设备500包括第一电压发生器510、第二电压发生器520、比较器530和控制单元540。第一电压发生器510包括串联耦接的电阻器R1和R2，电阻器R1和R2形成分压器。第一电压发生器510产生参考电压V1，其中V1＝Vdd*R2/(R1+R2)。第二电压发生器520包括串联耦接的外部电阻器REXT_N和晶体管NMOS_CAL。第二电压发生器520产生电压V2，其中V2＝Vdd*RNMOS/(REXT_N+RNMOS)，其中REXT_N表示电阻器REXT_N的电阻，而RNMOS表示晶体管NMOS_CAL的电阻。

比较器530将参考电压V1与电压V2进行比较。控制单元540从比较器530接收比较结果，并且基于比较结果来控制开关(例如，图4A和图4B中的SWN[N:1]424)。控制单元540可以是用于调节开关SWN[N:1]的状态机SM。在控制单元540的控制下，驱动晶体管NMOS_CAL的电阻RNMOS改变，使得电压V2朝着参考电压V1收敛。

图6图示在存储系统中使用的PMOS校准设备600的示例。例如，PMOS校准设备600可以是图2中示出的多个校准单元212-232中的一个。

参照图6，PMOS校准设备600包括第一电压发生器610、第二电压发生器620、比较器630和控制单元640。第一电压发生器610包括串联耦接的电阻器R3和R4，电阻器R3和R4形成分压器。第一电压发生器610产生参考电压V1，其中V1＝Vdd*R4/(R3+R4)。第二电压发生器620包括串联耦接的晶体管PMOS_CAL和外部电阻器REXT_P。第二电压发生器620产生电压V2，其中V2＝Vdd*REXT_P/(RPMOS+REXT_P)，其中REXT_P表示电阻器REXT_P的电阻，而RPMOS表示晶体管PMOS_CAL的电阻。

比较器630将参考电压V1与电压V2进行比较。控制单元640从比较器630接收比较结果，并且基于比较结果来控制开关(例如，图4A和图4B中的SWP[N:1]422)。控制单元640可以是用于调节开关SWP[N:1]的状态机SM。在控制单元640的控制下，驱动晶体管PMOS_CAL的电阻RPMOS改变，使得电压V2朝着参考电压V1收敛。

图7A和图7B图示通过在存储系统中使用的NMOS校准设备的校准的示例。例如，NMOS校准设备可以是图5中示出的校准设备500和/或图6中示出的校准设备600。校准的示例对应于使用二分搜索的情形。

图7A示出NMOS电阻RNMOS随迭代的变化，而图7B示出迭代中的电压V2，其中V1＝0.9V。在校准之后，V2朝着V1收敛。残留误差是由于量化误差而引起。然后，获得的的代码(出现在SWN[N:1]上)可以被施加至标称地与校准主电路匹配的从IO驱动器。

在其中存储系统(包括eMMC)包括若干NAND芯片和控制器SOC(例如，封装在封装衬底上)的一些配置中，可能可以为IO校准增加两个或更多个电阻器(如图5和图6中)。然而，必须权衡利益，因为这种方法可能非常昂贵，因为大部分衬底区域被用来承载芯片和用于信号/电源布线。此外，集成额外的组件增加装配时间以及耗费额外的材料。

图8A和图8B是根据本发明的实施例的校准设备的框图。校准设备用来减小电阻器的数目。

参照图8A，校准设备800包括偏置电路810和校准电路820。校准电路820包括两个校准单元(例如，第一校准单元822和第二校准单元824)。校准设备800使用单个外部电阻器R_EXT。校准设备800可以由下面描述的图9和图10中示出的元件来实施，尽管校准设备800不局限于这种实施方式。

参照图8B，校准设备850包括偏置电路860和校准电路870。校准电路870包括两个校准单元(例如，第一校准单元872和第二校准单元874)。校准设备850使用内部电阻器R_INT，而不使用外部电阻器(例如，R_EXT)。校准设备850可以由下面描述的图11和图12中示出的元件来实施，尽管校准设备850不局限于这种实施方式。

图9图示根据本发明的实施例的校准设备900的电路图。例如，用于NMOS校准的校准设备900可以包括图8A中描述的校准单元822、824中的一个和/或偏置电路810。

参照图9，校准设备900包括：偏置电路905，适用于提供偏置电流；以及校准单元950，适用于基于偏置电流来产生用于校准的控制信号。

偏置电路905包括外部电阻器R_EXT、带隙(BG)电压发生器910、放大器920、晶体管M1和电流镜块930。

晶体管M1和外部电阻器R_EXT串联地耦接。带隙电压发生器910产生带隙电压Vbg。起比较器作用的放大器920将带隙电压Vbg与电阻器R_EXT的与作为偏置电流的输入参考电流Iref_in相对应的电压进行比较，并且将比较结果输出至晶体管M1。

精确参考电流可以被产生为Iref_in＝Vbg/R_EXT。在电流镜块930中，输出参考电流Iref_out被缩放为：

$Iref\_out=k\·Iref\_in=k\·\frac{Vbg}{R\_EXT}...\left(4\right)$

校准单元950包括参考电压发生器951、晶体管NMOS_CAL、放大器953和控制单元955。

参考电压发生器951包括起分压器作用的两个电阻器R1、R2，并且产生参考电压V1。晶体管NMOS_CAL耦接至偏置电路905。晶体管NMOS_CAL起可调节电阻器的作用。起比较器作用的放大器953将参考电压V1和与穿过晶体管NMOS_CAL的电流相对应的电压进行比较。控制单元955基于比较结果来产生用于校准的控制信号SWN[N:1]，并且将控制信号输出至作为可调节电阻器操作的晶体管NMOS_CAL和用于校准的驱动器(例如，图4A和图4B中的驱动器434)。

控制单元955可以由状态机(SM)来实施，并且可以用来控制校准循环。在校准之后，下面的等式描述结果：

$R_{NMOS}=R\_EXT\·\frac{V1}{k\·Vbg}=R\_EXT\·\frac{Vdd}{k\·Vbg}\·\frac{R2}{R1+R2}...\left(5\right)$

图10图示根据本发明的实施例的校准设备1000的电路图。例如，用于PMOS校准的校准设备1000可以包括图8A中描述的校准单元822、824中的一个和/或偏置电路810。

参照图10，校准设备1000包括：偏置电路1005，适用于提供偏置电流；以及校准单元1060，适用于基于偏置电流来产生用于校准的控制信号。

偏置电路1005包括外部电阻器R_EXT、带隙(BG)电压发生器1010、放大器1020、晶体管M1和两个电流镜块1030、1040。

晶体管M1和外部电阻器R_EXT串联地耦接。带隙电压发生器1010产生带隙电压Vbg。起比较器作用的放大器1020将带隙电压Vbg与电阻器R_EXT的与作为偏置电流的输入参考电流Iref_in相对应的电压进行比较，并且将比较结果输出至晶体管M1。

由于额外的电流镜块1040，电流方向可以被转换，并且校准单元1060的PMOS可以使用图9中示出的相同电阻器R_EXT来校准。

校准单元1060包括参考电压发生器1061、晶体管PMOS_CAL、放大器1063和控制单元1065。

参考电压发生器1061包括起分压器作用的两个电阻器R3、R4，并且产生参考电压V1。晶体管PMOS_CAL耦接至偏置电路1005。晶体管PMOS_CAL起可调节电阻器的作用。起比较器作用的放大器1063将参考电压V1和与穿过晶体管PMOS_CAL的电流相对应的电压进行比较。控制单元1065基于比较结果来产生用于校准的控制信号SWP[N:1]，并且将控制信号输出至作为可调节电阻器操作的晶体管PMOS_CAL和用于校准的驱动器(例如，图4A和图4B中的驱动器432)。

控制单元1065可以由状态机(SM)来实施，并且可以用来控制校准循环。

使用图9和图10中示出的方案，单个电阻器R_EXT可以用于校准。该电路可以被包含在存储系统(诸如，eMMC)的衬底上。

图11和图12图示根据本发明的另一个实施例的校准设备的电路图。例如，图11的校准设备1100和图12的校准设备1200可以包括图8B中描述的校准单元872、874中的一个和/或偏置电路860。该实施例使用内部电阻器R_INT，而非使用外部电阻器。电阻器R_INT可以用低温度系数材料来构造。

参照图11，校准设备1100包括：偏置电路1105，适用于提供偏置电流；以及校准单元1150，适用于基于偏置电流来产生用于校准的控制信号。

偏置电路1105包括内部电阻器R_INT。偏置电路1105测量通过镜像穿过内部电阻器R_INT的输入参考电流Iref_in而产生的输出参考电流，并且调节输出参考电流以将调节过的输出参考电流产生在预定范围中来作为输出电流Iref_out。

校准单元1150基于参考电压V1与基于穿过晶体管NMOS_CAL(其起可调节电阻器的作用)的输出电流Iref_out而产生的电压之间的比较结果来产生控制信号SWN[N:1]。

在校准设备1100的制造阶段期间，偏置电路1105测量输出参考电流，并且调节输出参考电流以产生调节过的输出参考电流。在校准设备1100的正常操作期间，偏置电路1105将调节过的输出参考电流作为输出电流Iref_out输出至校准单元1150。

偏置电路1105包括包含内部电阻器R_INT的电流发生块以及电流数模转换器(DAC)1140。电流发生块产生流经内部电阻器R_INT的输入参考电流Iref_in。电流发生块包括内部电阻器R_INT、带隙(BG)电压发生器1110、放大器1120和晶体管1130。带隙电压发生器1110产生带隙电压Vbg。起比较器作用的放大器1120将带隙电压Vbg与内部电阻器R_INT的与输入参考电流Iref_in相对应的电压进行比较，并且将比较结果输出至晶体管1130。晶体管1130串联地耦接在电流DAC1140与内部电阻器R_INT之间。

电流DAC1140接收输入DAC码，并且基于DAC码和输入参考电流Iref_in来输出电流。在制造阶段期间，电流DAC1140可以产生输入参考电流Iref_in作为第一输入偏置电流以及产生输出参考电流作为第一输出偏置电流。而且，在正常操作期间，电流DAC1140可以产生输入参考电流Iref_in作为第二输入偏置电流以及产生输出电流作为第二输出偏置电流Iref_out。

偏置电路1105还包括作为一种可编程一次的存储器的电熔丝1170以储存与第三偏置电流Iref_out相对应的DAC码。

在制造阶段期间，电流DAC1140从外部接收输入DAC码，并且将输出参考电流输出至外部。在正常操作期间，电流DAC1140从可编程存储器1170接收输入DAC码，并且将输出电流Iref_out输出至校准单元1150。

偏置电路1105还包括复用器(MUX)1150和解复用器(DeMUX)1160。MUX1150耦接在电流DAC1140与外部和可编程存储器1170中的一个之间。MUX1150将来自外部和可编程存储器1170中的一个的输入DAC码提供给电流DAC1140。DeMUX1160耦接在电流DAC1140与外部设备和校准单元1150中的一个之间。DeMUX1160将输出参考电流输出至外部或将输出电流(例如，Iref_out)输出至校准单元1150。

偏置电路1105还包括外部设备连接单元1180。外部设备连接单元1180经由公共测试引脚ITO(未示出)将输入DAC码提供给电流DAC1140。外部设备连接单元1180经由串口(未示出)来感测输出参考电流。

校准单元1150包括参考电压发生器1151、晶体管NMOS_CAL、放大器1153和控制单元1155。

参考电压发生器1151包括起分压器作用的两个电阻器R1、R2，并且产生参考电压V1。晶体管NMOS_CAL耦接至偏置电路1105。晶体管NMOS_CAL起可调节电阻器的作用。起比较器作用的放大器1153将参考电压V1和与穿过晶体管NMOS_CAL的电流相对应的电压进行比较。控制单元1155基于比较结果来产生用于校准的控制信号SWN[N:1]，并且将控制信号输出至作为可调节电阻器操作的晶体管NMOS_CAL和用于校准的驱动器(例如，图4A和图4B中的驱动器434)。

校准设备1100在制造阶段期间测量输出参考电流，然后基于测量结果来经由芯片上电流DAC1140调节输出参考电流，使得输出参考电流处于所期望的范围中。然后，产生的DAC码被编程至电熔丝1170(一种可编程一次的存储器)中，该DAC码在正常操作期间能够被取回。

MUX1150和DeMUX1160在制造阶段期间被设置在“CAL”位置以允许通过外部设备连接单元1180进行外部编程(例如，经由串口)和电流感测(例如，经由公共测试引脚ITO)。一旦DAC码被发现，电熔丝1170就将被相应地编程。

在正常操作期间，MUX1150和DeMUX1160被设置到“USE”位置，然后电熔丝1170的数据被选择作为先前校准过的值以产生期望的输出电流Iref_out以用于校准目的。该校准的操作与图9非常类似。

参照图12，校准设备1200包括：偏置电路1205，适用于提供偏置电流；以及校准单元1260，适用于基于偏置电流来产生用于校准的控制信号。

偏置电路1205包括内部电阻器R_INT。偏置电路1205测量通过镜像穿过内部电阻器R_INT的输入参考电流Iref_in而产生的输出参考电流，并且调节输出参考电流以将调节过的输出参考电流产生在预定范围中来作为输出电流Iref_out。

校准单元1260基于参考电压V1与基于穿过晶体管PMOS_CAL(其作为可调节电阻器)的输出电流Iref_out而产生的电压之间的比较结果来产生控制信号SWP[N:1]。

在校准设备1200的制造阶段期间，偏置电路1205测量输出参考电流，并且调节输出参考电流以产生调节过的输出参考电流。在校准设备1200的正常操作期间，偏置电路1205将调节过的输出参考电流作为输出电流Iref_out输出至校准单元1260。

偏置电路1205包括包含内部电阻器R_INT的电流发生块、电流数模转换器(DAC)1240和电流镜块1290。

电流发生块产生流经内部电阻器R_INT的输入参考电流Iref_in。电流发生块包括内部电阻器R_INT、带隙(BG)电压发生器1210、放大器1220和晶体管1230。带隙电压发生器1210产生带隙电压Vbg。起比较器作用的放大器1220将带隙电压Vbg与内部电阻器R_INT的与输入参考电流Iref_in相对应的电压进行比较，并且将比较结果输出至晶体管1230。晶体管1230串联地耦接在电流DAC1240与内部电阻器R_INT之间。

电流DAC1240接收输入DAC码，并且基于DAC码和输入参考电流Iref_in来输出电流。在制造阶段期间，电流DAC1240可以产生输入参考电流Iref_in作为第一输入偏置电流以及产生输出参考电流作为第一输出偏置电流。而且，在正常操作期间，电流DAC1240可以产生输入参考电流Iref_in作为第二输入偏置电流以及产生输出电流作为第二输出偏置电流Iref_out。

偏置电路1205还包括作为一种可编程一次的存储器的电熔丝1270以储存与第三偏置电流Iref_out相对应的DAC码。

在制造阶段期间，电流DAC1240从外部接收输入DAC码，并且将输出参考电流输出至外部。在正常操作期间，电流DAC1240从可编程存储器1270接收输入DAC码，并且经由电流镜块1290来将输出电流Iref_out输出至校准单元1260。

偏置电路1205还包括复用器(MUX)1250和解复用器(DeMUX)1260。MUX1250耦接在电流DAC1240与外部和可编程存储器1270中的一个之间。MUX1250将来自外部和可编程存储器1270中的一个的输入DAC码提供给电流DAC1240。DeMUX1260耦接在电流DAC1240与外部和校准单元1260中的一个之间。DeMUX1260将输出参考电流输出至外部或经由电流镜块1290来将输出电流(例如，Iref_out)输出至校准单元1260。

偏置电路1205还包括外部设备连接单元1280。外部设备连接单元1280经由公共测试引脚ITO(未示出)来将输入DAC码提供给电流DAC1240。外部设备连接单元1280经由串口(未示出)来感测输出参考电流。

校准单元1260包括参考电压发生器1261、晶体管PMOS_CAL、放大器1263和控制单元1265。

参考电压发生器1261包括起分压器作用的两个电阻器R3、R4，并且产生参考电压V1。晶体管PMOS_CAL耦接至偏置电路1205。晶体管PMOS_CAL起可调节电阻器的作用。起比较器作用的放大器1263将参考电压V1和与穿过晶体管PMOS_CAL的电流相对应的电压进行比较。控制单元1265基于比较结果来产生用于校准的控制信号SWP[N:1]，并且将控制信号输出至作为可调节电阻器而操作的晶体管PMOS_CAL以及用于校准的驱动器(例如，图4A和图4B中的驱动器432)。

由于电流镜块1290，电流方向可以被切换，并且校准单元1260的PMOS可以使用图11中示出的相同的电阻器R_INT来校准。

使用图11和图12中提出的校准设备，不需要任何芯片外电阻器。此外，不存储额外的封装引脚，因为ITO焊盘仅用于晶片级测试。使用该校准设备，在正常操作期间实现精确的IO阻抗校准而不需要任何外部组件。

如以上在附图所示的，可以在无任何芯片外组件的情况下执行精确的IO阻抗校准。传统技术需要至少一个芯片外电阻器，并且由于存储系统(诸如eMMC)的标准引脚输出限制，该芯片外电阻器必须在封装体上。

虽然已经关于本发明的示例性实施例来具体地示出和描述了本发明，但是本领域技术人员将理解的是，在不脱离如由所附权利要求限定的本发明的精神和范围的情况下可以在其中作出各种形式上的改变和细节改变。因此，前述描述仅作为示例并且不意在为限制性的。例如，本文中示出和描述的元件的任何数目仅作为示例。本发明仅受在所附权利要求书中所限定的及其等效物的限制。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种校准设备，包括：

偏置电路，适用于提供偏置电流；以及

校准单元，适用于产生用于校准的控制信号，

其中，偏置电路包括内部电阻器并且适用于测量通过镜像穿过内部电阻器的第一偏置电流而产生的第二偏置电流，以及调节第二偏置电流以产生在预定范围内的第二偏置电流作为第三偏置电流，以及

其中，校准单元适用于基于参考电压与基于穿过可调节电阻器的第三偏置电流而产生的电压之间的比较结果来产生控制信号。

技术方案2.如技术方案1所述的设备，其中，在校准设备的制造阶段期间，偏置电路适用于产生第二偏置电流，以及调节第二偏置电流以产生第三偏置电流，以及

在校准设备的正常操作期间，偏置电路适用于将第三偏置电流产生至校准单元。

技术方案3.如技术方案2所述的设备，其中偏置电路包括：

电流发生块，包括内部电阻器，电流发生块适用于产生流经内部电阻器的第一偏置电流；以及

电流数模转换器DAC，适用于接收输入DAC码，并且基于所述DAC码和第一偏置电流来输出第二偏置电流和第三偏置电流。

技术方案4.如技术方案3所述的设备，还包括：

可编程存储器，适用于储存与第三偏置电流相对应的DAC码。

技术方案5.如技术方案4所述的设备，其中，在制造阶段期间，电流DAC适用于从外部设备接收输入DAC码，并且将第二偏置电流输出至外部设备，以及

在正常操作期间，电流DAC适用于从可编程存储器接收输入DAC码，并且将第三偏置电流输出至校准单元。

技术方案6.如技术方案5所述的设备，还包括：

复用器，耦接在外部设备和可编程存储器中的一个与电流DAC之间，适用于将来自外部设备和可编程存储器中的一个的输入DAC码提供给电流DAC；以及

解复用器，耦接在外部设备和校准单元中的一个与电流DAC之间，适用于将第二偏置电流输出至外部设备以及将第三偏置电流输出至校准单元。

技术方案7.如技术方案6所述的设备，还包括：

外部设备连接单元，适用于将输入DAC码提供给电流DAC，并且感测第二偏置电流。

技术方案8.如技术方案3所述的设备，其中电流发生块包括：

晶体管，串联地耦接在电流DAC与内部电阻器之间；

带隙电压发生器，适用于产生带隙电压；以及

比较器，适用于将带隙电压与内部电阻器的与第一偏置电流相对应的电压进行比较，并且将比较结果输出至所述晶体管。

技术方案9.如技术方案1所述的设备，其中校准单元包括：

晶体管，耦接至偏置电路；

参考电压发生器，适用于产生参考电压；

比较器，适用于将参考电压和与穿过所述晶体管的第三偏置电流相对应的电压进行比较；以及

控制单元，适用于基于比较结果来产生控制信号，并且将所述控制信号输出至作为可调节电阻器的所述晶体管以及用于校准的驱动器。

技术方案10.如技术方案1所述的设备，其中内部电阻器包括低温度系数材料。

技术方案11.一种存储系统，包括：

驱动器电路；以及

校准设备，

其中校准设备包括：

偏置电路，适用于提供偏置电流；以及

校准单元，适用于产生用于驱动器电路的校准的控制信号，

其中，偏置电路包括内部电阻器并且适用于测量通过镜像穿过内部电阻器的第一偏置电流而产生的第二偏置电流，以及调节第二偏置电流以产生在预定范围内的第二偏置电流作为第三偏置电流，以及

其中，校准单元适用于基于参考电压与基于穿过可调节电阻器的第三偏置电流而产生的电压之间的比较结果来产生所述控制信号。

技术方案12.如技术方案11所述的系统，在校准设备的制造阶段期间，偏置电路适用于测量第二偏置电流，以及调节第二偏置电流以产生第三偏置电流，以及

在校准设备的正常操作期间，偏置电路适用于将第三偏置电流输出至校准单元。

技术方案13.如技术方案12所述的系统，其中偏置电路包括：

电流发生块，包括内部电阻器，电流发生块适用于产生流经内部电阻器的第一偏置电流；以及

电流数模转换器DAC，适用于接收输入DAC码，并且基于所述DAC码和第一偏置电流来输出第二偏置电流和第三偏置电流。

技术方案14.如技术方案13所述的系统，还包括：

可编程存储器，适用于储存与第三偏置电流相对应的DAC码。

技术方案15.如技术方案14所述的系统，其中，在制造阶段期间，电流DAC适用于从外部设备接收输入DAC码，并且将第二偏置电流输出至外部设备，以及

在正常操作期间，电流DAC适用于从可编程存储器接收输入DAC码，并且将第三偏置电流输出至校准单元。

技术方案16.如技术方案15所述的系统，还包括：

复用器，耦接在外部设备和可编程存储器中的一个与电流DAC之间，适用于将来自外部设备和可编程存储器中的一个的输入DAC码提供给电流DAC；以及

解复用器，耦接在外部设备和校准单元中的一个与电流DAC之间，适用于将第二偏置电流输出至外部设备以及将第三偏置电流输出至校准单元。

技术方案17.如技术方案16所述的系统，还包括：

外部设备连接单元，适用于将输入DAC码提供给电流DAC，并且感测第二偏置电流。

技术方案18.如技术方案13所述的系统，其中电流发生块包括：

晶体管，串联地耦接在电流DAC与内部电阻器之间；

带隙电压发生器，适用于产生带隙电压；以及

比较器，适用于将带隙电压与内部电阻器的与第一偏置电流相对应的电压进行比较，并且将比较结果输出至晶体管。

技术方案19.如技术方案11所述的系统，其中校准单元包括：

晶体管，耦接至偏置电路；

参考电压发生器，适用于产生参考电压；

比较器，适用于将参考电压和与穿过所述晶体管的第三偏置电流相对应的电压进行比较；以及

控制单元，适用于基于比较结果来产生控制信号，并且将控制信号输出至作为可调节电阻器的所述晶体管以及用于校准的驱动器。

技术方案20.如技术方案11所述的系统，其中，内部电阻器包括低温度系数材料。

Claims (10)

1.一种校准设备，包括：

偏置电路，适用于提供偏置电流；以及

校准单元，适用于产生用于校准的控制信号，

其中，偏置电路包括内部电阻器并且适用于测量通过镜像穿过内部电阻器的第一偏置电流而产生的第二偏置电流，以及调节第二偏置电流以产生在预定范围内的第二偏置电流作为第三偏置电流，以及

其中，校准单元适用于基于参考电压与基于穿过可调节电阻器的第三偏置电流而产生的电压之间的比较结果来产生控制信号。

2.如权利要求1所述的设备，其中，在校准设备的制造阶段期间，偏置电路适用于产生第二偏置电流，以及调节第二偏置电流以产生第三偏置电流，以及

在校准设备的正常操作期间，偏置电路适用于将第三偏置电流产生至校准单元。

3.如权利要求2所述的设备，其中偏置电路包括：

电流发生块，包括内部电阻器，电流发生块适用于产生流经内部电阻器的第一偏置电流；以及

电流数模转换器DAC，适用于接收输入DAC码，并且基于所述DAC码和第一偏置电流来输出第二偏置电流和第三偏置电流。

4.如权利要求3所述的设备，还包括：

可编程存储器，适用于储存与第三偏置电流相对应的DAC码。

5.如权利要求4所述的设备，其中，在制造阶段期间，电流DAC适用于从外部设备接收输入DAC码，并且将第二偏置电流输出至外部设备，以及

在正常操作期间，电流DAC适用于从可编程存储器接收输入DAC码，并且将第三偏置电流输出至校准单元。

6.如权利要求5所述的设备，还包括：

复用器，耦接在外部设备和可编程存储器中的一个与电流DAC之间，适用于将来自外部设备和可编程存储器中的一个的输入DAC码提供给电流DAC；以及

解复用器，耦接在外部设备和校准单元中的一个与电流DAC之间，适用于将第二偏置电流输出至外部设备以及将第三偏置电流输出至校准单元。

7.如权利要求6所述的设备，还包括：

外部设备连接单元，适用于将输入DAC码提供给电流DAC，并且感测第二偏置电流。

8.如权利要求3所述的设备，其中电流发生块包括：

晶体管，串联地耦接在电流DAC与内部电阻器之间；

带隙电压发生器，适用于产生带隙电压；以及

比较器，适用于将带隙电压与内部电阻器的与第一偏置电流相对应的电压进行比较，并且将比较结果输出至所述晶体管。

9.如权利要求1所述的设备，其中校准单元包括：

晶体管，耦接至偏置电路；

参考电压发生器，适用于产生参考电压；

比较器，适用于将参考电压和与穿过所述晶体管的第三偏置电流相对应的电压进行比较；以及

控制单元，适用于基于比较结果来产生控制信号，并且将所述控制信号输出至作为可调节电阻器的所述晶体管以及用于校准的驱动器。

10.一种存储系统，包括：

驱动器电路；以及

校准设备，

其中校准设备包括：

偏置电路，适用于提供偏置电流；以及

校准单元，适用于产生用于驱动器电路的校准的控制信号，

其中，偏置电路包括内部电阻器并且适用于测量通过镜像穿过内部电阻器的第一偏置电流而产生的第二偏置电流，以及调节第二偏置电流以产生在预定范围内的第二偏置电流作为第三偏置电流，以及

其中，校准单元适用于基于参考电压与基于穿过可调节电阻器的第三偏置电流而产生的电压之间的比较结果来产生所述控制信号。