CN103514963A - 存储器及其测试方法 - Google Patents

Abstract

本发明公开了一种存储器，所述存储器包括：存储体，所述存储体包括多个存储器单元；命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将包括激活命令、写入命令、校准命令、以及MRS命令的多个命令中的至少一个激活；测试译码器，所述测试译码器被配置成响应于多个地址信号和MRS命令而将存储器设定成测试模式；以及测试控制器，所述测试控制器被配置成当存储器被设定成测试模式时在基于通过对具有比所述时钟信号更高频率的测试时钟信号计数获得的计数信息确定的时间点将用于测试操作所述存储体的至少一个内部测试命令激活。

Description

存储器及其测试方法

相关申请的交叉引用

本申请要求2012年6月28日提交的申请号为10-2012-0069690的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种存储器及其测试方法，更具体而言，涉及一种利用具有低时钟频率的测试设备的同时能减少存储器的测试时间的存储器测试方法。

背景技术

存储器被制造之后，存储器经历各种测试以检测存储器是否正常地操作。一般地，在执行存储器测试时，由于存储器接收时钟信号、并且与接收的时钟信号同步地操作，所以测试设备将时钟信号输入到存储器、并且输入和输出测试数据。存储器测试可以包括：用于判定单元是否正常操作的测试，用于检查相邻的金属线之间的耦合效应的测试，以及用于检查具有时间特性的信号之间的余量的测试。供作参考，在存储器的制造成本中，执行存储器测试所需的时间可能为重要的因素。因此，随着执行存储器测试所需的时间增加，所以存储器的制造成本也会增加。

此外，用于执行存储器测试的测试设备内部产生时钟信号、命令信号以及用于测试的数据，将产生的信号和数据输入到存储器，接收从存储器输出的数据，以及分析存储器是否正常操作。由于同步存储器与从外部输入的时钟信号同步执行全部操作，所以存储器的操作速度根据从外部输入的时钟信号的频率来确定。因此，执行存储器测试所需的时间取决于从测试设备施加到存储器的时钟信号的频率。

随着存储器的操作速度的增加，存储器已经利用了高频时钟信号。然而，一些测试设备会对其内部产生的时钟信号的频率具有一些限制。在这种情况下，当执行存储器测试时，存储器必须与测试设备产生的较低频率的时钟信号同步地操作。因此，测试存储器所需的时间会不期望地增加。

发明内容

各种实施例涉及一种存储器及其测试方法，即使测试存储器时使用测试设备执行测试，所述测试方法也能通过内部产生具有高频的时钟信号来减少测试时间。

此外，各种实施例涉及一种存储器及其测试方法，所述存储器及其测试方法能利用在存储器内部产生的时钟信号来测试各种操作。

在一个实施例中，一种存储器包括：存储体，所述存储体包括多个存储器单元；命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将包括激活命令、写入命令、校准命令以及MRS命令的多个命令中的至少一个激活；测试译码器，所述测试译码器被配置成响应于多个地址信号和MRS命令而将存储器设定为测试模式；以及测试控制器，所述测试控制器被配置成当存储器被设定成测试模式时在基于通过对具有比时钟信号更高频率的测试时钟信号计数获得的计数信息确定的时间点将用于测试操作存储体的至少一个内部测试命令激活。

在另一个实施例中，一种存储器包括：存储体，所述存储体包括多个存储器单元；命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将包括写入命令和MRS命令的多个命令中的至少一个激活；测试译码器，所述测试译码器被配置成响应于多个地址信号和MRS命令而将存储器设定为测试模式；以及测试控制器，所述测试控制器被配置成当存储器被设定成测试模式时在写入命令被激活之后在基于通过对具有比时钟信号高的频率的测试时钟信号计数获得的计数信息确定的时间点将用于对存储体预充电的测试预充电命令激活。

在另一个实施例中，一种存储器包括：存储体，所述存储体包括多个存储器单元；命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将包括激活命令和MRS命令的多个命令中的至少一个激活；测试译码器，所述测试译码器被配置成响应于多个地址信号和MRS命令而将存储器设定为测试模式；以及测试控制器，所述测试控制器被配置成当存储器被确定为测试模式时在基于通过对具有比时钟信号高的频率的测试时钟信号计数获得的计数信息确定的时间点将用于将数据写入存储体中的测试写入命令和用于对存储体预充电的测试预充电命令激活。

在另一个实施例中，一种存储器包括：存储体，所述存储体包括多个存储器单元；命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将包括激活命令、写入命令、校准命令以及MRS命令的多个命令中的至少一个激活；测试译码器，所述测试译码器被配置成响应于多个地址信号和MRS命令而将存储器设定为第一测试模式至第三测试模式中的一种；以及测试控制器，所述测试控制器被配置成：当被设定成第一测试模式时在基于通过对具有比时钟信号高的频率的测试时钟信号计数获得的计数信息确定的时间点将用于激活存储体的测试激活命令和用于对存储体预充电的测试预充电命令激活，当被设定成第二测试模式时，在写入命令被激活之后在基于计数信息确定的时间点将测试预充电命令激活，以及当被设定成第三测试模式时在基于计数信息确定的时间点将测试预充电命令和用于将数据写入存储体中的测试写入命令激活。

在另一个实施例中，提供了一种用于测试存储器的方法，所述存储器包括具有多个存储器单元的存储体。所述方法包括以下步骤：当多个命令信号的组合与MRS信号相对应时，响应于多个地址信号而设定成第一测试模式至第三测试模式中的一种测试模式；与时钟信号同步地将多个命令信号译码、并且将包括激活命令、写入命令以及校准命令的多个命令中的至少一个激活；以及当设定成第一测试模式时，在基于通过对具有比时钟信号高的频率的测试时钟信号计数获得的计数信息确定的时间点将用于激活存储体的测试激活命令和用于对存储体预充电的测试预充电命令激活，当设定成第二测试模式时在写入命令被激活之后在基于测试信息确定的时间点将测试预充电命令激活，以及当设定成第三测试模式时在基于计数信息确定的时间点将测试预充电命令和用于将数据写入存储体的测试写入命令激活。

在另一个实施例中，一种存储器包括：存储体，所述存储体包括多个存储器单元；命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将用于存储器的操作的多个命令中的至少一个激活；测试译码器，所述测试译码器被配置成当在多个命令之中的用于设定测试模式的命令被激活时响应于多个地址信号而将存储器设定为测试模式、并且产生用于存储体的测试操作的测试信息；以及测试控制器，所述测试控制器被配置成当被设定成测试模式时响应于测试信息和通过对具有比时钟信号高的频率的测试时钟信号计数获得的计数信息而将用于存储体的测试操作的多个测试命令中的至少一个激活。

附图说明

图1是根据本发明的一个示例性实施例的存储器的示图。

图2是根据本发明的示例性实施例的时钟发生控制单元的示图。

图3是根据本发明的示例性实施例的测试时钟发生单元的示图。

图4A和图4B是根据本发明的示例性实施例的信号发生单元的示图。

图5是用于解释一种测试根据本发明的示例性实施例的存储器的方法的流程图。

具体实施方式

下面将参照附图更详细地描述各种实施例。然而，本发明可以采用不同的方式实施，而不应解释为限制于本文所列的实施例。确切地说，提供这些实施例使得本说明书充分与完整，并向本领域技术人员充分传达本发明的范围。在说明书中，相同的附图标记在本发明的不同附图与实施例中表示相似的部分。

图1是根据本发明的一个示例性实施例的存储器的示图。

参见图1，存储器包括：存储体BA、命令译码器110、测试译码器120以及测试控制器130。存储体BA包括多个存储器单元。命令译码器110被配置成与时钟信号CK同步地操作，并且响应于多个命令信号CSB、ACTB、RASB、CASB以及WEB而激活包括激活命令ACT、写入命令WR、校准命令ZQC、MRS命令MRS、读取命令RD以及预充电命令PRE的多个命令中的一个或更多个。测试译码器120被配置成当MRS命令MRS被激活时响应于多个地址信号ADD<0:A>而设定成第一测试模式至第三测试模式之中的一种测试模式。测试控制器130被配置成：当设定成第一测试模式时，在基于通过对具有比时钟信号CK高的频率的测试时钟信号TCK计数获得的计数信息CNT<0:4>而确定的时间点，将用于激活存储体BA的测试激活命令TACT和用于预充电存储体BA的测试预充电命令TPRE激活；当设定成第二测试模式时，写入命令WR被激活之后，在基于计数信息CNT<0:4>确定的时间点将测试预充电命令TPRE激活；以及当设定成第三测试模式时，在基于计数信息CNT<0:4>确定的时间点将测试预充电命令TPRE和用于将数据写入存储体BA中的测试写入命令TWR激活。

多个命令信号包括：激活信号ACTB、芯片选择信号CSB、行地址选通信号RASB、列地址选通信号CASB以及写入使能信号（write enable signal）WEB。

参见图1，将描述存储器。

根据本发明的示例性实施例的存储器在测试模式下操作、或者在不是测试模式的操作模式（在下文中，被称作为正常模式）下操作。当存储器在正常模式下操作时，存储器与从外部施加的时钟信号CK同步地操作，并且当存储器在测试模式下操作时，存储器与从其内部产生的测试时钟信号TCK同步地操作。

命令译码器110被配置成与时钟信号CK同步地产生多个命令ACT、WR、ZQC、MRS、RD以及PRE，接收多个命令信号CSB、ACTB、RASB、CASB以及WEB，以及激活多个命令ACT、WR、ZQC、MRS、RD以及PRE之中与接收到的命令CSB、ACTB、RASB、CASB以及WEB的组合相对应的命令。激活命令ACT是用于激活（换言之，启动）存储体BA的命令，写入命令WR是用于将数据写入存储体的命令，以及校准命令ZQC是用于产生根据工艺、电压以及温度（PVT）条件改变的阻抗码使得数据输出电路将终端阻抗值优化的命令。此外，MRS命令MRS是用于通过模式寄存器组（MRS）的设定来设定存储器的操作环境和条件的命令，读取命令RD是用于读取存储体BA中的数据的命令，以及预充电命令PRE是用于预充电存储体（换言之，存储体的字线或位线）的命令。

测试译码器120被配置成当存储器被设定成测试模式时产生在测试模式下操作所需的测试时间信息TCPRE<0:2>和TCTRC<0:4>。更具体地，当命令译码器110响应于多个命令信号CSB、ACTB、RASB、CASB以及WEB的组合而将MRS命令MRS激活时，测试译码器120响应于MRS命令MRS和地址ADD<0:A>而将存储器设定成第一测试模式至第三测试模式中的任意一种模式、并且产生相应模式所需的测试时间信息TCPRE<0:2>和TCTRC<0:4>。测试译码器120产生表示第一测试模式至第三测试模式之中存储器被设定的模式的第一测试模式信号至第三测试模式信号TCROR、TCAWR以及TCADIST。当存储器被设定成第一测试模式时，第一测试模式信号TCROR被激活，当存储器被设定成第二测试模式时，第二测试模式信号TCAWR被激活，以及当存储器被设定成第三测试模式时，第三测试模式信号TCADIST被激活。

第一测试模式至第三测试模式是用于执行存储器的不同操作的测试模式。第一测试模式是在由命令设定的时段期间相继执行用以激活存储体BA的操作和用以预充电存储体BA的操作的测试模式。当存储器被设定成在第一测试模式下操作时，在从激活命令ACT被激活的时间点到校准命令ZQC被激活的时间点的时段期间，存储器以预定的间隔激活和预充电存储体BA。

第二测试模式是施加写入命令WR之后在预定时间内执行存储体BA的预充电操作的测试模式。当存储器被设定成在第二测试模式下操作时，在写入命令WR被激活之后，存储器在无预充电命令PRE的情况下在预定时间内预充电存储体BA。

第三测试模式是激活命令ACT被施加之后存储器在预定的时间内将数据写入存储体BA中、并且在经过预定的时间之后对存储体BA预充电的测试模式。当存储器被设定成在第三测试模式下操作时，激活命令ACT被激活之后在预定时间内存储器在无写入命令WR的情况下将数据写入存储体BA，并且经过预定时间之后，在无预充电命令PRE的情况下预充电存储体BA。

此外，当存储器在测试模式下操作时，测试控制器130在设定了测试模式的状态下产生测试命令TACT、TWR以及TPRE，以便即使多个命令ACT、WR、ZQC、MRS、RD以及PRE未被激活也执行存储体BA的激活操作、存储体BA的写入操作、以及存储体BA的预充电操作之中的一种操作。这里，测试命令TACT、TWR以及TPRE被激活的时间点可以通过测试时间信息TCPRE<0:2>和TCTRC<0:4>、和对测试时钟信号TCK计数获得的计数信息CNT<0:4>来确定。此时，测试时间信息TCPRE<0:2>和TCTRC<0:4>的值可以根据地址信号ADD<0:A>的组合而不同。

当存储器被设定成第一测试模式至第三测试模式之中的一种测试模式时，测试控制器130与具有比时钟信号CK高的频率的测试时钟信号TCK同步地产生多个测试命令TACT、TWR以及TPRE以控制存储器的操作。

针对这种操作，测试控制器130包括：测试时钟发生单元131、信号发生单元132以及时钟发生控制单元133。测试时钟发生单元131被配置成产生测试时钟信号TCK。信号发生单元132被配置成：在存储器被设定成第一测试模式的状态下，响应于计数信息CNT<0:4>而交替地激活测试激活命令TACT和测试预充电命令TPRE；在存储器被设定成第二测试模式的状态下，写入命令WR被激活之后在基于计数信息CNT<0:4>和第一测试时间信息TCPRE<0:2>确定的时间点将测试预充电命令TPRE激活；以及在存储器被设定成第三测试模式的状态下，激活命令ACT被激活之后在基于计数信息CNT<0:4>和第一测试时间信息TCPRE<0:2>确定的时间点将测试写入命令TWR激活，并且在基于计数信息CNT<0:4>和第二测试时间信息TCTRC<0:4>确定的时间点将预充电信号PRE激活。时钟发生控制单元133被配置成：在存储器被设定成第一测试模式的状态下，响应于激活命令ACT而启动测试时钟发生单元131，并且响应于校准命令ZQC而禁止测试时钟发生单元131；在存储器被设定成第二测试模式的状态下，响应于写入命令WR而启动测试时钟发生单元131，并且响应于测试预充电命令TPRE而禁止测试时钟发生单元131；在存储器被设定成第三测试模式的状态下，响应于写入命令WR而启动测试时钟发生单元131，并且响应于测试预充电命令TPRE而禁止测试时钟发生单元131。

将更加详细地描述测试控制器130的操作。当存储器被设定成测试模式时，测试时钟发生单元131在测试时钟发生单元131被启动的时段期间产生测试时钟信号TCK。为了减少测试时间，测试时钟信号TCK具有比通过测试设备产生并输入到存储器的时钟信号CK更高的频率。

时钟发生控制单元133被配置成在第一测试模式至第三测试模式中的一种测试模式下产生测试时钟使能信号TCK_EN以启动或禁止测试时钟发生单元131。时钟发生控制单元133在第一测试模式下响应于激活命令ACT而将测试时钟使能信号TCK_EN激活、并且响应于校准命令ZQC而将测试时钟使能信号TCK_TK去激活。此外，时钟发生控制单元133在第二测试模式下响应于写入命令WR而将测试时钟使能信号TCK_EN激活、并且响应于测试预充电命令TPRE而将测试时钟使能信号TCK_EN去激活。此外，时钟发生控制单元133在第三测试模式下响应于激活命令ACT而将测试时钟使能信号TCK_EN激活、并且响应于测试预充电命令TPRE而将测试时钟使能信号TCK_EN去激活。

供作参考，仅当在第一测试模式信号至第三测试模式信号TCROR、TCAWR、以及TCADIST之中的一种或更多种测试模式信号通过如图1中所示的或门OR4和多个与门AND1至AND3来激活时，才将激活命令ACT、校准命令ZQC、以及写入命令WR传送到时钟发生控制单元133。

测试时钟发生单元131在测试时钟使能信号TCK_EN被激活的时段期间被启动、并且产生测试时钟信号TCK。测试时钟发生单元131是包括多个单位延迟（例如，反相器，）的振荡器，并且测试时钟TCK被触发的时段可以对应于多个单位延迟的延迟值之和。另外，测试时钟发生单元131可以通过将输入时钟信号CK的频率分频来产生测试时钟信号TCK。

信号发生单元132被配置成根据通过对测试时钟信号TCK计数获得的计数信息CNT<0:4>和通过测试时间信息TCPRE<0:2>和TCTRC<0:4>设定的测试模式在合适时间点将测试命令TACT、TWR以及TPRE激活。在第一测试模式下，信号发生单元132在计数信息CNT<0:4>具有预定值时激活测试激活命令TACT、并且在计数信息CNT<0:4>的某些位CNT<0:2>对应于第一测试时间信息TCPRE<0:2>时激活测试预充电命令TPRE。此外，在第二测试模式下，信号发生单元132在计数信息CNT<0:4>的位CNT<0:2>与第一测试时间信息TCPRE<0:2>相对应时将测试预充电命令TPRE激活。此外，在第三测试模式下，信号发生单元132在计数信息CNT<0:4>的位CNT<0:2>与第一测试时间信息TCPRE<0:2>相对应时将测试写入命令TWR激活、并且在计数信息CNT<0:4>与第二测试时间信息TCTRC<0:4>相对应时将测试预充电命令TPRE激活。

这里，当两块信息彼此相对应时，其意味着两块信息中的相应位具有相同的值。例如，当在第三测试模式下计数信息CNT<0:4>中的位CNT<0:2>与第一测试时间信息TCPRE<0:2>相对应时，其可以表示各个位CNT<0>、CNT<1>以及CNT<2>等于各个位TCPRE<0>、TCPRE<1>以及TCPRE<2>。此外，当计数信息CNT<0:4>与第二测试时间信息TCPRE<0:4>相对应时，其可以表示各个位CNT<0>、CNT<1>、CNT<2>CNT<3>、以及CNT<4>等于各个位TCPRE<0>、TCPRE<1>、TCPRE<2>、TCPRE<3>以及TCPRE<4>。

上述配置仅是表示测试命令TACT、TWR以及TPRE被激活的条件的一个实例，并且这可以根据设计而不同。信号发生单元132可以当计数信息CNT<0:4>具有预定值时或者当计数信息CNT<0:4>与测试时间信息TCPRE<0:2>和TCTRC<0:4>中的一个相对应时将测试命令TACT、TWR以及TPRE中的一个激活。信息CNT<0:4>、TCPRE<0:2>以及TCTRC<0:4>的位的数目可以根据设计而不同。

当测试命令TACT、TWR以及TPRE或者命令ACT、WR以及PRE中的一个被激活时，将用于控制存储体BA的操作的脉冲信号ACTP、WRP以及PREP传送到存储体区BAR。针对这种操作，利用了三个或门OR2至OR4。激活脉冲信号ACTP响应于测试激活命令TACT或激活命令ACT而被激活，写入脉冲信号WRP响应于测试写入命令TWR或写入命令WR而被激活，以及预充电脉冲信号PREP响应于测试预充电命令TPRE或预充电命令PRE而被激活。存储体区BAR包括：外围电路（图中未示出），所述外围电路被配置成响应于脉冲信号ACTP、WRP以及PREP而控制存储体BA的操作。当激活脉冲信号ACTP被激活时，存储体区BAR的外围电路激活存储体BA，换言之，启动存储体BA中包括的字线；当写入脉冲信号WRP被激活时，存储体区BAR的外围电路将输入数据写入存储体BA中包括的存储器单元中；以及，当预充电脉冲信号PREP被激活时，存储体区BAR的外围电路对存储体BA预充电，换言之，对存储体BA的字线或位线预充电。

根据本发明的示例性实施例的存储器通过从外部测试设备或外部存储控制器中接收命令信号、时钟信号CLK、数据以及地址ADD<0:A>来执行测试操作。此时，存储器内部地产生具有比从外部输入的时钟信号CK更高频率的测试时钟信号TCK，由此减少测试时间。在上述信号之中，多个命令ACT、WR、RD、MRS、ZQC以及PRE与时钟信号CK同步产生，并且多个测试命令TACT、TWR以及TPRE与测试时钟信号TCK同步产生。

此外，图1说明存储器支持整个第一测试模式至第三测试模式的一个实例。然而，存储器不需要支持整个第一测试模式至第三测试模式，而是可以被设计成支持第一测试模式至第三测试模式中的一种或多种。例如，存储器可以被设计成支持第一测试模式至第三测试模式中的一种测试模式或者支持两种或更多种测试模式。当存储器支持第一测试模式至第三测试模式中的部分时，不需要执行针对上述操作之中不同于存储器支持的测试模式的测试模式的操作。

图2是根据本发明的示例性实施例的时钟发生控制单元133的示图。

参见图2，时钟发生控制单元133包括：第一控制单元210、第二控制单元220、第三控制单元230、以及或门OR5。第一控制单元210被配置成当存储器被设定成第一测试模式时控制测试时钟发生单元131。第二控制单元220被配置成当存储器被设定成第二测试模式时控制测试时钟发生单元131。第三控制单元230被配置成当存储器被设定成第三测试模式时控制测试时钟发生单元131。或门OR5被配置成将第一控制单元至第三控制单元的输出A、B以及C组合，并且产生时钟发生使能信号TCK_EN。第一控制单元210包括多个与非门NAND1至NAND4和与门AND4，第二控制单元220包括多个与非门NAND5至NAND8，以及第三控制单元230包括多个与非门NAND9至NAND12以及与门AND5。供作参考，ACTT表示当存储器被设定成第一测试模式至第三测试模式中的一种时通过使激活命令ACT经过与门AND1而传送的信号，ZQCT表示当存储器被设定成第一测试模式至第三测试模式中的一种时通过使校准命令ZQCT经过与门AND2而传送的信号，以及WRT表示当存储器被设定成第一测试模式至第三测试模式中的一种时通过使写入命令WR经过与门AND3而传送的信号。

参见图2，将描述时钟发生控制单元133的操作。

第一测试模式信号至第三测试模式信号TCROR、TCAWR以及TCADIST在存储器未被设定成测试模式的状态下被去激活。由于第一测试模式信号至第三测试模式信号TCROR、TCAWR以及TCADIST全部为低，所以与非门NAND1、NAND2、NAND5、NAND6、NAND9以及NAND10的输出为高。因此，第一控制单元至第三控制单元的输出A、B、以及C被去激活成低电平。

当存储器被设定为第一测试模式时，第一测试模式信号TCROR被激活成高电平，以及激活命令ACT被激活成高电平并且作为信号ACTT被传送。然后，与非门NAND1的输出变成低，与非门NAND3的输出变成高，以及与非门NAND4的输出变成低。由于第一测试模式信号TCROR被激活，所以当与非门NAND3的输出变成高时，第一控制单元的输出A被激活成高电平。由于第一控制单元的输出A被激活，所以时钟发生使能信号TCK_EN被激活。然后，当校准命令ZQC被激活并且作为信号ZQCT被传送时，与非门NAND2的输出变成低。因此，与非门NAND4的输出变成高，并且与非门NAND3的输出变成低。因此，第一控制单元的输出被去激活成低电平。结果，时钟发生使能信号TCK_EN被去激活成低电平。

当存储器被设定为第二测试模式时，第二测试模式信号TCAWR被激活成高电平，然后写入命令WR被激活成高电平并且被作为信号WRT被传送。然后，与非门NAND5的输出变成低，与非门NAND7的输出变成高，并且与非门NAND8的输出变成低。由于第二控制单元的输出B等于与非门NAND7的输出，所以当与非门NAND7的输出变成高时第二控制单元的输出B被激活。由于第二控制单元的输出B被激活，所以时钟发生使能信号TCK_EN被激活。然后，当测试预充电命令TPRE被激活时，与非门NAND6的输出变成低。因此，与非门NAND5的输出变成高，并且与非门NAND7的输出变成低。因此，第二控制单元的输出B被去激活成低电平，结果，时钟发生使能信号TCK_EN被去激活成低电平。

当存储器被设定为第三测试模式时，第三测试模式信号TCABIST被激活成高电平，而激活命令ACT被激活成高电平并且作为信号ACTT被传送。然后与非门NAND9的输出变成低，与非门NAND11的输出变成高，以及与非门NAND12的输出变成低。由于第三测试模式信号TCADIST被激活，所以当与非门NAND11的输出变成高时，第三控制单元的输出C被激活成高电平。由于第三控制单元的输出C被激活，所以时钟发生使能信号TCK_EN被激活。然后，当测试预充电命令TPRE被激活时，与非门NAND10的输出变成低。因此，与非门NAND12的输出变成高，而与非门NAND11的输出变成低。因此，第三控制单元的输出C被去激活成低电平。结果，时钟发生使能信号TCK_EN被去激活成低电平。

图2说明时钟发生控制单元133包括整个第一控制单元至第三控制单元210、220、以及230的情况。然而，如参照图1所描述的，存储器可以被设计成支持第一测试模式至第三测试模式中的一种或更多种。在这种情况下，时钟发生控制单元133可以仅包括与各测试模式相对应的控制单元。例如，当存储器仅支持第一测试模式时，时钟发生控制单元133可以仅包括第一控制单元210，而当存储器支持第二测试模式和第三测试模式时，时钟发生控制单元133可以仅包括第二控制单元220和第三控制单元230。

图3是根据本发明的示例性实施例的测试时钟发生单元131的示图。

参见图3，测试时钟发生单元131包括多个单位延迟DEL0至DEL6。每个单位延迟包括反相器INV、电阻器R以及电容器C。电阻器R和电容器C被配置成延迟信号，并且反相器INV被配置成触发信号。测试时钟发生单元131包括单位延迟DEL0至DEL6的奇数编号。

当时钟发生使能信号TCK_EN被去激活时，与门AND6的输出被固定在低电平。因此，测试时钟信号TCK被去激活。当时钟发生使能信号TCK_EN被激活时，与门AND6的输出通过另一个输入而不是时钟发生使能信号TCK_EN来确定。因此，测试时钟发生单元131作为振荡器来操作以将测试时钟信号TCK激活。

图3说明测试时钟发生单元131包括七个单位延迟的情况，但是单位延迟的数目可以根据设计而不同。当单位延迟的数目增加时，单位延迟的延迟值之和增加。因此，测试时钟信号TCK的频率减小。当单位延迟的数目减少时，单位延迟的延迟值之和减小。因此，测试时钟信号TCK的频率增加。

图4A和图4B是根据本发明的实施例的信号发生单元132的示图。

参见图4A和图4B，信号发生单元132包括：图4A中所示的时钟计数单元410和图4B中所示的计数信息判定单元420。时钟计数单元410被配置成对测试时钟TCK计数并且产生计数信息CNT<0:4>。计数信息判定单元420被配置成：在存储器被设定成第一测试模式的状态下，当计数信息CNT<0:4>具有预定值时将测试激活命令TACT激活，当计数信息CNT<0:4>的值与一块或多块测试时间信息TCPRE<0:2>相对应时，将测试预充电命令TPRE激活；在存储器被设定成第二测试模式的状态下，当计数信息CNT<0:4>的值与一块或多块测试时间信息TCPRE<0:2>相对应时，将测试预充电命令TPRE激活；在存储器被设定成第三测试模式的状态下，当计数信息CNT<0:4>的值与第一测试时间信息TCPRE<0:2>相对应时将测试写入命令TWR激活，并且当计数信息CNT<0:4>的值与第二测试时间信息TCTRC<0:4>相对应时将测试预充电命令TPRE激活。

首先，参见图4A，将描述时钟计数单元410的操作。

时钟计数单元410包括时钟计数器411和信息传送器412。时钟计数器411被配置成对测试时钟TCK计数，并且产生预计数信息PCNT<0:4>，而信息传送器412被配置成对预计数信息PCNT<0:4>分类，并且将分类的信息作为计数信息CNT<0:4>传送。

时钟计数器411包括多个移位器FF0至FF4，并且移位器FF0至FF4的输出变成预计数信息PCNT<0:4>的各个位。移位器FF0至FF4各自包括输入端子I、启动端子EN、输出端子D、反相端子DB以及复位端子RST。当输入到启动端子EN的信号被激活时，移位器接收输入到输入端子I的信号、并且将接收的信号储存其中，以及当启动端子EN被禁止时移位器将储存在其中的信号输出到输出端子D。储存在移位器中的信号的反相信号被输出到反相端子DB。当输入到复位端子RST的信号被激活时，储存在其中的值被复位（复位值为高或低）。在图4中，假设复位值为低。每个移位器可以包括D触发器。移位器复位信号SRST被输入到复位端子RST。当测试时钟信号TCK的激活时段结束之后利用计数信息CNT<0:4>将测试命令TACT、TWR以及TPRE激活的操作完成时，移位器复位信号SRST可以被激活。

第一移位器FF0被配置成经由启动端子EN接收测试时钟信号TCK，而其他的移位器FF1至FF4各自被配置成经由启动端子EN来接收连接在该移位器的前级的另一个移位器的输出。因此，第一移位器FF0每当测试时钟信号TCK被激活时被触发，而其他的移位器FF1至FF4各自每当连接在该移位器的前级的另一个移位器的输出被触发时而被触发。因此，由于移位器的输出每当连接在该移位器的前级的另一个移位器被触发两次时被触发一次，预计数信息PCNT<0:4>具有与通过对测试时钟信号TCK计数获得的值相对应的二进制值。此时，由于通过移位器的信号具有预定的延迟值，所以通过触发测试时钟信号TCK来更新预计数信息PCNT<0:4>的各个位时的时间点会出现偏差。

信息传送器412被配置成将预计数信息PCNT<0:4>分类，并且将分类的信息作为计数信息CNT<0:4>传送，以便去除因更新预计数信息PCNT<0:4>的各个位时的时间点之间的偏差而发生的偏移（skew）。针对这种操作，信息传送器412包括：多个与门AND7至AND15以及多个延迟DEL7至DEL9。当移位器是D触发器、并且信号通过D触发器时，信号具有与两个反相器的延迟值相对应的延迟值。因此，延迟DEL7至DEL9各自具有与两个反相器的延迟值相对应的延迟值差。基于预计数信息之中最新更新的位PCNT<4>，位PCNT<0>、PCNT<1>、PCNT<2>以及PCNT<3>被更新时的时间点从位PCNT<4>被更新时的时间点起分别延迟了八个反相器的延迟值、六个反相器的延迟值、四个反相器的延迟值、以及两个反相器的延迟值。因此，在假设与门AND12至AND15的延迟值与两个反相器的延迟值相同的情况下，延迟DEL7和DEL9的延迟值分别对应于六个反相器的延迟值、四个反相器的延迟值、以及两个反相器的延迟值。

此外，为了在测试时钟TCK为低的时段期间将预计数信息PCNT<0:4>的各个位作为计数信息CNT<0:4>的各个位进行传送，通过将测试时钟信号TCK的反相信号延迟两个反相器的延迟值、四个反相器的延迟值、六个反相器的延迟值、八个反相器的延迟值、以及十个反相器的延迟值而获得的信号被分别施加到与门AND7至AND11。因此，预计数信息PCNT<0:4>的各个位在测试时钟信号TCK为低电平的同时被更新之后穿过相应的与门，并且作为计数信息CNT<0:4>的各个位被同时传送。当移位器复位信号SRST被激活时，预计数信息PCNT<0:4>不被传送作为计数信息CNT<0:4>。

供作参考，图4A中所示的时钟计数器411仅是一个示例，而能够对测试时钟信号TCK的激活数目计数的任意计数器可以被用作时钟计数器411。

接着，参见图4B，将描述计数信息判定单元420的操作。

计数信息判定单元420包括：第一比较器421、第二比较器422、第一信号发生器423、第二信号发生器424以及第三信号发生器425。第一比较器421被配置成将第一测试时间信息TCPRE<0:2>与计数信息中的某些位CNT<0:2>进行比较、并且输出比较结果X。第二比较器422被配置成将第二测试时间信息TCTRC<0:4>与计数信息CNT<0:4>进行比较、并且输出比较结果Y。第一信号发生器423被配置成产生测试激活命令TACT。第二信号发生器424被配置成产生测试预充电命令TPRE。第三信号发生器425被配置成产生测试写入命令TWR。

第一比较器421将第一测试时间信息的各个位TCPRE<0>至TCPRE<2>与计数信息的对应于第一测试时间信息的各个位TCPRE<0>至TCPRE<2>的各个位CNT<0>至CNT<2>进行比较，并且当第一测试时间信息的各个位TCPRE<0>至TCPRE<2>等于计数信息的各个位CNT<0>至CNT<2>时将输出X激活成高电平。针对这种操作，第一比较器421可以包括多个异或非门XNOR1至XNOR3和与门AND16。

第二比较器422将第二测试时间信息的各个位TCTRC<0>至TCTRC<4>与计数信息的对应于第二测试时间信息的各个位TCTRC<0>至TCTRC<4>的各个位CNT<0>至CNT<4>进行比较，并且当第二测试时间信息的各个位TCTRC<0>至TCTRC<4>等于计数信息的各个位CNT<0>至CNT<4>时将输出Y激活成高电平。针对这种操作，第二比较器422可以包括多个异或门非XNOR4至XNOR8和与门AND17。

在第一测试模式信号TCROR被激活的状态下，当计数信息CNT<0:4>具有特定值时，第一信号发生器423将测试激活命令TACT激活。图4B说明了当计数信息CNT<0:4>的各个位CNT<0>、CNT<1>、CNT<2>、CNT<3>以及CNT<4>为（1，0，0，0，0）时测试激活命令TACT被激活的情况。针对这种操作，第一信号发生单元423可以包括或非门NOR1和多个与门AND18和AND19。

当第一测试模式信号TCROR或第二测试模式信号TCAWR被激活时，第二信号发生器424响应于结果X而将测试预充电命令TPRE激活成高电平。结果X通过将第一测试时间信息TCPRE<0:2>与计数信息的某些位CNT<0:2>进行比较来获得，当第一测试时间信息TCPRE<0:2>和计数信息的某些位CNT<0:2>彼此相等时结果X为高电平。此外，当第三测试模式信号TCADIST被激活时，第二信号发生器424响应于结果Y而将测试预充电命令TPRE激活成高电平。结果Y通过将第二测试时间信息TCTRC<0:4>与计数信息CNT<0:4>进行比较来获得，当第二测试时间信息TCTRC<0:4>和计数信息CNT<0:4>彼此相等时结果Y为高电平。针对这种操作，第二信号发生单元414可以包括或门OR6和多个与非门NAND13至NAND15。

当第三测试模式信号TCADIST被激活时，第三信号发生器425响应于结果X而激活测试写入命令TWR。针对这种操作，第三信号发生单元425可以包括与门AND20。

图4B说明了在存储器支持全部的第一测试模式至第三测试模式的情况下的计数信息判定单元420。然而，如参照图1所描述的，存储器可以被设计成支持第一测试模式至第三测试模式中的一种或更多种。在这种情况下，计数信息判定单元420可以仅包括用以激活存储器支持的测试模式中的测试模式TACT、TAWR以及TPRE的部件。例如，当存储器仅支持第一测试模式时，计数信息判定单元420可以包括第一比较器421、第一信号发生器423以及第三信号发生器424。

在图4B中，测试命令TACT、TWR以及TPRE的激活条件可以根据设计而不同。例如，测试激活命令可以被设计成当计数信息CNT<0:4>的各个位的值CNT<0>、CNT<1>、CNT<2>、CNT<3>以及CNT<4>不同于（1，0，0，0，0）时被激活。此外，测试激活命令TACT可以被设计成当计数信息CNT<0:4>的值对应于测试时间信息TCPRE<0:2>和TCTRC<0:4>而不是特定值时被激活。测试写入命令TWR或测试预充电命令TPRE可以采用相同的方式来设计。

图5是用于解释一种用于测试根据本发明的示例性实施例的存储器的方法的流程图。

参见图5，用于测试存储器的方法包括以下步骤：测试模式设定步骤S510：当多个命令信号CSB、ACTB、RASB、CASB以及WEB的组合与MRS命令MRS相对应时，响应于多个地址信号ADD<0:A>而将存储器设定成第一测试模式至第三测试模式中的一种测试模式；命令激活步骤S520：与时钟信号CK同步地将多个命令信号CSB、ACTB、RASB、CASB以及WEB译码，并且将包括激活命令ACT、写入命令WR以及校准命令ZQC的多个命令ACT、WR、RD、MRS以及PRE中的一个或更多个激活；测试命令激活步骤S530：当存储器被设定成第一测试模式时，在通过对具有比时钟信号CK更高频率的测试时钟信号TCK计数获得的计数信息CNT<0:4>确定的时间点，将用于激活存储体BA的测试激活命令TACT和用于对存储体BA预充电的测试预充电命令TPRE激活，当存储器被设定成第二测试模式时，在写入命令WR被激活之后，在基于计数信息CNT<0:4>确定的时间点，将测试预充电命令TPRE激活，以及当存储器被设定成第三测试模式时，在基于计数信息CNT<0:4>确定的时间点，将测试预充电命令TPRE和用于将数据写入存储体BA中的测试写入命令TWR激活；以及测试步骤S540：当测试激活命令被激活时将存储体激活、当测试预充电命令被激活时对存储体预充电、以及当测试写入命令被激活时将数据写入存储体。

参见图1至图5，将描述用于测试存储器的方法。

在测试模式设定步骤S510中，命令译码器110响应于多个命令信号CSB、ACTB、RASB、CASB以及WEB而将MRS命令MRS激活，并且将操作模式设定为测试模式。测试模式可以采用与参照图1所描述的相同的方式来设定。

当设定了测试模式时，命令译码器110在命令激活步骤S520中响应于多个命令信号CSB、ACTB、RASB、CASB以及WEB而将多个命令ACT、WR、RD、MRS以及PRE中的一个或更多个激活。

在测试命令激活步骤S530中，当施加命令时，多个测试命令TACT、TWR以及TPRE中的一个或更多个根据设定的测试模式而被激活。测试命令TACT、TWR以及TPRE可以采用与参照图1至图4B所描述的相同的方式来激活。

当测试命令TACT、TWR以及TPRE被激活时，响应于存储体区BAR中的脉冲信号ACTP、WRP以及PREP而执行激活存储体BA的操作、将输入写入存储体BA的操作、或者对存储体BA预充电的操作。

即使从测试设备中输入的时钟信号具有低频率，用于测试根据本发明的实施例的存储器的方法也可以减少存储器的测试时间。

参见图1至图4B，将描述根据本发明的另一个实施例的存储器。

参见图1，存储体包括：存储体BA、命令译码器110、测试译码器120以及测试控制器130。存储体BA包括多个存储器单元。命令译码器110被配置成与时钟信号CK同步地操作，并且响应于多个命令信号CSB、ACTB、RASB、CASB以及WEB而将用于操作存储体BA的多个命令ACT、WR、RD、MRS、ZQC以及PRE中的一个或更多个激活。测试译码器120被配置成当多个命令ACT、WR、RD、MRS、ZQC以及PRE中的用于设定测试模式的命令MRS被激活时响应于多个地址信号ADD<0:A>而设定测试模式、并且产生用于存储体BA的测试操作的测试信息TCPRE<0:2>和TCTRC<0:4>。测试控制器130被配置成：当存储器被设定成测试模式时，响应于测试信息TCPRE<0:2>和TCTRC<0:4>以及对具有比时间信号CK更高频率的测试时钟信号TCK计数获得的计数信息CNT<0:4>而将用于存储体的测试操作的多个测试命令TACT、TWR以及TPRE中的一个或更多个激活。

存储器的操作采用与参照图1至图4B所描述的相同方式来执行。

当存储器通过测试译码器120设定成测试模式时，意味着存储器未被设定成正常模式，而是被设定成在此执行激活存储体BA的操作、写入数据的操作以及预充电存储体BA的操作中的一种或多种操作用于测试的模式。当存储器被设定成测试模式时，命令译码器110与时钟信号CK同步地将多个命令ACT、WR、RD、MRS、ZQC以及PRE中的一个或更多个激活。然而，由于用于在测试模式下实际操作存储体BA的测试命令TACT、TWR以及TPRE与测试时钟信号TCK同步地被激活，所以测试速度可能减小。

根据本发明的实施例，即使测试设备接收具有较低频率的时钟信号执行测试，存储器也通过内部产生具有高频率的时钟信号来操作，由此减小测试时间。

此外，存储器及其测试方法可以利用内部产生的时钟信号来测试存储器的各种测试。

尽管已经针对说明性地目的描述了各种实施例，但是对本领域技术人员显然的是，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以进行各种变化和修改。

通过以上实施例可以看出，本申请提供了以下的技术方案。

技术方案1.一种存储器，包括：

存储体，所述存储体包括多个存储器单元；

命令译码器，所述命令译码器被配置成：与时钟信号同步地操作，并且响应于多个命令信号而将包括激活命令、写入命令、校准命令、以及MRS命令的多个命令中的至少一个激活；

测试译码器，所述测试译码器被配置成响应于多个地址信号和所述MRS命令而将所述存储器设定成测试模式；以及

测试控制器，所述测试控制器被配置成：当所述存储器被设定成所述测试模式时，在基于计数信息而确定的时间点将用于测试操作所述存储体的至少一个内部测试命令激活，所述计数信息通过对具有比所述时钟信号高的频率的测试时钟信号计数而获得。

技术方案2.如技术方案1所述的存储器，其中，所述至少一个内部测试命令被配置成包括：用于激活所述存储体的测试激活命令、用于对所述存储体预充电的测试预充电命令、以及用于将数据写入所述存储体的测试写入命令激活。

技术方案3.如技术方案2所述的存储器，其中，当所述至少一个内部测试命令被激活时，所述测试译码器产生用于确定时间点的至少一个测试时间信息。

技术方案4.如技术方案3所述的存储器，其中，所述至少一个内部测试命令被配置成包括所述测试激活命令和所述测试预充电命令，

其中，所述测试控制器包括：

测试时钟发生单元，所述测试时钟发生单元被配置成产生所述测试时钟信号；

信号发生单元，所述信号发生单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述计数信息而交替地激活所述测试激活命令和所述测试预充电命令；以及

时钟发生控制单元，所述时钟发生控制单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述激活命令而启动所述测试时钟发生单元，并且响应于所述校准命令而禁止所述测试时钟发生单元。

技术方案5.如技术方案4所述的存储器，其中，所述信号发生单元包括：

时钟计数单元，所述时钟计数单元被配置成对所述测试时钟信号计数、并且产生所述计数信息；

以及计数信息判定单元，所述计数信息判定单元被配置成：在所述存储器被设定成所述测试模式的状态下，当所述计数信息具有预定值时将所述测试激活命令激活，并且当所述计数信息具有与所述测试时间信息相对应的值时将所述测试预充电命令激活。

技术方案6.如技术方案3所述的存储器，其中，所述至少一个内部测试命令被配置成包括所述测试预充电命令，

其中，所述测试控制器被配置成在所述写入命令被激活之后将所述测试预充电命令激活。

技术方案7.如技术方案6所述的存储器，其中，所述测试控制器包括：

测试时钟发生单元，所述测试时钟发生单元被配置成产生所述测试时钟信号；

信号发生单元，所述信号发生单元被配置成：在所述存储器被设定成所述测试模式的状态下，在所述写入命令被激活之后，在基于所述计数信息和所述测试时间信息确定的时间点将所述测试预充电命令激活；以及

时钟发生控制单元，所述时钟发生控制单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述写入命令而启动所述测试时钟发生单元，并且响应于所述测试预充电命令而禁止所述测试时钟发生单元。

技术方案8.如技术方案7所述的存储器，其中，所述信号发生单元包括：

时钟计数单元，所述时钟计数单元被配置成对所述测试时钟信号计数、并且产生所述计数信息；以及

计数信息判定单元，所述计数信息判定单元被配置成：在所述存储器被设定成测试模式的状态下，当所述计数信息具有与所述测试时间信息相对应的值时，将所述测试预充电命令激活。

技术方案9.如技术方案3所述的存储器，其中，所述至少一个内部测试命令被配置成包括所述测试写入命令和所述测试预充电命令，

其中，所述至少一个测试时间信息被配置成包括第一测试时间信息和第二测试时间信息，所述第一测试时间信息用于判定所述测试写入命令被激活时的时间点，所述第二测试时间信息用于判定所述测试预充电命令被激活时的时间点。

技术方案10.如技术方案9所述的存储器，其中，所述测试控制器包括：

测试时钟发生单元，所述测试时钟发生单元被配置成产生所述测试时钟信号；

信号发生单元，所述信号发生单元被配置成：在所述存储器被设定成测试模式的状态下，在所述激活命令被激活之后，在基于所述计数信息和所述第一测试时间信息确定的时间点将所述测试写入命令激活，并且在基于所述计数信息和所述第二测试时间信息确定的时间点将所述测试预充电命令激活；以及

时钟发生单元，所述时钟发生单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述写入命令而启动所述测试时钟发生单元、并且响应于所述测试预充电命令而禁止所述测试时钟发生单元。

技术方案11.如技术方案10所述的存储器，其中，所述信号发生单元包括：

时钟计数单元，所述时钟计数单元被配置成对所述测试时钟信号计数、并且产生所述计数信息；以及

计数信息判定单元，所述计数信息判定单元被配置成：在所述存储器被设定成所述测试模式的状态下，当所述计数信息具有与所述第一测试时间信息相对应的值时将所述测试写入命令激活，并且当所述计数信息具有与所述第二测试时间信息相对应的值时将所述测试预充电命令激活。

技术方案12.如技术方案11所述的存储器，其中，响应于所述测试写入命令而写入到所述存储体内的数据在设定成所述测试模式之前输入，并且被写入到通过在设定成所述测试模式之前输入的多个地址信号确定的所述存储器单元内。

技术方案13.如技术方案1所述的存储器，其中，所述测试时钟发生单元包括具有多个单位延迟的振荡器，并且所述测试时钟信号被触发的时段与所述单位延迟的延迟值之和相对应。

技术方案14.如技术方案1所述的存储器，其中，所述多个命令包括：写入命令、读取命令以及预充电命令。

技术方案15.如技术方案1所述的存储器，其中，所述多个命令信号包括：激活信号、芯片选择信号、行地址选通信号、列地址选通信号以及写入使能信号。

技术方案16.一种存储器，包括：

存储体，所述存储体包括多个存储器单元；

命令译码器，所述命令译码器被配置成：与时钟信号同步地操作，并且响应于多个命令信号而将包括激活命令、写入命令、校准命令以及MRS命令的多个命令中的至少一个激活；

测试译码器，所述测试译码器被配置成响应多个地址信号和所述MRS命令而将所述存储器设定成第一测试模式至第三测试模式中的一种测试模式；以及

测试控制器，所述测试控制器被配置成：当设定成所述第一测试模式时，在基于计数信息确定的时间点将用于激活所述存储体的测试激活命令和用于对所述存储体预充电的测试预充电命令激活，所述计数信息通过对具有比所述时钟信号高的频率的测试时钟信号计数而获得；当设定成所述第二测试模式时，所述写入命令被激活后，在基于所述计数信息确定的时间点将所述测试预充电命令激活；以及当设定成所述第三测试模式时，在基于所述计数信息确定的时间点将所述测试预充电命令和用于将数据写入所述存储体的测试写入命令激活。

技术方案17.如技术方案16所述的存储器，其中，所述测试译码器产生第一测试时间信息和第二测试时间信息。

技术方案18.如技术方案17所述的存储器，其中，所述测试控制器包括：

测试时钟发生单元，所述测试时钟发生单元被配置成产生所述测试时钟信号；

信号发生单元，所述信号发生单元被配置成：在设定成所述第一测试模式的状态下，响应于所述计数信息而交替地激活所述测试激活命令和所述测试预充电命令；在设定成所述第二测试模式的状态下，在所述写入命令被激活之后，在基于所述计数信息和所述第一测试时间信息确定的时间点将所述测试预充电命令激活；以及在设定成所述第三测试模式的状态下，在所述激活命令被激活之后，在基于所述计数信息和所述第一测试时间信息确定的时间点将所述测试写入命令激活，并且在通过所述计数信息和所述第二测试时间信息确定的时间点将所述预充电信号激活；以及

时钟发生控制单元，所述时钟发生控制单元被配置成：在设定成所述第一测试模式的状态下，响应于所述激活命令而启动所述测试时钟发生单元，并且响应于所述校准命令而禁止所述测试时钟发生单元；在设定成所述第二测试模式的状态下，响应于所述写入命令而启动所述测试时钟发生单元，并且响应于所述测试预充电命令而禁止所述测试时钟发生单元；以及在设定成所述第三测试模式的状态下，响应于所述写入命令而启动所述测试时钟发生单元，并且响应于所述测试预充电命令而禁止所述测试时钟发生单元。

技术方案19.如技术方案18所述的存储器，其中，所述信号发生单元包括：

时钟计数单元，所述时钟计数单元被配置成对所述测试时钟信号计数、并且产生所述计数信息；以及

计数信息判定单元，所述计数信息判定单元被配置成：在设定成所述第一测试模式的状态下，当所述计数信息具有预定值时将所述测试激活命令激活，并且当所述计数信息具有与所述测试时间信息相对应的值时将所述测试预充电命令激活；在设定成所述第二测试模式的状态下，当所述计数信息具有与所述测试时间信息相对应的值时将所述测试预充电命令激活；以及在设定成所述第三测试模式的状态下，当所述计数信息具有与所述第一测试时间信息相对应的值时将所述测试写入命令激活，并且当所述计数信息具有与所述第二测试时间信息相对应的值时将所述测试预充电命令激活。

技术方案20.如技术方案19所述的存储器，其中，当设定成所述第三测试模式时，响应于所述测试写入命令而写入到所述存储体中的数据在设定成所述测试模式之前输入，并且被写入到通过在设定成所述测试模式之前输入的多个地址信号确定的存储器单元中。

技术方案21.一种用于测试包括具有多个存储器单元的存储体的存储器的方法，所述方法包括以下步骤：

当多个命令信号的组合与MRS信号相对应时，响应于多个地址信号而设定第一测试模式至第三测试模式中的一种测试模式；

与时钟信号同步地将所述多个命令信号译码，并且将包括激活命令、写入命令以及校准命令的多个命令中的至少一个激活；以及

当设定成所述第一测试模式时，在基于计数信息确定的时间点将用于激活所述存储体的测试激活命令和用于对存储体预充电的测试预充电命令激活，所述计数信息通过对具有比所述时钟信号高的频率的测试时钟信号计数而获得；当设定成所述第二测试模式时，在所述写入命令被激活之后，在基于所述计数信息确定的时间点将所述测试预充电命令激活；以及当设定成所述第三测试模式时，在通过所述计数信息确定的时间点将所述测试预充电命令和用于将数据写入所述存储体的测试写入命令激活。

技术方案22.如技术方案21所述的方法，还包括以下步骤：

当所述测试激活命令被激活时将所述存储体激活；

当所述测试预充电命令被激活时对所述存储体预充电；以及

当所述测试写入命令被激活时将数据写入所述存储体。

技术方案23.一种存储器，包括：

存储体，所述存储体包括多个存储器单元；

命令译码器，所述命令译码器被配置成与时钟信号同步地操作、并且响应于多个命令信号而将用于所述存储器操作的多个命令中的至少一个激活；

测试译码器，所述测试译码器被配置成：当所述多个命令之中的用于设定所述测试模式的命令被激活时，响应于多个地址信号而将所述存储器设定成测试模式、并且产生用于所述存储体的测试操作的测试信息；以及

测试控制器，所述测试控制器被配置成：当设定成所述测试模式时，响应于所述测试信息和计数信息而将用于所述存储体的测试操作的多个测试命令中的至少一个激活，所述计数信息通过对具有比所述时钟信号高的频率的测试时钟信号计数而获得。

Claims (10)

1.一种存储器，包括：

存储体，所述存储体包括多个存储器单元；

命令译码器，所述命令译码器被配置成：与时钟信号同步地操作，并且响应于多个命令信号而将包括激活命令、写入命令、校准命令、以及MRS命令的多个命令中的至少一个激活；

测试译码器，所述测试译码器被配置成响应于多个地址信号和所述MRS命令而将所述存储器设定成测试模式；以及

测试控制器，所述测试控制器被配置成：当所述存储器被设定成所述测试模式时，在基于计数信息而确定的时间点将用于测试操作所述存储体的至少一个内部测试命令激活，所述计数信息通过对具有比所述时钟信号高的频率的测试时钟信号计数而获得。

2.如权利要求1所述的存储器，其中，所述至少一个内部测试命令被配置成包括：用于激活所述存储体的测试激活命令、用于对所述存储体预充电的测试预充电命令、以及用于将数据写入所述存储体的测试写入命令激活。

3.如权利要求2所述的存储器，其中，当所述至少一个内部测试命令被激活时，所述测试译码器产生用于确定时间点的至少一个测试时间信息。

4.如权利要求3所述的存储器，其中，所述至少一个内部测试命令被配置成包括所述测试激活命令和所述测试预充电命令，

其中，所述测试控制器包括：

测试时钟发生单元，所述测试时钟发生单元被配置成产生所述测试时钟信号；

信号发生单元，所述信号发生单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述计数信息而交替地激活所述测试激活命令和所述测试预充电命令；以及

时钟发生控制单元，所述时钟发生控制单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述激活命令而启动所述测试时钟发生单元，并且响应于所述校准命令而禁止所述测试时钟发生单元。

5.如权利要求4所述的存储器，其中，所述信号发生单元包括：

时钟计数单元，所述时钟计数单元被配置成对所述测试时钟信号计数、并且产生所述计数信息；以及

计数信息判定单元，所述计数信息判定单元被配置成：在所述存储器被设定成所述测试模式的状态下，当所述计数信息具有预定值时将所述测试激活命令激活，并且当所述计数信息具有与所述测试时间信息相对应的值时将所述测试预充电命令激活。

6.如权利要求3所述的存储器，其中，所述至少一个内部测试命令被配置成包括所述测试预充电命令，

其中，所述测试控制器被配置成在所述写入命令被激活之后将所述测试预充电命令激活。

7.如权利要求6所述的存储器，其中，所述测试控制器包括：

测试时钟发生单元，所述测试时钟发生单元被配置成产生所述测试时钟信号；

信号发生单元，所述信号发生单元被配置成：在所述存储器被设定成所述测试模式的状态下，在所述写入命令被激活之后，在基于所述计数信息和所述测试时间信息确定的时间点将所述测试预充电命令激活；以及

时钟发生控制单元，所述时钟发生控制单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述写入命令而启动所述测试时钟发生单元，并且响应于所述测试预充电命令而禁止所述测试时钟发生单元。

8.如权利要求7所述的存储器，其中，所述信号发生单元包括：

时钟计数单元，所述时钟计数单元被配置成对所述测试时钟信号计数、并且产生所述计数信息；以及

计数信息判定单元，所述计数信息判定单元被配置成：在所述存储器被设定成测试模式的状态下，当所述计数信息具有与所述测试时间信息相对应的值时，将所述测试预充电命令激活。

9.如权利要求3所述的存储器，其中，所述至少一个内部测试命令被配置成包括所述测试写入命令和所述测试预充电命令，

其中，所述至少一个测试时间信息被配置成包括第一测试时间信息和第二测试时间信息，所述第一测试时间信息用于判定所述测试写入命令被激活时的时间点，所述第二测试时间信息用于判定所述测试预充电命令被激活时的时间点。

10.如权利要求9所述的存储器，其中，所述测试控制器包括：

测试时钟发生单元，所述测试时钟发生单元被配置成产生所述测试时钟信号；

信号发生单元，所述信号发生单元被配置成：在所述存储器被设定成测试模式的状态下，在所述激活命令被激活之后，在基于所述计数信息和所述第一测试时间信息确定的时间点将所述测试写入命令激活，并且在基于所述计数信息和所述第二测试时间信息确定的时间点将所述测试预充电命令激活；以及

时钟发生单元，所述时钟发生单元被配置成：在所述存储器被设定成所述测试模式的状态下，响应于所述写入命令而启动所述测试时钟发生单元、并且响应于所述测试预充电命令而禁止所述测试时钟发生单元。

Images