CN109727632B - 半导体器件的测试模式设置电路和方法 - Google Patents

半导体器件的测试模式设置电路和方法 Download PDF

Info

Publication number
CN109727632B
CN109727632B CN201811172070.XA CN201811172070A CN109727632B CN 109727632 B CN109727632 B CN 109727632B CN 201811172070 A CN201811172070 A CN 201811172070A CN 109727632 B CN109727632 B CN 109727632B
Authority
CN
China
Prior art keywords
signal
test mode
code
during
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811172070.XA
Other languages
English (en)
Other versions
CN109727632A (zh
Inventor
文弘基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109727632A publication Critical patent/CN109727632A/zh
Application granted granted Critical
Publication of CN109727632B publication Critical patent/CN109727632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种半导体器件的测试模式设置电路和方法。测试模式设置电路包括：第一测试模式设置块，其适用于在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及第二测试模式设置块，其适用于：在启动操作的第二时段期间基于第一数据和从非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入第二测试模式。

Description

半导体器件的测试模式设置电路和方法
相关申请的交叉引用
本申请要求于2017年10月30日提交的第10-2017-0142508号韩国专利申请的优先权，其整体通过引用合并于此。
技术领域
本发明的各种示例性实施例涉及一种半导体器件。更具体地，各种示例性实施例涉及一种半导体器件的测试模式设置电路以及一种设置测试模式的方法。
背景技术
一般而言，半导体器件在测试模式下储存通过对内部电路块进行测试得到的测试结果，以及在正常模式下基于预先储存的测试结果来操作内部电路块。半导体器件基于每个不同的测试模式信号来确定是否进入测试模式，以及根据设计者的意图执行测试操作。
已经进行了关于能够在各种环境下执行的设置测试模式的方法的各种研究。例如，为了启动测试模式，可以基于永久性地储存在诸如熔丝电路的非易失性存储器中的熔丝数据来设置测试模式信号，或者可以基于模式寄存器组(MRS)代码来设置测试模式信号，所述模式寄存器组(MRS)代码根据从外部设备输入的命令和地址的组合来设置。
发明内容
本发明的各个实施例针对能够在启动操作(boot-up operation)以及正常操作期间设置测试模式的半导体器件的测试模式设置电路，以及设置测试模式的方法。
根据本发明的一个实施例，一种测试模式设置电路包括：第一测试模式设置块，其适用于在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及第二测试模式设置块，其适用于：在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入所述第二测试模式。
根据本发明的一个实施例，一种半导体器件包括：非易失性存储器，其适用于在启动操作期间基于时钟信号而输出被编程的熔丝数据；模式设置电路，其适用于在正常操作期间根据命令和地址的组合输出储存的设置控制信号、第一设置代码信号和第二设置代码信号；第一代码输出块，其适用于输出所述第一设置代码信号或所述熔丝数据作为第一代码信号；第二代码输出块，其适用于：在所述启动操作期间通过对所述时钟信号计数来生成计数信号，选择所述计数信号和所述熔丝数据之中的一个且基于计数终止信号将所选择的这一个输出作为第二代码信号，以及在所述正常操作期间输出所述第二设置代码信号作为所述第二代码信号；测试设置控制块，其适用于：在所述启动操作期间基于所述计数终止信号来输出所述时钟信号作为第一控制信号或第二控制信号，以及在所述正常操作期间输出所述设置控制信号作为所述第二控制信号；以及测试模式设置电路，其适用于根据基于所述第一控制信号和所述第二控制信号而被解码的所述第一代码信号和所述第二代码信号来控制进入第一测试模式或第二测试模式。
根据本发明的一个实施例，一种设置测试模式的方法包括：在启动操作的第一时段期间基于通过对时钟信号计数而生成的计数信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；在所述计数信号达到特定值时激活计数终止信号；基于所述计数终止信号，在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式；以及在正常操作期间基于根据命令和地址的组合生成的设置信号来设置再进入(re-entry)所述第二测试模式。
附图说明
图1是示出了用于设置测试模式的半导体器件的框图。
图2A和图2B是用于描述图1所示的半导体器件的操作的时序图。
图3是示出了根据本发明的实施例的用于设置测试模式的半导体器件的框图。
图4是示出了图3所示的第二代码输出块的选择单元的电路图。
图5是示出了图3所示的测试设置控制块的框图。
图6是示出了图5所示的第一控制信号发生单元的电路图。
图7是示出了图3所示的测试模式设置电路的框图。
图8是根据本发明的实施例的用于描述设置半导体器件的测试模式的方法的表格。
图9A和图9B是用于描述设置图8所示的半导体器件的测试模式的方法的时序图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。提供这些实施例使得本公开是详尽且完整的。在本公开中所提及的所有“实施例”指的是在本文中公开的本发明构思的实施例。所呈现的实施例仅是示例，而并非意在限制本发明的范围。应当注意的是，提及“实施例”不一定仅意指一个实施例，而不同的提及“实施例”也不一定是相同的实施例。
此外，应当注意的是，在本文所使用的术语仅用于描述实施例的意图，而并非意在限制本发明。如本文所使用的，单数形式意在也包括复数形式，除非上下文另有明确指示。将进一步理解的是，术语“包括”、“包括有”、“包含”和/或“包含”在本说明书中使用时表示存在所陈述的特征，但不排除存在或添加一个或多个其他未陈述的特征。如本文所使用的，术语“和/或”表示一个或多个相关联的所列举项的任意以及所有组合。在本说明书中也应当注意的是，“连接/耦接”不仅指一个部件与另一个部件直接耦接，也指一个部件通过中间部件与另一个部件间接地耦接。
将理解的是，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件，但这些元件不受限于这些术语。这些术语用于将一个元件与另一个元件区分开来。因此，以下描述的第一元件在不脱离本发明的精神和范围的情况下也能被称为第二或第三元件。
附图不一定按比例绘制，并且在某些情况下，比例可能被夸大以清楚地图示实施例的特征。
图1是示出了根据一个示例性实施例的用于设置测试模式的半导体器件的框图。
参照图1，半导体器件10可以包括熔丝电路20、模式寄存器组(MRS)电路30、驱动器40、第一代码输出块50、第二代码输出块60、测试模式设置电路70和测试块80。
熔丝电路20可以包括多个熔丝。熔丝电路20可以实施为，例如，包括布置成阵列形状的单位熔丝单元的阵列断裂电熔丝(array rupture E-fuse)或阵列电熔丝(ARE)电路。熔丝电路20可以基于时钟信号FZCLK和在启动操作期间被激活的启动信号BOOTUP来输出在内部被编程的熔丝数据FDATA。
当特定命令、例如MRS命令被激活时，MRS电路30可以响应于从外部设备输入的命令CMD和地址ADDR的组合而设置和储存半导体器件10的操作模式，并且输出储存的MRS代码。MRS代码是用于设置测试模式的信号，可以包括第二控制信号TMGRPSET1、第一设置代码信号TCM_MRS<0:4>和第二设置代码信号TANL_MRS<0:6>。
驱动器40可以驱动在启动操作期间被激活的时钟信号FZCLK以输出第一控制信号TMGRPSET0。
第一代码输出块50可以输出熔丝数据FDATA或第一设置代码信号TCM_MRS<0:4>作为第一代码信号TCM<0:4>。
第二代码输出块60可以输出通过对时钟信号FZCLK进行计数而生成的计数信号(未示出)或第二设置代码信号TANL_MRS<0:6>作为第二代码信号TANL<0:6>。
测试模式设置电路70可以包括FTM设置单元72和NTM设置单元74。FTM设置单元72可以基于第一控制信号TMGRPSET0对第一代码信号TCM<0:4>和第二代码信号TANL<0:6>进行解码，以生成熔丝测试模式信号FTM。NTM设置单元74可以基于第二控制信号TMGRPSET1对第一代码信号TCM<0:4>和第二代码信号TANL<0:6>进行解码，以生成正常测试模式信号NTM。FTM设置单元72可以基于专有复位信号(exclusive reset signal)SRST而被初始化，而NTM设置单元74可以基于可与专有复位信号SRST不同的全局复位信号GRST而被初始化。可以输入专有复位信号SRST用以复位FTM设置单元72，以及也可以输入全局复位信号GRST用以复位半导体器件10的其他部件。
测试块80可以基于熔丝测试模式信号FTM或正常测试模式信号NTM对测试目标电路(未示出)执行测试操作。测试模式可以主要地划分为熔丝测试模式和正常测试模式，在熔丝测试模式中，执行通过切断熔丝电路中包括的熔丝而永久性设置的测试操作，在正常测试模式中，根据被输入的命令CMD和地址ADDR的组合、基于储存在MRS电路中的MRS代码来执行用户所期望的特定测试操作。测试块80可以在基于熔丝测试模式信号FTM进入了熔丝测试模式时执行对应的测试操作，以及可以在基于正常测试模式信号NTM进入了正常测试模式时执行对应的测试操作。
在下文中，参照图1至图2B描述半导体器件10的操作。
图2A和图2B是用于描述图1所示的半导体器件10的操作的时序图。
参照图2A，示出了根据一个实施例的半导体器件10进入或启动熔丝测试模式的示例性操作。
在施加电源之后，启动信号BOOTUP可以被激活，并且时钟信号FZCLK可以触发。
熔丝电路20可以基于启动信号BOOTUP和时钟信号FZCLK来输出熔丝数据FDATA。驱动器40可以驱动时钟信号FZCLK以输出第一控制信号TMGRPSET0。从MRS电路30输出的第二控制信号TMGRPSET1、第一设置代码信号TCM_MRS<0:4>和第二设置代码信号TANL_MRS<0:6>可以被去激活。
第一代码输出块50可以输出熔丝数据FDATA作为第一代码信号TCM<0:4>，第二代码输出块60可以输出通过对时钟信号FZCLK进行计数而生成的计数信号作为第二代码信号TANL<0:6>。
FTM设置单元72可以基于第一控制信号TMGRPSET0，对与熔丝数据FDATA相对应的第一代码信号TCM<0:4>和与计数信号相对应的第二代码信号TANL<0:6>进行解码，以生成在预定时间被激活的熔丝测试模式信号FTM。例如，当第二代码信号TANL<0:6>的代码值为“1111000”时，如果第一代码信号TCM<0:4>的至少一个比特位、例如TCM<1>具有高电平，则FTM设置单元72可以生成基于第一控制信号TMGRPSET0而被激活的熔丝测试模式信号FTM。
测试块80可以在基于熔丝测试模式信号FTM而进入或启动熔丝测试模式时执行对应的测试操作。由于FTM设置单元72仅基于专有复位信号SRST而复位，所以熔丝测试模式信号FTM可以在半导体器件10操作时保持在激活状态，除非专有复位信号SRST被输入(例如，用于退出测试模式)。
参照图2B，示出了半导体器件10进入或启动正常测试模式的操作。
当完成启动操作时，半导体器件10可以执行与从外部设备输入的命令CMD和地址ADDR相对应的正常操作。当半导体器件10处于执行正常操作之前或之后的空闲状态(idlestate)时，MRS电路30可以在MRS命令TMRS被激活时根据命令CMD和地址ADDR的组合而输出储存的第二控制信号TMGRPSET1、第一设置代码信号TCM_MRS<0:4>和第二设置代码信号TANL_MRS<0:6>。
第一代码输出块50可以输出第一设置代码信号TCM_MRS<0:4>作为第一代码信号TCM<0:4>，第二代码输出块60可以输出第二设置代码信号TANL_MRS<0:6>作为第二代码信号TANL<0:6>。
NTM设置单元74可以基于第二控制信号TMGRPSET1，对与第一设置代码信号TCM_MRS<0:4>相对应的第一代码信号TCM<0:4>和与第二设置代码信号TANL_MRS<0:6>相对应的第二代码信号TANL<0:6>进行解码，以生成正常测试模式信号NTM。例如，当第二代码信号TANL<0:6>的特定比特位例如TANL<0>具有高电平、并且第一代码信号TCM<0:4>的特定比特位例如TCM<0>具有高电平时，NTM设置单元74可以生成基于第二控制信号TMGRPSET1而被激活的正常测试模式信号NTM。
测试块80可以在基于正常测试模式信号NTM而进入或启动正常测试模式时执行对应的测试操作。由于每当输入全局复位信号GRST时NTM设置单元74被复位，所以正常测试模式信号NTM的激活状态可以被调整以便不影响正常操作。因此，熔丝测试模式在启动操作期间进入或启动并且即使在启动操作终止之后仍保持，而正常测试模式可以仅当用户在启动操作终止之后的空闲状态中施加命令CMD和地址ADDR时进入或启动，并且可以退出以便不影响正常操作。
此外，半导体器件10可能出于各种原因而通过将熔丝测试模式与正常测试模式分离来执行测试操作，只在设置必要的(或一般的)测试模式时使用熔丝测试模式，以及在设置特定的测试模式时使用正常测试模式。然而，对于不可能利用外部的命令和地址来设置测试模式的系统、或者当正常测试模式需要被持续保持时(例如，当对复位电路执行测试操作时)，可能会产生必须基于熔丝数据以及命令和地址的组合来设置正常测试模式的情况。
在下文中，根据一个或更多个示例性实施例描述能够基于熔丝数据以及命令和地址的组合来设置正常测试模式的半导体器件。
图3是示出了根据本发明的实施例的用于设置测试模式的半导体器件100的框图。
参照图3，半导体器件100可以包括非易失性存储器110、模式设置电路120、第一代码输出块130、第二代码输出块140、测试设置控制块150、测试模式设置电路160和测试块170。
非易失性存储器110可以在启动操作期间基于时钟信号FZCLK来输出在内部被编程的熔丝数据FDATA。启动操作可以被定义为启动信号BOOTUP被激活的时段，并且时钟信号FZCLK可以是在启动操作期间触发的时钟。非易失性存储器110可以是阵列电熔丝(ARE)电路、NAND快闪存储器、NOR快闪存储器、电可编程只读存储器(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)和磁随机存取存储器(MRAM)之中的任一种。根据本发明的一个或更多个示例性实施例，非易失性存储器110可以包括任何合适的硬件元件以储存与图3所示的半导体器件100的缺陷有关的信息。例如，当非易失性存储器110包括阵列断裂电熔丝电路时，非易失性存储器110可以包括多个单位熔丝单元(未示出)，所述多个单位熔丝单元设置在由地址信号以及行和列控制信号来控制的行线和列线的交叉点处。
模式设置电路120可以在正常操作期间响应于从外部设备输入的命令CMD和地址ADDR的组合而设置和储存半导体器件100的操作模式，并且输出储存的MRS代码。模式设置电路120可以包括设置在半导体器件100内部的MRS电路。换而言之，当特定命令、例如MRS命令被激活时，模式设置电路120可以响应于从外部设备输入的命令CMD和地址ADDR的组合而设置和储存半导体器件100的操作模式，并且输出储存的MRS代码。根据联合电子设备工程会议(JEDEC)标准，MRS电路可以具有用于控制半导体器件100的各种模式的数据，并且诸如CAS潜伏时间、突发长度、突发顺序、测试模式和供应商特殊选项的操作模式可以被储存为MRS代码。用于设置测试模式的MRS代码可以包括设置控制信号TMGRPSET1_MRS、第一设置代码信号TCM_MRS<0:4>和第二设置代码信号TANL_MRS<0:6>。根据本发明的一个实施例，模式设置电路120可以在正常操作期间根据在空闲状态下输入的命令CMD和地址ADDR的组合而输出被储存的设置控制信号TMGRPSET1_MRS、第一设置代码信号TCM_MRS<0:4>和第二设置代码信号TANL_MRS<0:6>。
第一代码输出块130可以输出第一设置代码信号TCM_MRS<0:4>或熔丝数据FDATA作为第一代码信号TCM<0:4>。第一代码输出块130可以包括对输入信号执行逻辑或(OR)运算的逻辑门。
在启动操作期间，第二代码输出块140可以通过对时钟信号FZCLK进行计数而生成计数信号CNT<0:6>，以及可以通过基于计数终止信号CNT_END而选择计数信号CNT<0:6>和熔丝数据FDATA之中的一个来输出第二代码信号TANL<0:6>。此外，在正常操作期间，第二代码输出块140可以输出第二设置代码信号TANL_MRS<0:6>作为第二代码信号TANL<0:6>。
测试设置控制块150可以在启动操作期间基于计数终止信号CNT_END而输出时钟信号FZCLK作为第一控制信号TMGRPSET0或第二控制信号TMGRPSET1，以及在正常操作期间输出设置控制信号TMGRPSET1_MRS作为第二控制信号TMGRPSET1。
测试模式设置电路160可以基于第一控制信号TMGRPSET0和第二控制信号TMGRPSET1对第一代码信号TCM<0:4>和第二代码信号TANL<0:6>进行解码，以生成熔丝测试模式信号FTM和正常测试模式信号NTM。
更具体地，测试模式设置电路160可以包括FTM设置单元162和NTM设置单元164。
FTM设置单元162可以基于第一控制信号TMGRPSET0对第一代码信号TCM<0:4>和第二代码信号TANL<0:6>进行解码以生成熔丝测试模式信号FTM，从而进入或启动熔丝测试模式。NTM设置单元164可以基于第二控制信号TMGRPSET1对第一代码信号TCM<0:4>和第二代码信号TANL<0:6>进行解码以生成正常测试模式信号NTM，从而进入或启动正常测试模式。根据本发明的一个实施例，FTM设置单元162和NTM设置单元164可以基于专有复位信号SRST而同时被复位，所述专有复位信号SRST与图1所示的用于将NTM设置单元74复位的全局复位信号GRST不同。因此，正常测试模式信号NTM以及熔丝测试模式信号FTM可以在半导体器件100操作时保持在激活状态，除非专有复位信号SRST输入以退出测试模式。
测试块170可以基于熔丝测试模式信号FTM或正常测试模式信号NTM对测试目标电路(未示出)执行测试操作。测试块170可以在基于熔丝测试模式信号FTM进入或启动熔丝测试模式时执行对应的测试操作，以及可以在基于正常测试模式信号NTM进入或启动正常测试模式时执行对应的测试操作。
根据本发明的一个实施例，在启动操作期间，非易失性存储器110可以基于计数终止信号CNT_END来输出N个比特位的第一数据FD0作为熔丝数据FDATA，以及随后输出N个比特位的第一数据FD0和M个比特位的第二数据FD1作为熔丝数据FDATA。N可以对应于第一代码信号TCM<0:4>的比特位的数量(例如，5)，M可以对应于第二代码信号TANL<0:6>的比特位的数量(例如，7)。非易失性存储器110可以包括用于熔丝测试模式的N*2^M个单位单元，以及用于正常测试模式的(N+M)*X个单位单元，其中，X是第二控制信号TMGRPSET1在启动操作期间被激活的次数。例如，当第二控制信号TMGRPSET1在启动操作期间被激活的次数为8时，非易失性存储器110可以包括至少736(＝640+96)个单位单元。
第一代码输出块130可以在启动操作期间输出N个比特位的第一数据FD0作为第一代码信号TCM<0:4>，以及在正常操作期间输出第一设置代码信号TCM_MRS<0:4>作为第一代码信号TCM<0:4>。第二代码输出块140可以在启动操作期间基于计数终止信号CNT_END而选择M个比特位的计数信号CNT<0:6>和M个比特位的第二数据FD1之中的一个并将其输出作为第二代码信号TANL<0:6>，以及可以在正常操作期间输出第二设置代码信号TANL_MRS<0:6>作为第二代码信号TANL<0:6>。
更具体地，第二代码输出块140可以包括计数器142、输出单元144和选择单元146。
计数器142可以对时钟信号FZCLK计数以生成M个比特位的计数信号CNT<0:6>，并且在计数信号CNT<0:6>达到最大值2M时输出计数终止信号CNT_END。输出单元144可以基于第二设置代码信号TANL_MRS<0:6>或计数信号CNT<0:6>生成初步代码信号TANL_PRE<0:6>。选择单元146可以基于计数终止信号CNT_END而选择初步代码信号TANL_PRE<0:6>和M个比特位的第二数据FD1之中的一个并将其输出作为第二代码信号TANL<0:6>。
在下文中，根据一个或更多个实施例，参照图4至图7描述图3所示的半导体器件100的示例性配置。
图4是示出了图3中示为140的第二代码输出块的选择单元146的电路图。
参照图4，选择单元146可以包括第一反相器INV1、第二反相器INV2、第一传输器410、第二传输器420和缓冲器430。
第一反相器INV1可以将计数终止信号CNT_END反相，第二反相器INV2可以将第一反相器INV1的输出反相。第一传输器410可以基于第二反相器INV2的输出将第二数据FD1传输至公共节点ND1。第二传输器420可以基于第一反相器INV1的输出将初步代码信号TANL_PRE<0:6>传输至公共节点ND1。缓冲器430可以缓冲公共节点ND1的信号，以输出第二代码信号TANL<0:6>。
第一传输器410和第二传输器420可以被实施为传输门，缓冲器430可以被实施为反相器链。尽管在图4中相应的传输器的传输门被示为一个，但相应的传输器的传输门可以设置得与输入信号的比特位的数量一样多。
如上所述，选择单元146可以在计数终止信号CNT_END被去激活时输出初步代码信号TANL_PRE<0:6>作为第二代码信号TANL<0:6>，以及在计数终止信号CNT_END被激活时输出第二数据FD1作为第二代码信号TANL<0:6>。
图5是示出了图3所示的测试设置控制块150的框图。图6是示出了图5所示的第一控制信号发生单元152的电路图。
参照图5，测试设置控制块150可以包括第一控制信号发生单元152和第二控制信号发生单元154。
第一控制信号发生单元152可以在计数终止信号CNT_END被去激活时将时钟信号FZCLK生成为第一控制信号TMGRPSET0，以及在计数终止信号CNT_END被激活时将时钟信号FZCLK生成为初步控制信号TMGRPSET1_PRE。第二控制信号发生单元154可以输出设置控制信号TMGRPSET1_MRS或初步控制信号TMGRPSET1_PRE作为第二控制信号TMGRPSET1。例如，第二控制信号发生单元154可以包括：用于缓冲设置控制信号TMGRPSET1_MRS的第一缓冲器、用于缓冲初步控制信号TMGRPSET1_PRE的第二缓冲器、以及用于驱动第一缓冲器和第二缓冲器的公共节点以输出第二控制信号TMGRPSET1的输出器。
参照图6，第一控制信号发生单元152可以包括第三反相器INV3、第一信号聚合(signal aggregate)部分610和第二信号聚合部分620。
第三反相器INV3可以将计数终止信号CNT_END反相。第一信号聚合部分610可以对第三反相器INV3的输出和时钟信号FZCLK执行逻辑与(AND)操作以生成为第一控制信号TMGRPSET0。第二信号聚合部分620可以对计数终止信号CNT_END和时钟信号FZCLK执行逻辑与操作以生成为初步控制信号TMGRPSET1_PRE。
如上所述，在启动操作期间，测试设置控制块150可以在计数终止信号CNT_END被去激活时输出时钟信号FZCLK作为第一控制信号TMGRPSET0，以及在计数终止信号CNT_END被激活时输出时钟信号FZCLK作为第二控制信号TMGRPSET1。此外，在正常操作期间，测试设置控制块150可以输出设置控制信号TMGRPSET1_MRS作为第二控制信号TMGRPSET1。
图7是示出了图3所示的测试模式设置电路160的框图。
参照图7，测试模式设置电路160的FTM设置单元162可以包括第一解码器710和第一锁存器720。
第一解码器710可以基于第一控制信号TMGRPSET0将第一代码信号TCM<0:4>和第二代码信号TANL<0:6>解码以输出第一解码信号DEC0。第一锁存器720可以储存第一解码信号DEC0作为熔丝测试模式信号FTM。
测试模式设置电路160的NTM设置单元164可以包括第二解码器730和第二锁存器740。
第二解码器730可以基于第二控制信号TMGRPSET1将第一代码信号TCM<0:4>和第二代码信号TANL<0:6>解码以输出第二解码信号DEC1。第二锁存器740可以储存第二解码信号DEC1作为正常测试模式信号NTM。
第一锁存器720和第二锁存器740可以基于专有复位信号SRST而同时被复位，所述专有复位信号SRST与图1所示的全局复位信号GRST不同。因此，正常测试模式信号NTM以及熔丝测试模式信号FTM可以在半导体器件100操作时保持在激活状态，除非专有复位信号SRST被输入以退出测试模式。
在下文中，根据一个或更多个实施例，参照图3至图9B描述半导体器件100的示例性操作。
图8是根据本发明的实施例的用于描述设置半导体器件100的测试模式的方法的表格。图9A是用于描述图8所示的启动操作的时序图，图9B是用于描述图8所示的正常操作的时序图。
参照图8，测试模式可以主要划分为：熔丝测试模式和正常测试模式，在熔丝测试模式下，在启动操作期间基于时钟信号FZCLK对从非易失性存储器110输出的熔丝数据FDATA执行永久性设置的测试操作，在正常测试模式下，在正常操作期间根据从外部设备输入的命令CMD和地址ADD的组合来执行用户所期望的特定测试操作。根据本发明的一个实施例，启动操作可以被划分为第一时段和第二时段，可以在启动操作的第一时段期间设置熔丝测试模式，以及可以在启动操作的第二时段期间进一步设置正常测试模式。可以基于计数终止信号CNT_END来划分启动操作的第一时段和第二时段。换而言之，当通过对时钟信号FZCLK计数而生成的M个比特位的计数信号CNT<0:6>达到最大值2M时，计数终止信号CNT_END可以被激活，由此可以终止启动操作的第一时段，并且第二时段可以开始。
参照图9A，在启动操作的第一时段期间，第一控制信号TMGRPSET0可以对应于时钟信号FZCLK，第一代码信号TCM<0:4>可以对应于熔丝数据FDATA之中的N个比特位的第一数据FD0，并且第二代码信号TANL<0:6>可以对应于M个比特位的计数信号CNT<0:6>。因此，如果在第二代码信号TANL<0:6>具有预先确定的值时第一代码信号TCM<0:4>的至少一个比特位具有高电平，则FTM设置单元162可以基于第一控制信号TMGRPSET0来激活并输出熔丝测试模式信号FTM。例如，如果在第二代码信号TANL<0:6>的代码值为“1111000”时第一代码信号TCM<0:4>的至少一个比特位具有高电平，则FTM设置单元162可以生成基于第一控制信号TMGRPSET0而被激活的熔丝测试模式信号FTM。
尽管熔丝测试模式信号FTM在图9A中示出为单个信号，但是熔丝测试模式信号FTM可以根据第一代码信号TCM<0:4>和第二代码信号TANL<0:6>的比特位的数量由多个信号组成。例如，当第一代码信号TCM<0:4>具有5个比特位而第二代码信号TANL<0:6>具有7个比特位时，熔丝测试模式信号FTM可以由最大640(＝5*2^7)个信号组成，由此确定启动最大640个熔丝测试模式。
由于每当第二代码信号TANL<0:6>的代码值变化时必须读出第一代码信号TCM<0:4>、即熔丝数据FDATA，所以非易失性存储器110可以包括用于熔丝测试模式的N*2^M个单位单元。例如，在图9A所示的第一时段中，非易失性存储器110可以包括用于正常测试模式的640(＝5*128)个单位单元。
当计数信号CNT<0:6>达到最大值128时，计数终止信号CNT_END可以被激活，由此启动操作的第一时段可以终止，并且第二时段可以开始。
在启动操作的第二时段期间，第二控制信号TMGRPSET1可以对应于时钟信号FZCLK，第一代码信号TCM<0:4>可以对应于熔丝数据FDATA之中的N个比特位的第一数据FD0，并且第二代码信号TANL<0:6>可以对应于M个比特位的第二数据FD1。因此，当第一代码信号TCM<0:4>的至少一个比特位具有高电平、并且第二代码信号TANL<0:6>的至少一个比特位具有高电平时，NTM设置单元164可以基于第二控制信号TMGRPSET1来激活并输出正常测试模式信号NTM。
尽管正常测试模式信号NTM在图9A中示出为单个信号，但是正常测试模式信号NTM可以根据第一代码信号TCM<0:4>的比特位的数量由多个信号组成。当第一代码信号TCM<0:4>具有5个比特位时，正常测试模式信号NTM在启动操作期间可以由最大5*X个信号组成，其中，X是第二控制信号TMGRPSET1在启动操作期间被激活的次数、或时钟信号FZCLK在第二时段期间被激活的次数。例如，在图9A中示出的第二时段期间，由于第二控制信号TMGRPSET1具有8个周期，所以正常测试模式信号NTM在启动操作期间可以确定为启动最大40个测试模式。在此情况下，由于在第二时段期间设置的正常测试模式信号NTM利用已有的锁存器用以储存在正常操作期间设置的正常测试模式信号NTM，所以不需要额外的锁存器，这可以节省额外的占用面积。
由于当第一代码信号TCM<0:4>和第二代码信号TANL<0:6>、即熔丝数据FDATA被读出一次时设置单个测试模式，所以非易失性存储器110可以包括用于正常测试模式的(N+M)*X个单位单元。例如，在图9A中示出的第二时段期间，由于第二控制信号TMGRPSET1具有8个周期，所以非易失性存储器110可以包括用于正常测试模式的96(＝12*8)个单位单元。正常测试模式所需的单位单元的数量、即(N+M)*X可以调整为比熔丝测试模式所需的单位单元的数量、即N*2^M更小。根据本发明的一个实施例，当在启动操作期间设置正常测试模式时，可以使用熔丝数据、即第二数据FD1，而不是已有的计数信号CNT<0:6>。因此，可以减少要被包括在非易失性存储器110中的单位单元的数量。
当完成启动操作时，半导体器件100可以执行与从外部设备输入的命令CMD和地址ADDR相对应的正常操作。
参照图9B，模式设置电路120可以在正常操作期间根据在空闲状态下输入的命令CMD和地址ADDR的组合而输出被储存的设置控制信号TMGRPSET1_MRS、第一设置代码信号TCM_MRS<0:4>和第二设置代码信号TANL_MRS<0:6>。
在正常操作期间，第二控制信号TMGRPSET1可以对应于设置控制信号TMGRPSET1_MRS，第一代码信号TCM<0:4>可以对应于第一设置代码信号TCM_MRS<0:4>，并且第二代码信号TANL<0:6>可以对应于第二设置代码信号TANL_MRS<0:6>。因此，当第一代码信号TCM<0:4>的至少一个比特位具有高电平、且第二代码信号TANL<0:6>的至少一个比特位具有高电平时，NTM设置单元164可以激活并输出正常测试模式信号NTM。
尽管正常测试模式信号NTM在图9B中示出为单个信号，但是正常测试模式信号NTM可以根据第一代码信号TCM<0:4>的比特位的数量以及第二代码信号TANL<0:6>的比特位的数量由多个信号组成。例如，当第一代码信号TCM<0:4>具有5个比特位并且第二代码信号TANL<0:6>具有7个比特位时，正常测试模式信号NTM可以由最大640(＝5*2^7)个信号组成，由此确定启动640个测试模式。
如上所述，根据本发明的一个实施例的测试模式设置电路可以利用最少的非易失性单位单元来设置启动操作以及正常操作期间的正常测试模式，而无需额外的锁存电路。因而，即使对于不可能利用外部的命令和地址来设置测试模式的系统、或者即使当正常测试模式需要被持续保持(例如，当对复位电路执行测试操作)时，也可以保持使用正常测试模式，并因此可以改善对于各种环境的适应性。
根据本发明的实施例，测试模式可以被选择性地施加于半导体器件，由此可以最小化电路尺寸的增加，并且可以改善对于各种环境的适应性。
虽然已经参照特定实施例描述了本发明，但所述实施例并非意在于限制而在于描述。此外，应当注意的是，在不脱离由所附权利要求限定的本发明的精神和/或范围的情况下，本领域技术人员可以通过替换、改变和修改来以各种方式实现本发明。
此外，在上述实施例中描述的逻辑门和晶体管的布置和类型可以基于被输入信号的极性以不同的方式实现。

Claims (20)

1.一种测试模式设置电路，包括：
第一测试模式设置单元，其适用于：在启动操作的第一时段期间基于时钟信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；以及
第二测试模式设置单元，其适用于：在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式，或者在正常操作期间基于通过命令和地址的组合而生成的设置信号来设置进入所述第二测试模式。
2.根据权利要求1所述的测试模式设置电路，其中，所述启动操作的所述第一时段和所述第二时段基于通过对所述时钟信号计数而得到的值达到最大值时的时间来划分。
3.根据权利要求1所述的测试模式设置电路，其中，所述第二测试模式设置单元在所述正常操作期间的空闲状态下基于通过所述命令和所述地址的组合而生成的所述设置信号来设置进入所述第二测试模式。
4.根据权利要求1所述的测试模式设置电路，其中，所述第一测试模式设置单元和所述第二测试模式设置单元基于与全局复位信号不同的专有复位信号而被复位。
5.根据权利要求1所述的测试模式设置电路，其中，在所述启动操作的所述第一时段期间，当通过对所述时钟信号计数而生成的M个比特位的计数信号具有规定的值时，如果N个比特位的所述第一数据的至少一个比特位具有高电平，则所述第一测试模式设置单元设置进入所述第一测试模式；以及
在所述启动操作的所述第二时段期间，如果所述N个比特位的第一数据的至少一个比特位具有高电平、并且所述M个比特位的第二数据的至少一个比特位具有高电平，则所述第二测试模式设置单元设置进入所述第二测试模式。
6.根据权利要求1所述的测试模式设置电路，其中，所述非易失性存储器包括用于所述第一测试模式设置单元的N*2^M个单位单元，以及用于所述第二测试模式设置单元的(N+M)*X个单位单元，其中，N是所述第一数据的比特位的数量，M是所述第二数据的比特位的数量，以及X是所述时钟信号在所述启动操作的所述第二时段期间被激活的次数。
7.一种半导体器件，包括：
非易失性存储器，其适用于在启动操作期间基于时钟信号输出被编程的熔丝数据；
模式设置电路，其适用于在正常操作期间根据命令和地址的组合而输出储存的设置控制信号、第一设置代码信号和第二设置代码信号；
第一代码输出块，其适用于输出所述第一设置代码信号或所述熔丝数据作为第一代码信号；
第二代码输出块，其适用于：在所述启动操作期间通过对所述时钟信号计数来生成计数信号，选择所述计数信号和所述熔丝数据之中的一个且基于计数终止信号将所选择的这一个输出作为第二代码信号，以及在所述正常操作期间输出所述第二设置代码信号作为所述第二代码信号；
测试设置控制块，其适用于：在所述启动操作期间基于所述计数终止信号而输出所述时钟信号作为第一控制信号或第二控制信号，以及在所述正常操作期间输出所述设置控制信号作为所述第二控制信号；以及
测试模式设置电路，其适用于根据基于所述第一控制信号和所述第二控制信号而被解码的所述第一代码信号和所述第二代码信号来控制进入第一测试模式或第二测试模式。
8.根据权利要求7所述的半导体器件，其中，所述模式设置电路在所述正常操作期间的空闲状态下根据所述命令和所述地址的组合来输出储存的所述设置控制信号、所述第一设置代码信号和所述第二设置代码信号。
9.根据权利要求7所述的半导体器件，其中，所述第一代码输出块在所述启动操作期间输出所述熔丝数据之中的N个比特位的第一数据作为所述第一代码信号，以及在所述正常操作期间输出所述第一设置代码信号作为所述第一代码信号。
10.根据权利要求9所述的半导体器件，其中，所述第二代码输出块包括：
计数器，其适用于对所述时钟信号计数以生成M个比特位的所述计数信号，并且在所述计数信号达到最大值时输出所述计数终止信号；
输出单元，其适用于生成所述第二设置代码信号或所述计数信号作为初步代码信号；以及
选择单元，其适用于选择所述熔丝数据之中的M个比特位的第二数据与所述初步代码信号中的一个，并且基于所述计数终止信号将所选择的这一个输出作为所述第二代码信号。
11.根据权利要求10所述的半导体器件，其中，所述非易失性存储器包括用于所述第一测试模式的N*2^M个单位单元、以及用于所述第二测试模式的(N+M)*X个单位单元，其中，X是所述第二控制信号在所述启动操作期间被激活的次数。
12.根据权利要求7所述的半导体器件，其中，所述测试模式设置电路包括：
第一测试模式设置单元，其适用于根据基于所述第一控制信号而被解码的所述第一代码信号和所述第二代码信号来控制进入所述第一测试模式；以及
第二测试模式设置单元，其适用于根据基于所述第二控制信号而被解码的所述第一代码信号和所述第二代码信号来控制进入所述第二测试模式。
13.根据权利要求12所述的半导体器件，其中，所述第一测试模式设置单元和所述第二测试模式设置单元基于与全局复位信号不同的专有复位信号而被复位。
14.根据权利要求7所述的半导体器件，其中，所述测试设置控制块包括：
第一控制信号发生单元，其适用于：在所述计数终止信号被去激活时将所述时钟信号生成为所述第一控制信号，以及在所述计数终止信号被激活时将所述时钟信号生成为初步代码信号；以及
第二控制信号发生单元，其适用于：输出所述设置控制信号或所述初步代码信号作为所述第二控制信号。
15.一种在半导体器件中设置测试模式的方法，包括：
在启动操作的第一时段期间，基于通过对时钟信号计数而生成的计数信号和从非易失性存储器输出的第一数据来设置进入第一测试模式；
在所述计数信号达到特定值时激活计数终止信号；
基于所述计数终止信号，在所述启动操作的第二时段期间基于所述第一数据和从所述非易失性存储器输出的第二数据来设置进入第二测试模式；以及
在正常操作期间，基于根据命令和地址的组合而生成的设置信号来设置再进入所述第二测试模式。
16.根据权利要求15所述的方法，其中，再进入所述第二测试模式在所述正常操作期间的空闲状态下进行。
17.根据权利要求15所述的方法，还包括：
响应于与全局复位信号不同的专有复位信号而退出所述第一测试模式和所述第二测试模式。
18.根据权利要求15所述的方法，其中，进入所述第一测试模式包括：
当M个比特位的所述计数信号具有预定的值时，如果N个比特位的所述第一数据的至少一个比特位具有高电平，则设置进入所述第一测试模式。
19.根据权利要求18所述的方法，其中，进入所述第二测试模式包括：
当所述N个比特位的第一数据的至少一个比特位具有高电平、并且所述M个比特位的第二数据的至少一个比特位具有高电平时，设置进入所述第二测试模式。
20.根据权利要求15所述的方法，其中，所述非易失性存储器包括用于所述第一测试模式的N*2^M个单位单元，以及用于所述第二测试模式的(N+M)*X个单位单元，其中，N是所述第一数据的比特位的数量，M是所述第二数据的比特位的数量，以及X是所述时钟信号在所述启动操作的所述第二时段期间被激活的次数。
CN201811172070.XA 2017-10-30 2018-10-09 半导体器件的测试模式设置电路和方法 Active CN109727632B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170142508A KR20190048033A (ko) 2017-10-30 2017-10-30 반도체 장치의 테스트 모드 설정 회로 및 방법
KR10-2017-0142508 2017-10-30

Publications (2)

Publication Number Publication Date
CN109727632A CN109727632A (zh) 2019-05-07
CN109727632B true CN109727632B (zh) 2023-10-20

Family

ID=66245464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811172070.XA Active CN109727632B (zh) 2017-10-30 2018-10-09 半导体器件的测试模式设置电路和方法

Country Status (3)

Country Link
US (1) US10914786B2 (zh)
KR (1) KR20190048033A (zh)
CN (1) CN109727632B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094395B2 (en) 2019-11-07 2021-08-17 Apple Inc. Retention voltage management for a volatile memory
US11335427B1 (en) * 2020-11-04 2022-05-17 Elite Semiconductor Microelectronics Technology Inc. Memory test circuit
CN116917991A (zh) * 2021-05-20 2023-10-20 华为技术有限公司 存储器芯片及其控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
CN103456366A (zh) * 2012-05-31 2013-12-18 爱思开海力士有限公司 具有自包含式测试单元的半导体存储器件及其测试方法
CN103514963A (zh) * 2012-06-28 2014-01-15 爱思开海力士有限公司 存储器及其测试方法
KR20140029089A (ko) * 2012-08-28 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 메모리 장치
CN105006250A (zh) * 2014-04-15 2015-10-28 爱思开海力士有限公司 半导体器件、半导体存储器件和存储系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746227B1 (ko) * 2006-01-24 2007-08-03 삼성전자주식회사 반도체 메모리 장치
KR20120003675A (ko) * 2010-07-05 2012-01-11 삼성전자주식회사 반도체 메모리 장치에서의 테스트 모드 제어회로 및 테스트 모드 진입 방법
JP5592238B2 (ja) * 2010-11-18 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその制御方法
KR20140100008A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 휘발성 메모리 장치의 구동 방법 및 휘발성 메모리 장치의 테스트 방법
KR20150071470A (ko) 2013-12-18 2015-06-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
CN103456366A (zh) * 2012-05-31 2013-12-18 爱思开海力士有限公司 具有自包含式测试单元的半导体存储器件及其测试方法
CN103514963A (zh) * 2012-06-28 2014-01-15 爱思开海力士有限公司 存储器及其测试方法
KR20140029089A (ko) * 2012-08-28 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 메모리 장치
CN105006250A (zh) * 2014-04-15 2015-10-28 爱思开海力士有限公司 半导体器件、半导体存储器件和存储系统

Also Published As

Publication number Publication date
US20190128959A1 (en) 2019-05-02
US10914786B2 (en) 2021-02-09
CN109727632A (zh) 2019-05-07
KR20190048033A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
CN109727632B (zh) 半导体器件的测试模式设置电路和方法
US7710791B2 (en) Input circuit of a non-volatile semiconductor memory device
US20110170346A1 (en) Non-volatile semiconductor memory device, signal processing system, method for controlling signal processing system, and method for reprogramming non-volatile semiconductor memory device
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
JP5931236B1 (ja) 半導体装置の制御回路及び方法、並びに半導体装置
US8593852B2 (en) Test device and test method for resistive random access memory and resistive random access memory device
US7236397B2 (en) Redundancy circuit for NAND flash memory device
TWI787255B (zh) 資料控制電路以及包括其的半導體記憶裝置和半導體系統
CN110782931A (zh) 用于非易失静态随机存取存储器架构的扩展写入模式
KR100493028B1 (ko) 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
US8923051B2 (en) Semiconductor memory apparatus and method for driving the same
US10108504B2 (en) Semiconductor data multiplexer circuit
US20120287728A1 (en) Nonvolatile memory device
KR20190075202A (ko) 테스트 제어 회로, 이를 이용하는 반도체 메모리 장치 및 반도체 시스템
KR100507367B1 (ko) 불휘발성 강유전체 메모리를 이용한 직렬 버스 제어 장치
US20070297229A1 (en) Flash memory device including multi-buffer block
US10566074B2 (en) Test mode control circuit
US20110019492A1 (en) Test device and test method for resistive random access memory and resistive random access memory device
KR100482998B1 (ko) 불휘발성 강유전체 메모리 제어 장치
US8027204B2 (en) Flag signal generation circuit and semiconductor memory device
US8788893B2 (en) Semiconductor device and memory device
CN106875976B (zh) 测试模式设置电路和包括其的半导体器件
KR20180022015A (ko) 래치회로를 테스트할 수 있는 테스트방법을 제공하는 반도체장치
US8437212B2 (en) Semiconductor memory apparatus, memory system, and programming method thereof
US20240120015A1 (en) Semiconductor device and method for performing test

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant