CN109559768B - 使用校准电路的传输器件、包括其的半导体装置和系统 - Google Patents

使用校准电路的传输器件、包括其的半导体装置和系统 Download PDF

Info

Publication number
CN109559768B
CN109559768B CN201810816257.2A CN201810816257A CN109559768B CN 109559768 B CN109559768 B CN 109559768B CN 201810816257 A CN201810816257 A CN 201810816257A CN 109559768 B CN109559768 B CN 109559768B
Authority
CN
China
Prior art keywords
calibration
pull
calibration code
codes
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810816257.2A
Other languages
English (en)
Other versions
CN109559768A (zh
Inventor
郑海康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109559768A publication Critical patent/CN109559768A/zh
Application granted granted Critical
Publication of CN109559768B publication Critical patent/CN109559768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Abstract

一种传输器件包括校准电路和传输电路。校准电路通过执行校准操作来产生校准码。校准电路还根据校准码之中的具有预定电平的码的数量是否大于或等于阈值而通过增大或减小校准码的值来产生补偿校准码。传输电路基于输入信号和补偿校准码来驱动信号传输线。

Description

使用校准电路的传输器件、包括其的半导体装置和系统
相关申请的交叉引用
本申请要求2017年9月27日向韩国专利局提交的申请号为10-2017-0125274的韩国专利申请的优先权，其通过引用整体合并于此。
技术领域
本发明的各种实施例涉及半导体技术，更具体地，涉及一种使用校准电路的传输器件、包括传输器件的半导体装置及系统。
背景技术
电子设备包括很多电子元件，而计算机系统包括包含半导体装置的很多电子元件。计算机系统的半导体装置可以经由数据传输器件来传输数据。随着半导体装置工作于更高的速度而消耗更少的功率，传输信号可能因外部噪声和彼此通信的半导体装置之间的阻抗失配而失真。因此，半导体装置执行使数据传输器件之间的阻抗或电阻匹配的操作。
相应地，半导体装置通常包括被配置用来执行阻抗匹配以用于精确信号传输的片上终端电路。为了精确的阻抗匹配，半导体装置应该执行根据PVT变化而调节终端电阻的操作。总体而言，存储器件耦接到外部参考电阻，以及通过使用外部参考电阻执行校准操作来执行调节终端电阻的阻抗值的操作，该操作通常称作“ZQ校准操作”。
发明内容
根据本申请教导的是一种传输器件，包括校准电路，校准电路被配置成通过执行校准操作来产生校准码，以及被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过增大或减小校准码的值来产生补偿校准码。传输器件还包括传输电路，传输电路被配置成基于输入信号和补偿校准码来驱动信号传输线。
此外，根据本申请教导的是一种传输器件，包括校准电路，校准电路被配置成通过执行校准操作来产生校准码，被配置成通过基于校准码之中的具有预定电平的码的数量是否大于或等于阈值而增大或减小校准码的值来产生转换校准码，以及被配置成根据工作模式信号来从校准码或转换校准码产生补偿校准码。传输器件还包括传输电路，传输电路被配置成基于输入信号和补偿校准码来驱动信号传输线。
此外，根据本申请教导的是一种传输器件，包括校准电路，校准电路被配置成通过执行校准操作来产生校准码，以及被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过改变校准码来产生补偿校准码。传输器件还包括传输电路，传输电路被配置成基于输入信号和补偿校准码来驱动信号传输线，其中，传输电路包括具有基于补偿校准码来设定的上拉电阻和下拉电阻的主驱动器。
附图说明
图1示出了根据本公开的一个实施例的半导体系统的配置的示意图。
图2示出了根据本公开的一个实施例的传输器件的配置的示意图。
图3示出了图2中所示的预驱动器的配置的示意图。
图4示出了图2中所示的主驱动器的配置的示意图。
图5示出了图2中所示的校准电路的配置的示意图。
图6示出了图示根据本公开的一个实施例的校准码转换器的配置的示意图。
图7A和图7B示出了图示图6中所示的解码器的操作方法的表格。
具体实施方式
各个公开的实施例提供了一种能够产生校准码的校准电路，适用于具有传输电路的半导体装置或具有多传输电路的半导体系统的工作模式。
根据本申请教导的是传输器件，包括校准电路，该校准电路被配置成通过执行校准操作来产生校准码，以及被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过增大或减小校准码的值来产生补偿校准码。传输器件还包括被配置成基于输入信号和补偿校准码来驱动信号传输线的传输电路。
在一个实施例中，校准电路包括耦接到外部参考电阻的校准码发生器，其中，校准码发生器被配置成产生校准码。校准电路还包括校准码转换器，校准码转换器被配置成从校准码产生转换校准码以及被配置成基于工作模式信号来选择校准码或转换校准码作为补偿校准码。在一些情况中，工作模式信号提供这样的指示：与传输电路相关联的半导体装置工作于低功率模式。对于一种情况，工作模式信号在与传输电路相关联的半导体装置工作于低功率模式时被使能。
在另一实施例中，校准码转换器包括解码器，解码器被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过增大或减小校准码的值来产生转换校准码。校准码转换器还包括选码器，选码器被配置成基于工作模式信号来输出校准码或转换校准码作为补偿校准码。
在另一实施例中，补偿校准码包括补偿上拉校准码和补偿下拉校准码。此外，传输电路包括预驱动器，预驱动器被配置成基于输入信号和补偿上拉校准码来产生多个上拉信号以及被配置成基于输入信号和补偿下拉校准码来产生多个下拉信号。传输电路还包括主驱动器，主驱动器被配置成基于多个上拉信号和多个下拉信号来驱动信号传输线。
对于另一实施例，主驱动器的上拉电阻和上拉驱动力基于多个上拉信号来调节。此外，主驱动器的下拉电阻和下拉驱动力基于多个下拉信号来调节。
此外，根据本申请教导的是传输器件，包括校准电路，该校准电路被配置成通过执行校准操作来产生校准码、被配置成基于校准码之中的具有预定电平的码的数量是否大于或等于阈值而通过增大或减小校准码的值来产生转换校准码以及被配置成根据工作模式信号来从校准码或转换校准码产生补偿校准码。传输器件还包括被配置成基于输入信号和补偿校准码来驱动信号传输线的传输电路。
在一个实施例中，校准电路被配置成通过递进地增大或减小校准码的值直到校准码之中的具有预定电平的码的数量小于阈值为止来产生转换校准码。在另一实施例中，校准电路包括耦接到外部参考电阻的校准码发生器，其中，校准码发生器被配置成产生校准码。校准电路还包括校准码转换器，校准码转换器被配置成从校准码产生转换校准码以及被配置成基于工作模式信号来从校准码或转换校准码产生补偿校准码。
对于另一实施例，校准码转换器包括解码器，解码器被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过增大或减小校准码的值来产生转换校准码。校准码转换器还包括选码器，选码器被配置成基于工作模式信号来输出校准码或转换校准码作为补偿校准码。
在一个实施例中，传输器件的传输电路包括预驱动器，预驱动器被配置成基于输入信号和补偿校准码来产生多个上拉信号和多个下拉信号。传输电路还包括主驱动器，主驱动器被配置成基于多个上拉信号和多个下拉信号来驱动信号传输线。对于另一实施例，主驱动器的上拉电阻和上拉驱动力基于多个上拉信号来调节。此外，主驱动器的下拉电阻和下拉驱动力基于多个下拉信号来调节。
此外，根据本申请教导的是传输器件，包括校准电路，该校准电路被配置成通过执行校准操作来产生校准码以及被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过改变校准码来产生补偿校准码。传输器件还包括传输电路，传输电路被配置成基于输入信号和补偿校准码来驱动信号传输线，其中，传输电路包括主驱动器，主驱动器具有基于补偿校准码来设定的上拉电阻和下拉电阻。
在一个实施例中，校准电路被配置成通过递进地增大或减小校准码的值使得主驱动器的基于转换校准码而设定的上拉电阻和下拉电阻分别变得最邻近于基于校准码而另外设定的上拉电阻值和下拉电阻值来产生补偿校准码。在另一实施例中，校准电路包括耦接到外部参考电阻的校准码发生器，其中，校准码发生器被配置成产生校准码。校准电路还包括校准码转换器，校准码转换器被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过增大或减小校准码的值来产生转换校准码。校准码转换器还被配置成基于工作模式信号来从校准码或转换校准码产生补偿校准码。
对于一个实施例，校准码转换器包括解码器，解码器被配置成当校准码之中的具有预定电平的码的数量大于或等于阈值时通过增大或减小校准码的值来产生转换校准码。校准码转换器还包括选码器，选码器被配置成基于工作模式信号来输出校准码或转换校准码作为补偿校准码。
在另一实施例中，传输器件的传输电路还包括预驱动器，预驱动器被配置成基于输入信号和补偿校准码来产生多个上拉信号和多个下拉信号。主驱动器被配置成基于多个上拉信号和多个下拉信号来驱动信号传输线。对于另一实施例，主驱动器的上拉驱动力和基于转换校准码而设定的上拉电阻基于多个上拉信号来调节。此外，主驱动器的下拉驱动力和基于转换校准码而设定的下拉电阻基于多个下拉信号来调节。
在下文中，将经由示例性实施例而参照附图来在下面描述根据本发明的半导体装置。
图1示出了图示根据本公开的一个实施例的半导体系统1的配置的示意图。参见图1，系统1可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110和第二半导体装置120可以彼此通信。在一个实施例中，第一半导体装置110可以为主装置而第二半导体装置120可以为通过第一半导体装置110来控制的从装置。例如，第一半导体装置110可以为诸如处理器或控制器的主机装置，且可以包括中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器和/或存储器控制器。第一半导体装置110可以通过合并多用途处理器芯片(诸如应用处理器(AP))来以片上系统的形式实施。第二半导体装置120可以为存储器件，以及可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态RAM(SRAM)、动态RAM(DRAM)和/或同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、闪存、相变RAM(PRAM)、磁RAM(MRAM)、电阻式RAM(RRAM)、以及铁电RAM(FRAM)等。
第一半导体装置110和第二半导体装置120可以经由信号传输线130而彼此耦接。第一半导体装置110可以包括焊盘111，焊盘111可以耦接到信号传输线130。第二半导体装置120可以包括焊盘121，焊盘121可以耦接到信号传输线130。信号传输线130可以为通道、链路或总线。第一半导体装置110可以包括传输电路112和接收电路113。传输电路112可以被配置成经由信号传输线130将信号从第一半导体装置110传输给第二半导体装置120。接收电路113可以被配置成经由信号传输线130从第二半导体装置120接收信号。类似地，第二半导体装置120可以包括传输电路122和接收电路123。传输电路122可以被配置成经由信号传输线130将信号从第二半导体装置120传输给第一半导体装置110。接收电路123可以被配置成经由信号传输线130从第一半导体装置110接收信号。在一个实施例中，信号传输线130可以为数据传输线，而经由信号传输线130传输的信号可以为数据。
第一半导体装置110和第二半导体装置120还可以分别包括校准电路114和124。校准电路114和124可以耦接到外部参考电阻ZQ，且可以执行校准操作。通过执行校准操作，校准电路114和124可以分别设置传输电路112和122的电阻值。例如，传输电路112和122的电阻值可以根据校准操作的结果而被设置为48欧姆、60欧姆、120欧姆或240欧姆。传输电路112和122可以具有用于将信号传输线130以高电平驱动的上拉电阻值和/或上拉驱动力。传输电路112和122可以具有用于将信号传输线130以低电平驱动的下拉电阻值和/或下拉驱动力。传输电路112和122的上拉电阻值和/或上拉驱动力以及下拉电阻值和/或下拉驱动力可以根据校准操作的结果来设定。校准电路114和124以及传输电路112和122可以形成传输器件。
图2示出了根据本公开的一个实施例的传输器件200的配置的示意图。传输器件200可以经由校准电路114和124与传输电路112和122的组合来实施。参见图2，传输器件200可以包括校准电路210和传输电路220。校准电路210可以通过执行校准操作来产生校准码。校准电路210可以耦接到外部参考电阻ZQ。校准码可以包括上拉校准码和下拉校准码。校准电路210可以通过改变校准码来产生补偿校准码CCAL<1:n>(n是2或更大的整数)。校准电路210可以通过改变上拉校准码来产生补偿校准码CPCAL<1:n>。校准电路210可以通过改变下拉校准码来产生补偿校准码CNCAL<1:n>。
校准电路210可以判断校准码之中具有预定电平的码的数量是否大于或等于阈值。校准电路210可以接收用来设定阈值的阈值信息NSW。对于一个实施例，阈值可以基于作为时间的函数而改变的阈值信息NSW来动态地设定。当校准码之中的具有预定电平的码的数量大于或等于阈值时，校准电路210可以改变校准码的值。对于一些实施例，当校准码之中的具有预定电平的码的数量小于阈值时，校准电路210不改变校准码的值。校准电路210可以通过根据校准码之中的具有预定电平的码的数量是否大于或等于阈值而改变校准码来产生补偿校准码CCAL<1:n>。当校准码之中的具有预定电平的码的数量大于或等于阈值时，校准电路210可以通过增大或减小校准码的值来产生补偿校准码CCAL<1:n>。当校准码之中的具有预定电平的码的数量小于阈值时，校准电路210可以通过维持校准码来产生补偿校准码CCAL<1:n>。
校准电路210还可以接收工作模式信号ZCCS。对于一些实施例，工作模式信号ZCCS提供这样的指示：第一半导体装置110和/或第二半导体装置120工作于特定模式，诸如低功率模式。例如，工作模式信号ZCCS可以基于图1中所示的第一半导体装置110和/或第二半导体装置120的工作模式来被使能。在一种情况下，工作模式信号ZCCS可以在第一半导体装置110或第二半导体装置120工作于低功率模式时被使能。工作模式信号ZCCS可以在第一半导体装置110或第二半导体装置120不工作于低功率模式时被禁止。在另一实施例中，工作模式信号ZCCS被使能成具有多状态之一，其中，各个状态表示第一半导体装置110和/或第二半导体装置120的不同工作模式。例如，如果工作模式信号ZCCS被使能成具有第一电压，则第一半导体装置110工作于低功率模式。如果工作模式信号ZCCS被使能成具有第二电压，则第一半导体装置110工作于正常功率模式。
第一半导体装置110和/或第二半导体装置120可以被实施成各种电子设备。虽然是非限制性的，但是当第一半导体装置110或第二半导体装置120为使用电池的便携式电子设备时，第一半导体装置110或第二半导体装置120可以要求低功率模式。校准电路210可以根据校准码之中的具有预定电平的码的数量是否大于或等于阈值而通过改变校准码来产生补偿校准码CCAL<1:n>。校准电路210可以根据校准码之中的具有预定电平的码的数量是否大于或等于阈值而通过增大或减小校准码的值来产生补偿校准码CCAL<1:n>。校准电路210可以根据校准码之中的具有预定电平的码的数量是否小于阈值而通过维持校准码来产生补偿校准码CCAL<1:n>。校准电路210可以基于工作模式信号ZCCS来输出校准码和转换校准码中的一种作为补偿校准码CCAL<1:n>。当包括校准电路210的第一半导体装置110或第二半导体装置120工作于低功率模式时，校准电路210可以输出转换校准码作为补偿校准码CCAL<1:n>。当包括校准电路210的第一半导体装置110或第二半导体装置120不工作于低功率模式时，校准电路210可以输出校准码作为补偿校准码CCAL<1:n>。
传输电路220可以基于输入信号IN和补偿校准码CCAL<1:n>来驱动信号传输线203。传输电路220可以经由焊盘201耦接到信号传输线203。传输电路220可以基于输入信号IN和补偿校准码CCAL<1:n>来将信号传输线203驱动到与输入信号IN相对应的电平。
传输电路220可以包括预驱动器221和主驱动器222。预驱动器221可以基于输入信号IN和补偿校准码CCAL<1:n>来产生多个上拉信号PU<1:n>和多个下拉信号PD<1:n>。预驱动器221可以基于输入信号IN和补偿校准码CPCAL<1:n>来产生多个上拉信号PU<1:n>。预驱动器221可以基于输入信号IN和补偿校准码CNCAL<1:n>来产生多个下拉信号PD<1:n>。
主驱动器222可以接收多个上拉信号PU<1:n>和多个下拉信号PD<1:n>。主驱动器222可以基于多个上拉信号PU<1:n>和多个下拉信号PD<1:n>来驱动信号传输线203。主驱动器222的上拉电阻值和/或上拉驱动力可以基于多个上拉信号PU<1:n>来设定。主驱动器222的下拉电阻值和/或下拉驱动力可以基于多个下拉信号PD<1:n>来设定。
图3示出了图示图2中所示的预驱动器221的配置的示意图。参见图3，预驱动器221可以包括第一预驱动器310和第二预驱动器320。第一预驱动器310可以基于输入信号IN和补偿校准码CPCAL<1:n>来产生多个上拉信号PU<1:n>。第二预驱动器320可以基于输入信号IN和补偿校准码CNCAL<1:n>来产生多个下拉信号PD<1:n>。
第一预驱动器310可以包括多个与(AND)门311至31n。多个与门311至31n可以接收输入信号IN和补偿校准码CPCAL<1:n>。当输入信号IN和补偿校准码CPCAL<1:n>二者都具有高电平时，多个与门311至31n可以使能多个上拉信号PU<1:n>。
第二预驱动器320可以包括多个与门321至32n。多个与门321至32n可以接收输入信号IN的反相信号和补偿校准码CNCAL<1:n>。输入信号IN可以在输出给多个与门321至32n之前被反相器330反相。当输入信号IN的反相信号和补偿校准码CNCAL<1:n>二者都具有高电平时，多个与门321至32n可以使能多个下拉信号PD<1:n>。
图4示出了图示图2中所示的主驱动器222的配置的示意图。参见图4，主驱动器222可以包括上拉驱动器410和下拉驱动器420。上拉驱动器410可以耦接在电源电压VDDQ的节点与输出节点ON之间。输出节点ON可以耦接到信号传输线203。上拉驱动器410的电阻值和/或驱动力可以根据多个上拉信号PU<1:n>来确定。上拉驱动器410可以根据多个上拉信号PU<1:n>来将输出节点ON上拉驱动到电源电压VDDQ。下拉驱动器420可以耦接在地电压VSSQ的节点与输出节点ON之间。下拉驱动器420的电阻值和/或驱动力可以根据多个下拉信号PD<1:n>来确定。下拉驱动器420可以根据多个下拉信号PD<1:n>来将输出节点ON下拉驱动到地电压VSSQ。上拉驱动器410和下拉驱动器420可以通过分别上拉驱动和下拉驱动输出节点ON来产生输出信号OUT。
上拉驱动器410可以包括多个晶体管411至41n。对于一些实施例，多个晶体管411至41n可以为N沟道MOS晶体管。在其他实施例中，多个晶体管411至41n可以为P沟道MOS晶体管。上拉驱动器410中包括的晶体管的数量可以对应于补偿校准码CPCAL<1:n>中包括的码的数量。第一晶体管411可以在其栅极处接收上拉信号PU<1>、可以在其漏极处耦接到电源电压VDDQ的节点以及可以在其源极处耦接到输出节点ON。第二晶体管412可以在其栅极处接收上拉信号PU<2>、可以在其漏极处耦接到电源电压VDDQ的节点以及可以在其源极处耦接到输出节点ON。第n晶体管41n可以在其栅极处接收上拉信号PU<n>、可以在其漏极处耦接到电源电压VDDQ的节点以及可以在其源极处耦接到输出节点ON。
下拉驱动器420可以包括多个晶体管421至42n。在一些实施例中，多个晶体管421至42n可以为N沟道MOS晶体管。在其他实施例中，多个晶体管421至42n可以为P沟道MOS晶体管。下拉驱动器420中包括的晶体管的数量可以对应于补偿校准码CNCAL<1:n>中包括的码的数量。第一晶体管421可以在其栅极处接收下拉信号PD<1>、可以在其源极处耦接到地电压VSSQ的节点以及可以在其漏极处耦接到输出节点ON。第二晶体管422可以在其栅极处接收下拉信号PD<2>、可以在其源极处耦接到地电压VSSQ的节点以及可以在其漏极处耦接到输出节点ON。第n晶体管42n可以在其栅极处接收下拉信号PD<n>、可以在其源极处耦接到地电压VSSQ的节点以及可以在其漏极处耦接到输出节点ON。
上拉驱动器410的电阻值和/或驱动力可以根据上拉信号PU<1:n>的数量而变化。下拉驱动器420的电阻值和/或驱动力可以根据下拉信号PD<1:n>的数量而变化。当使能的上拉信号和下拉信号的数量变得更大时，更多数量的晶体管可以导通，而主驱动器222的功耗可以增大。当使能的上拉信号和下拉信号的数量变得更小时，更少数量的晶体管可以导通，而主驱动器222的功耗可以减小。
图5示出了图示图2中所示的校准电路210的配置的示意图。参见图5，校准电路210可以包括校准码发生器510和校准码转换器520。校准码发生器510可以耦接到外部参考电阻ZQ，以及可以产生校准码。校准码可以包括上拉校准码PCAL<1:n>和下拉校准码NCAL<1:n>。校准码发生器510可以经由参考电阻焊盘501耦接到外部参考电阻ZQ。
校准码转换器520可以接收由校准码发生器510产生的校准码PCAL<1:n>和NCAL<1:n>。此外，校准码转换器520可以接收阈值信息NSW和工作模式信号ZCCS。当具有预定电平的码的数量大于或等于阈值时，校准码转换器520可以通过增大或减小校准码PCAL<1:n>和NCAL<1:n>的值来产生转换校准码SPCAL<1:n>和SNCAL<1:n>。对于一个实施例，除校准码PCAL<1:n>和NCAL<1:n>之外，阈值还基于校准码转换器520接收的阈值信息NSW。对于上拉校准码PCAL<1:n>，当具有预定电平的码的数量大于或等于阈值时，校准码转换器520可以通过增大或减小上拉校准码PCAL<1:n>的值来产生转换上拉校准码SPCAL<1:n>。对于下拉校准码NCAL<1:n>，当具有预定电平的码的数量大于或等于阈值时，校准码转换器520可以通过增大或减小下拉校准码NCAL<1:n>的值来产生转换下拉校准码SNCAL<1:n>。
校准码转换器520可以基于工作模式信号ZCCS来输出校准码PCAL<1:n>和NCAL<1:n>与转换校准码SPCAL<1:n>和SNCAL<1:n>中的一种作为补偿校准码CPCAL<1:n>和CNCAL<1:n>。当工作模式信号ZCCS被使能时，校准码转换器520可以输出转换校准码SPCAL<1:n>和SNCAL<1:n>作为补偿校准码CPCAL<1:n>和CNCAL<1:n>。当工作模式信号ZCCS被使能时，校准码转换器520可以输出转换上拉校准码SPCAL<1:n>作为调节过的上拉校准码CPCAL<1:n>，以及可以输出转换下拉校准码SNCAL<1:n>作为调节过的下拉校准码CNCAL<1:n>。当工作模式信号ZCCS被禁止时，校准码转换器520可以输出校准码PCAL<1:n>和NCAL<1:n>作为补偿校准码CPCAL<1:n>和CNCAL<1:n>。当工作模式信号ZCCS被禁止时，校准码转换器520可以输出上拉校准码PCAL<1:n>作为调节过的上拉校准码CPCAL<1:n>，以及可以输出下拉校准码NCAL<1:n>作为调节过的下拉校准码CNCAL<1:n>。
校准码发生器510可以包括参考电阻脚RL、第一比较器511、下拉码发生器512、下拉电阻PDR、上拉电阻PUR、第二比较器513和上拉码发生器514。参考电阻脚RL可以经由参考电阻焊盘501耦接到外部参考电阻ZQ。例如，外部参考电阻ZQ可以耦接到电源电压VDDQ，而参考电阻脚RL可以为耦接到地电压VSS的下拉电阻。在一个实施例中，外部参考电阻ZQ可以耦接到地电压VSS，而参考电阻脚RL可以为耦接到电源电压VDDQ的上拉电阻。第一比较器511可以将参考电压VREF的电平与基于外部参考电阻ZQ和参考电阻脚RL之间的电阻比的电压的电平相比较。参考电压VREF可以具有校准电路210的电源电压VDDQ的电平的一半。下拉码发生器512可以基于第一比较器511的比较结果来产生下拉校准码NCAL<1:n>。例如，下拉码发生器512可以基于第一比较器511的比较结果来增大或减小下拉校准码NCAL<1:n>的值。下拉电阻PDR可以接收下拉校准码NCAL<1:n>，以及可以具有基于下拉校准码NCAL<1:n>的可变电阻值。
上拉电阻PUR可以耦接到下拉电阻PDR。第二比较器513可以将参考电压VREF的电平与基于上拉电阻PUR和下拉电阻PDR之间的电阻比的电压的电平相比较。上拉码发生器514可以根据第二比较器513的比较结果来产生上拉校准码PCAL<1:n>。例如，上拉码发生器514可以基于第二比较器513的比较结果来增大或减小上拉校准码PCAL<1:n>的值。上拉电阻PUR可以接收上拉校准码PCAL<1:n>，以及可以具有基于上拉校准码PCAL<1:n>的可变电阻值。在一个实施例中，校准码发生器510可以首先设置上拉校准码PCAL<1:n>，然后基于先前设置的上拉校准码PCAL<1:n>来设置下拉校准码NCAL<1:n>。
图6示出了图示根据本公开的一个实施例的校准码转换器620的配置的示意图。对于一些实施例，校准码转换器620可以表示图5中所示的校准码转换器520。参见图6，校准码转换器620可以包括解码器621和选码器622。解码器621可以接收校准码CAL<1:n>和阈值信息NSW。当校准码之中的具有预定电平的码的数量大于或等于阈值时，解码器621可以通过增大或减小校准码CAL<1:n>的值来产生转换校准码SCAL<1:n>。之后将描述校准码转换器620的解码器621的操作。在一个实施例中，校准码转换器620可以接收上拉校准码PCAL<1:n>和下拉校准码NCAL<1:n>以产生调节过的上拉校准码CPCAL<1:n>和调节过的下拉校准码CNCAL<1:n>。在一个实施例中，可以提供两(2)个校准码转换器以从上拉校准码PCAL<1:n>产生调节过的上拉校准码CPCAL<1:n>以及从下拉校准码NCAL<1:n>产生调节过的下拉校准码CNCAL<1:n>。例如，第一校准码转换器从上拉校准码PCAL<1:n>产生调节过的上拉校准码CPCAL<1:n>，而第二校准码转换器从下拉校准码NCAL<1:n>产生调节过的下拉校准码CNCAL<1:n>。
选码器622可以接收校准码CAL<1:n>、转换校准码SCAL<1:n>和工作模式信号ZCCS。选码器622可以基于工作模式信号ZCCS而输出校准码CAL<1:n>或转换校准码SCAL<1:n>作为补偿校准码CCAL<1:n>。选码器622可以为被配置成基于工作模式信号ZCCS而输出校准码CAL<1:n>或转换校准码SCAL<1:n>作为补偿校准码CCAL<1:n>的多路复用器。选码器622可以在工作模式信号ZCCS被使能时输出转换校准码SCAL<1:n>作为补偿校准码CCAL<1:n>。选码器622可以在工作模式信号ZCCS被禁止时输出校准码CAL<1:n>作为补偿校准码CCAL<1:n>。
图7A和图7B示出了图示图6中所示的解码器621的操作的表格。图7A和图7B表列出了校准码CAL<1:6>的六个码以及校准码CAL<1:6>之中的具有高电平的码的数量的和SUM。当校准码CAL<1:6>为6比特位信号时，对于一个实施例阈值可以为4。当校准码CAL<1:6>之中的具有高电平的码的数量为4时，解码器621可以增大或减小校准码CAL<1:6>的值，使得具有高电平的码的数量在3以下。此外，解码器621可以通过将校准码CAL<1:6>转换成具有与校准码CAL<1:6>的值邻近的值的转换校准码来使基于校准码CAL<1:6>设定的主驱动器222的电阻值与基于转换校准码设定的主驱动器222的电阻值之间的误差最小。
当校准码CAL<1:6>为6比特位信号时，校准码CAL<1:6>可以具有64(26)个不同的码值组中的任意一组。图7A和图7B示出了64种可能的码值组，表格的各行表示不同的组。码的行按照校准码CAL<1:6>的六个码的二进制表示的升序来排列。如所示，出现在第一列的行编号表示各行的六个码值的组的二进制值。在第一15组的校准码(如行编号所表示的)之中，具有高电平(即，1)的码的数量(在表格的SUM列中表示)在3以下。因此，对于一个实施例，解码器621不转换原始的校准码的值，因为SUM小于阈值4。
对于第16组的校准码，具有高电平的码的数量等于阈值4。因此解码器621可以通过增大或减小第16组的校准码的值来产生转换校准码。解码器621可以将第16组的校准码转换成第15组的校准码或第17组的校准码(其中的每个组有3个或更少的具有高电平的码，且其中的每个组具有与第16组的校准码的值邻近的值)。解码器621可以输出第15组的校准码或第17组的校准码作为第16组的校准码的转换校准码。
如所示，将第16组的校准码的值转换成第17组的校准码的值表示第16组的校准码的值增大。这是因为第17行的六个码值的组的二进制值比第16行的六个码值的组的二进制值大一。将第16组的校准码的值转换成第15组的校准码的值表示第16组的校准码的值的减小。这是因为第15行的六个码值的组的二进制值比第16行的六个码值的组的二进制值小一。在这种情况下，第15行和第17行紧邻第16行。第15行和第17行也是校准码CAL<1:6>之中的具有高电平的码的数量小于阈值4的行中与第16行最邻近的行。
第24组的校准码之中的具有高电平的码的数量为4。因此，解码器621可以通过增大或减小第24组的校准码的值来产生转换校准码。解码器621可以将第24组的校准码转换成第23组的校准码或第25组的校准码(其中的每个组中具有高电平的码的数量为3或更少，且其中的每个组具有与第24组的校准码的值邻近的值)。解码器621可以输出第23组的校准码或第25组的校准码作为第24组的校准码的转换校准码。
类似地，解码器621可以将第28组的校准码、第40组的校准码、第44组的校准码和第52组的校准码分别转换成第27组的校准码或第29组的校准码、第39组的校准码或第41组的校准码、第43组的校准码或第45组的校准码以及第51组的校准码或第53组的校准码。解码器621可以输出第27组的校准码或第29组的校准码、第39组的校准码或第41组的校准码、第43组的校准码或第45组的校准码以及第51组的校准码或第53组的校准码分别作为第28组的校准码的转换校准码、第40组的校准码的转换校准码、第44组的校准码的转换校准码和第52组的校准码的转换校准码。
连续的第30组的校准码到第32组的校准码全部都有四个或更多个码具有高电平，如SUM列所示。具体地，第30组的校准码、第31组的校准码和第32组的校准码的SUM分别为4、4和5。因此，解码器621将第30组到第32组的校准码转换成第29组或第33组的校准码(其中的各个组中的具有高电平的码为3个或更少，且其中的各个组具有与第30组至第32组的校准码的值邻近的值)。解码器621输出转换校准码以使基于第30组至第32组的校准码而设定的主驱动器222的电阻值与基于转换校准码而设定的主驱动器222的电阻值之间的误差最小。解码器621可以输出第29组或第33组的校准码作为第30组至第32组的校准码的转换校准码。
第46组至第48组的校准码(其中的各个组的SUM为4或更大)可以转换成第45组或第49组的校准码。第54组至第56组的校准码(其中的各个组的SUM为4或更大)可以转换成第53组或第57组的校准码。第58组至第64组的校准码(其中的各个组的SUM为4或更大)可以转换成第57组的校准码。
虽然图7A和图7B图示了由解码器621执行的校准码CAL<1:6>的转换方法的示例，但是本申请的教导不局限于所示的转换方法。对于一个实施例，解码器621递进地增大或减小校准码CAL<1:6>的值，直到校准码CAL<1:6>被转换使得具有预定电平的码的数量小于阈值为止。
在下文中参照图2至图6描述的是根据本公开的一个实施例的传输器件200的操作。校准码发生器510可以通过使用外部参考电阻ZQ执行校准操作来产生上拉校准码PCAL<1:n>和下拉校准码NCAL<1:n>。校准码转换器520的解码器621可以产生转换上拉校准吗SPCAL<1:n>。对于转换上拉校准码SPCAL<1:n>，具有预定电平的码的数量小于阈值。为了得到转换上拉校准码SPCAL<1:n>，解码器621在上拉校准码PCAL<1:n>之中的具有预定电平的码的数量大于或等于阈值时增大或减小上拉校准码PCAL<1:n>的值。对于一个实施例，阈值是基于阈值信息NSW的。校准码转换器520的解码器621可以产生转换下拉校准码SNCAL<1:n>。对于转换下拉校准码SNCAL<1:n>，具有预定电平的码的数量小于阈值。为了得到转换下拉校准码SNCAL<1:n>，解码器621在下拉校准码NCAL<1:n>之中的具有预定电平的码的数量大于或等于阈值时增大或减小下拉校准码NCAL<1:n>的值。当包括传输器件200的半导体装置工作于低功率模式时，工作模式信号ZCCS可以被使能。校准码转换器520的选码器622可以基于使能的工作模式信号ZCCS而输出转换上拉校准码SPCAL<1:n>作为调节过的上拉校准码CPCAL<1:n>。校准码转换器520的选码器622可以基于使能的工作模式信号ZCCS而输出转换下拉校准码SNCAL<1:n>作为调节过的下拉校准码CNCAL<1:n>。预驱动器221可以基于输入信号IN和从转换上拉校准码SPCAL<1:n>产生的补偿校准码CPCAL<1:n>来产生多个上拉信号PU<1:n>。预驱动器221可以根据输入信号IN和从转换下拉校准码SNCAL<1:n>产生的补偿校准码CNCAL<1:n>来产生多个下拉信号PD<1:n>。因此，使能的上拉信号PU<1:n>和使能的下拉信号PD<1:n>的数量可以小于阈值，以及用于驱动信号传输线203的主驱动器222的功耗可以被限制。这里，在根据校准码PCAL<1:n>而设定的主驱动器222的电阻值与根据转换校准码SPCAL<1:n>和SNCAL<1:n>而设定的主驱动器222的电阻值之间可能存在误差。然而，由于校准码转换器520产生具有与校准码PCAL<1:n>和NCAL<1:n>的值邻近的值的转换校准码SPCAL<1:n>和SNCAL<1:n>，因此可以使得主驱动器222的电阻值误差最小。
当包括传输器件200的半导体装置不处于低功率模式时，工作模式信号ZCCS可以被禁止。校准码转换器520的选码器622可以基于禁止的工作模式信号ZCCS而输出上拉校准码PCAL<1:n>作为调节过的上拉校准码CPCAL<1:n>。校准码转换器520的选码器622可以基于禁止的工作模式信号ZCCS而输出下拉校准码NCAL<1:n>作为调节过的下拉校准码CNCAL<1:n>。预驱动器221可以基于输入信号IN和从上拉校准码PCAL<1:n>产生的补偿校准码CPCAL<1:n>来产生多个上拉信号PU<1:n>。预驱动器221可以基于输入信号In和从下拉校准码NCAL<1:n>产生的补偿校准码CNCAL<1:n>来产生多个下拉信号PD<1:n>。因此，主驱动器222的电阻值可以根据基于上拉校准码PCAL<1:n>和下拉校准码NCAL<1:n>而产生的上拉信号PU<1:n>和下拉信号PD<1:n>来无误差地准确设定。虽然用于驱动信号传输线203的主驱动器222的功耗可能不被限制，但是信号可以经由信号传输线203来无误地传输。
虽然以上已经出于说明的目的而描述了特定实施例，但是本领域技术人员将理解的是，所公开的实施例仅表示与本申请教导一致的可能实施例的子组。相应地，使用校准电路的传输器件或包括其的半导体装置和系统不应当基于所描述的实施例来限定。相反地，使用校准电路的传输器件和包括其的半导体装置和系统应当仅基于所附权利要求书结合说明书和附图来限定。

Claims (18)

1.一种传输器件，包括：
校准电路，被配置成通过执行校准操作来产生校准码，以及被配置成：通过基于所述校准码之中的具有预定电平的码的数量是否大于或等于阈值而增大或减小所述校准码的值来产生补偿校准码，使得所述补偿校准码之中的具有所述预定电平的码的数量小于所述阈值；以及
传输电路，被配置成基于输入信号和所述补偿校准码来驱动信号传输线。
2.如权利要求1所述的传输器件，其中，所述校准电路包括：
校准码发生器，耦接到外部参考电阻，以及被配置成产生所述校准码；以及
校准码转换器，被配置成从所述校准码来产生转换校准码，以及被配置成基于工作模式信号来选择所述校准码或所述转换校准码作为所述补偿校准码。
3.如权利要求2所述的传输器件，其中，所述校准码转换器包括：
解码器，被配置成：当所述校准码之中的具有所述预定电平的码的数量大于或等于所述阈值时，通过增大或减小所述校准码的值来产生所述转换校准码；以及
选码器，被配置成基于所述工作模式信号来输出所述校准码或所述转换校准码作为所述补偿校准码。
4.如权利要求2所述的传输器件，其中，所述工作模式信号提供这样的指示：与所述传输电路相关联的半导体装置工作于低功率模式。
5.如权利要求4所述的传输器件，其中，所述工作模式信号在与传输电路相关联的所述半导体装置工作于低功率模式时被使能。
6.如权利要求1所述的传输器件，
其中，所述补偿校准码包括补偿上拉校准码和补偿下拉校准码，以及
其中，所述传输电路包括：
预驱动器，被配置成基于所述输入信号和所述补偿上拉校准码来产生多个上拉信号，以及被配置成基于所述输入信号和所述补偿下拉校准码来产生多个下拉信号；以及
主驱动器，被配置成基于所述多个上拉信号和所述多个下拉信号来驱动所述信号传输线。
7.如权利要求6所述的传输器件，其中，所述主驱动器的上拉电阻和上拉驱动力基于所述多个上拉信号来调节，以及其中，所述主驱动器的下拉电阻和下拉驱动力基于所述多个下拉信号来调节。
8.一种传输器件，包括：
校准码发生器，耦接到外部参考电阻，以及被配置成产生校准码；
校准码转换器，被配置成从所述校准码产生转换校准码，以及被配置成基于工作模式信号来从所述校准码或所述转换校准码产生补偿校准码；以及
传输电路，被配置成基于输入信号和所述补偿校准码来驱动信号传输线。
9.如权利要求8所述的传输器件，其中，所述校准码转换器被配置成：通过递进地增大或减小所述校准码的值直到所述校准码之中的具有预定电平的码的数量小于阈值为止来产生所述转换校准码。
10.如权利要求8所述的传输器件，其中，所述校准码转换器包括：
解码器，被配置成当所述校准码之中的具有预定电平的码的数量大于或等于阈值时通过增大或减小所述校准码的值来产生所述转换校准码；以及
选码器，被配置成基于所述工作模式信号来输出所述校准码或所述转换校准码作为所述补偿校准码。
11.如权利要求8所述的传输器件，其中，所述传输电路包括：
预驱动器，被配置成基于所述输入信号和所述补偿校准码来产生多个上拉信号和多个下拉信号；以及
主驱动器，被配置成基于所述多个上拉信号和所述多个下拉信号来驱动所述信号传输线。
12.如权利要求11所述的传输器件，其中，所述主驱动器的上拉电阻和上拉驱动力基于所述多个上拉信号来调节，以及其中，所述主驱动器的下拉电阻和下拉驱动力基于所述多个下拉信号来调节。
13.一种传输器件，包括：
校准电路，被配置成通过执行校准操作来产生校准码，以及被配置成当所述校准码之中的具有预定电平的码的数量大于或等于阈值时通过改变所述校准码来产生补偿校准码，使得所述补偿校准码之中的具有所述预定电平的码的数量小于所述阈值；以及
传输电路，被配置成基于输入信号和所述补偿校准码来驱动信号传输线，其中，所述传输电路包括主驱动器，所述主驱动器具有基于所述补偿校准码来设定的上拉电阻和下拉电阻。
14.如权利要求13所述的传输器件，其中，所述校准电路被配置成：通过递进地增大或减小所述校准码的值使得所述主驱动器的所述上拉电阻和所述下拉电阻分别变得最邻近于将基于所述校准码而另外设定的上拉电阻值和下拉电阻值来产生所述补偿校准码。
15.如权利要求13所述的传输器件，其中，所述校准电路包括：
校准码发生器，耦接到外部参考电阻，其中，所述校准码发生器被配置成产生所述校准码；以及
校准码转换器，被配置成当所述校准码之中的具有所述预定电平的码的数量大于或等于所述阈值时通过增大或减小所述校准码的值来产生转换校准码，以及被配置成基于工作模式信号来从所述校准码或所述转换校准码产生所述补偿校准码。
16.如权利要求15所述的传输器件，其中，所述校准码转换器包括：
解码器，被配置成当所述校准码之中的具有所述预定电平的码的数量大于或等于所述阈值时通过增大或减小所述校准码的值来产生所述转换校准码；以及
选码器，被配置成基于所述工作模式信号来输出所述校准码或所述转换校准码作为所述补偿校准码。
17.如权利要求13所述的传输器件，
其中，所述传输电路还包括预驱动器，所述预驱动器被配置成基于所述输入信号和所述补偿校准码来产生多个上拉信号和多个下拉信号，以及
其中，所述主驱动器被配置成基于所述多个上拉信号和所述多个下拉信号来驱动所述信号传输线。
18.如权利要求17所述的传输器件，其中，所述主驱动器的所述上拉电阻和上拉驱动力基于所述多个上拉信号来调节，以及其中，所述主驱动器的所述下拉电阻和下拉驱动力基于所述多个下拉信号来调节。
CN201810816257.2A 2017-09-27 2018-07-24 使用校准电路的传输器件、包括其的半导体装置和系统 Active CN109559768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170125274A KR20190036259A (ko) 2017-09-27 2017-09-27 캘리브레이션 회로를 이용하는 전송 장치, 이를 포함하는 반도체 장치 및 시스템
KR10-2017-0125274 2017-09-27

Publications (2)

Publication Number Publication Date
CN109559768A CN109559768A (zh) 2019-04-02
CN109559768B true CN109559768B (zh) 2023-03-07

Family

ID=65806804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810816257.2A Active CN109559768B (zh) 2017-09-27 2018-07-24 使用校准电路的传输器件、包括其的半导体装置和系统

Country Status (3)

Country Link
US (2) US10304503B2 (zh)
KR (1) KR20190036259A (zh)
CN (1) CN109559768B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102526256B1 (ko) * 2018-03-06 2023-04-28 에스케이하이닉스 주식회사 데이터 출력 버퍼
KR20200137361A (ko) * 2019-05-30 2020-12-09 에스케이하이닉스 주식회사 멀티비트 데이터를 송신하는 송신기
KR20220036386A (ko) * 2020-09-14 2022-03-23 삼성전자주식회사 메모리 장치, 그것의 신호 레벨 캘리브레이션 방법, 및 그것을 갖는 메모리저장 시스템
TWI825953B (zh) * 2022-08-26 2023-12-11 瑞昱半導體股份有限公司 記憶體裝置及其控制方法
CN117949803A (zh) * 2022-10-19 2024-04-30 长鑫存储技术有限公司 Zq校准方法、电路、半导体器件、测试设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893710B2 (en) * 2009-06-08 2011-02-22 Hynix Semiconductor Inc. Termination circuit and impedance matching device including the same
CN104954005A (zh) * 2014-03-27 2015-09-30 爱思开海力士有限公司 半导体装置的数据输出电路
CN105247793A (zh) * 2013-05-24 2016-01-13 爱思开海力士有限公司 针对错误校正码的误校正检测
CN105551525A (zh) * 2014-10-27 2016-05-04 爱思开海力士有限公司 校准设备和具有其的存储系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417452B1 (en) 2006-08-05 2008-08-26 Altera Corporation Techniques for providing adjustable on-chip termination impedance
KR100886644B1 (ko) * 2007-08-29 2009-03-04 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100940854B1 (ko) * 2008-09-10 2010-02-09 주식회사 하이닉스반도체 데이터 출력 장치 및 이를 포함하는 반도체 메모리 장치
KR20100104686A (ko) * 2009-03-18 2010-09-29 삼성전자주식회사 임피던스 교정 코드 전송 라인을 테스트 할 수 있는 반도체장치
JP2013223189A (ja) * 2012-04-18 2013-10-28 Elpida Memory Inc 半導体装置
JP2015219936A (ja) * 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
KR20160105091A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템
KR20160149717A (ko) * 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US10284198B2 (en) * 2015-10-02 2019-05-07 Samsung Electronics Co., Ltd. Memory systems with ZQ global management and methods of operating same
KR20180038104A (ko) 2016-10-05 2018-04-16 에스케이하이닉스 주식회사 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템
KR102635549B1 (ko) * 2016-10-25 2024-02-13 에스케이하이닉스 주식회사 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
KR101870840B1 (ko) * 2016-11-02 2018-06-26 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
US10205451B1 (en) * 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893710B2 (en) * 2009-06-08 2011-02-22 Hynix Semiconductor Inc. Termination circuit and impedance matching device including the same
CN105247793A (zh) * 2013-05-24 2016-01-13 爱思开海力士有限公司 针对错误校正码的误校正检测
CN104954005A (zh) * 2014-03-27 2015-09-30 爱思开海力士有限公司 半导体装置的数据输出电路
CN105551525A (zh) * 2014-10-27 2016-05-04 爱思开海力士有限公司 校准设备和具有其的存储系统

Also Published As

Publication number Publication date
US10580466B2 (en) 2020-03-03
CN109559768A (zh) 2019-04-02
US20190244643A1 (en) 2019-08-08
US20190096450A1 (en) 2019-03-28
KR20190036259A (ko) 2019-04-04
US10304503B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
CN109559768B (zh) 使用校准电路的传输器件、包括其的半导体装置和系统
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
US7456778B2 (en) Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals
CN107786197B (zh) 数据传输器件以及包括其的半导体器件和系统
US7859296B2 (en) Calibration circuit, on die termination device and semiconductor memory device using the same
US8120381B2 (en) Impedance adjusting device
US9118317B2 (en) Transmitter swing control circuit and method
CN107978331B (zh) 阻抗校准电路和包括其的半导体存储器件
US9160403B2 (en) Signal transmission circuit, signal transmission system, and signal transmission method
US7825683B2 (en) On die termination device and semiconductor memory device including the same
US7863927B2 (en) Semiconductor device
US7573289B2 (en) Impedance matching circuit and semiconductor memory device with the same
KR20150068780A (ko) 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
CN107919148B (zh) 使用校准电路的输出电路以及包括其的半导体器件和系统
CN112562768A (zh) 执行校准操作的半导体装置和采用它的半导体系统
US10777238B2 (en) Calibration circuit and semiconductor apparatus including the same
CN111427812A (zh) 计算机闪存设备物理接口的阻抗校准电路及校准控制方法
US7667531B2 (en) Signal transmission circuit
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US8324928B2 (en) Calibration circuit
KR100933670B1 (ko) 캘리브래이션 회로 및 집적회로
US11004483B2 (en) Reference voltage generating circuit, buffer, semiconductor apparatus, and semiconductor system using the reference voltage generating circuit
KR20180023335A (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant