CN1898410B - 氮化钛膜的成膜 - Google Patents

氮化钛膜的成膜 Download PDF

Info

Publication number
CN1898410B
CN1898410B CN2004800389828A CN200480038982A CN1898410B CN 1898410 B CN1898410 B CN 1898410B CN 2004800389828 A CN2004800389828 A CN 2004800389828A CN 200480038982 A CN200480038982 A CN 200480038982A CN 1898410 B CN1898410 B CN 1898410B
Authority
CN
China
Prior art keywords
wafer
film
tin film
titanium nitride
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800389828A
Other languages
English (en)
Other versions
CN1898410A (zh
Inventor
村上诚志
多田国弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1898410A publication Critical patent/CN1898410A/zh
Application granted granted Critical
Publication of CN1898410B publication Critical patent/CN1898410B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics

Abstract

本发明提供一种通过使四氯化钛与氨反应、在基板上形成氮化钛膜的方法，该方法减少底层的腐蚀。通过使四氯化钛与氨在由供给决定速率的区域中反应，一边将底层的腐蚀抑制到最小限度，一边在基板上形成第一氮化钛层。接着，通过使四氯化钛与氨在由反应决定速率的区域中反应，一边确保良好的阶梯覆盖，一边在第一氮化钛层上形成第二氮化钛层。

Description

氮化钛膜的成膜
技术领域
本发明涉及一种通过使四氯化钛(TiCl4)与氨(NH3)反应、在被处理基板上形成氮化钛(TiN)膜的成膜方法。
背景技术
JP2000-68232A公开了通过改变TiCl4对NH3的流量比来形成TiN膜的方法。但是，在该成膜方法中，因为没有适当地设定TiCl4对NH3的流量比，所以存在底膜被成膜中生成的TiClx(x＝1～4)的Cl和HCl刻蚀的问题。由于底膜被刻蚀，例如，在底膜为导电层的情况下，会产生在与导电层之间发生膜剥落、从而接触电阻增加的问题，另外，在底膜为电介质膜的情况下，会产生该电介质膜的静电容量降低、进而元件的器件特性降低的问题。
发明内容
本发明的目的是提供一种能解决上述问题的成膜技术。
该目的通过权利要求书的独立权利要求中记载的发明而达到。另外，从属权利要求规定了本发明的更有利的具体例子。
为了解决上述课题，根据本发明的第一方面，提供一种成膜方法，通过使四氯化钛与氨反应，在被处理基板上形成氮化钛膜，其特征在于，具有：通过使上述四氯化钛与上述氨在由供给决定速率的区域中反应，在上述被处理基板上形成第一氮化钛层的第一步骤；和通过使上述四氯化钛与上述氨在由反应决定速率的区域中反应，在上述第一氮化钛层上形成第二氮化钛层的第二步骤。
因为在第一步骤中在四氯化钛的由供给决定速率的区域中形成第一氮化钛膜，所以成膜的第一氮化钛层中的四氯化钛的浓度和由反应生成的氯气和氯化氢等腐蚀性气体的浓度非常低。所以，即使在底层由容易被腐蚀性气体刻蚀的材料构成时，也能够抑制在第一步骤中对底层的刻蚀。另外，因为在第二步骤中在由反应决定速率的区域中形成第二氮化钛膜，所以能够得到良好的阶梯覆盖(step coverage)。另外，在形成第二氮化钛膜的第二步骤中，底层被第一氮化钛膜覆盖。即使在第二步骤中在由反应决定速率的区域中形成第二氮化钛膜时，也能够抑制对底层的刻蚀。即，根据本发明，能够一边抑制对底层的刻蚀，一边形成阶梯覆盖良好的氮化钛膜。
优选上述第一步骤中的上述四氯化钛相对于上述氨的分压比高于上述第二步骤中的上述分压比。例如，上述第一步骤中的上述分压比为大于等于0.13小于0.2，上述第二步骤中的上述分压比为大于等于0.2小于1.5。
另外，优选上述第一步骤中的上述被处理基板的温度低于上述第二步骤中的上述被处理基板的温度。此时，优选：上述第一步骤中的上述被处理基板的温度低于400℃、上述第二步骤中的上述被处理基板的温度为400℃以上。由此，能够一边抑制对底层的刻蚀，一边形成氯浓度更低、低电阻的氮化钛膜。进而，能够形成器件特性良好的元件。
另外，本发明提供一种成膜方法，该成膜方法通过使四氯化钛与氨反应，在腔室内、在被处理基板上形成氮化钛膜，其特征在于，具有：在上述腔室内的压力为3.94×10-4气压以上1.32×10-2气压以下的范围内，使上述氨的流量相对于上述四氯化钛的流量成为第一流量比，将上述四氯化钛和上述氨供给上述腔室，由此在上述被处理基板上形成第一氮化钛层的第一步骤；和在上述腔室内的压力为3.94×10-4气压以上1.32×10-2气压以下的范围内，使上述氨的流量相对于上述四氯化钛的流量成为比第一流量比小的第二流量比，将上述四氯化钛和上述氨供给上述腔室，由此在上述第一氮化钛层上形成第二氮化钛层的第二步骤。
根据本发明的第二方面，提供一种半导体装置，其特征在于：具有利用上述的成膜方法进行成膜的氮化钛膜。
根据本发明的第三方面，提供一种记录介质，该记录介质记录有能够由成膜装置的控制计算机运行的软件，通过运行该软件，上述控制计算机控制上述成膜装置，使其运行通过使四氯化钛与氨反应从而在基板上形成氮化钛膜的上述成膜方法。
根据本发明的第四方面，提供一种成膜系统，该成膜系统通过使四氯化钛与氨反应，在基板上形成氮化钛膜，其特征在于，具有：作为至少一个成膜装置，附设有成膜腔室、在上述成膜腔室内支撑基板的基板支撑体、在上述成膜腔室内支撑基板的基板支撑体、设置有第一气体流量调节器的将四氯化钛供给上述成膜腔室内的第一供给通路、设置有第二气体流量调节器的将氨供给上述成膜腔室内的第二供给通路、和对上述成膜腔室内的气氛进行排气的排气装置的至少一个成膜腔室；和控制上述至少一个成膜装置，使其运行通过使上述四氯化钛与上述氨在由供给决定速率的区域中反应、在上述被处理基板上形成第一氮化钛层的第一步骤、和通过使上述四氯化钛与上述氨在由反应决定速率的区域中反应、在上述第一氮化钛层上形成第二氮化钛层的第二步骤的控制部。
附图说明
图1是表示搭载有实施本实施方式的成膜方法的Ti成膜装置和TiN成膜装置的多腔室型的成膜系统100的概略结构图。
图2是表示TiN成膜装置3的截面图。
图3是表示晶片升降机构的其它例子的图。
图4是表示TiN膜的成膜方法的第一实施方式的流程图。
图5是表示TiN膜的生长速度相对于TiCl4分压的图。
图6是表示第一TiN膜和第二TiN膜的成膜条件的一个例子的图。
图7是表示TiN膜的成膜方法的第二实施方式的流程图。
图8是表示具有利用本实施方式的成膜方法形成的第一TiN膜24和第二TiN膜25的半导体装置的一部分的截面图。
具体实施方式
下面，一边参照附图，一边通过发明的实施方式来说明本发明。图1是表示搭载有实施本实施方式的成膜方法的Ti成膜装置和TiN成膜装置的多腔室型的成膜系统100的概略结构图。成膜系统100具有利用等离子体CVD形成Ti膜的2个Ti成膜装置1和2、以及利用热CVD形成TiN膜的2个TiN成膜装置3和4等合计4个成膜装置，这些成膜装置1、2、3和4在平面视图中分别与形成为六角形的晶片搬送室5的4边对应地设置。此外，在本例中，成膜系统100具有Ti成膜装置1和2以及TiN成膜装置3和4而构成，但是在其它例子中，也可以由电介质成膜装置代替Ti成膜装置1而构成。另外，成膜系统100也可以进一步具有电介质成膜装置而构成。
在晶片搬送室5的其它2边上，分别设有负载锁定室6和7。在这些负载锁定室6和7的与晶片搬送室5相反一侧，设有晶片搬入搬出室8，在晶片搬入搬出室8的与负载锁定室6和7相反一侧，安装有作为收容作为被处理基板的一个例子的晶片W的晶片收容器的3个前开式晶片盒(front-opening unified pods)(FOUP)F，设置有相对于成膜系统100搬入搬出晶片W的端口9、10和11。
Ti成膜装置1和2分别具有Ti成膜腔室51，TiN成膜装置3和4分别具有TiN成膜腔室151，这些Ti成膜腔室51、TiN成膜腔室151以及负载锁定室6和7，如同图所示，通过闸阀G与晶片搬送室5的各边连接，通过打开各闸阀G使它们与晶片搬送室5连通，通过关闭各闸阀G使它们与晶片搬送室5隔断。另外，在负载锁定室6和7的与晶片搬入搬出室8连接的部分也设有闸阀G，通过打开闸阀G使负载锁定室6和7与晶片搬入搬出室8连通，通过关闭闸阀G使它们与晶片搬入搬出室8隔断。
在晶片搬送室5内，设有相对于Ti成膜装置1和2、TiN成膜装置3和4、以及负载锁定室6和7进行晶片W的搬入搬出的晶片搬送装置12。该晶片搬送装置12被配置在晶片搬送室5的大致中央，具有将晶片W保持在可以旋转和伸缩的旋转·伸缩部13的前端的2个托板(blade)14a和14b，这2个托板14a和14b以朝向相互相反的方向的方式安装在旋转·伸缩部13上。另外，2个托板14a和14b可以分别或同时进行伸缩。此外，使该晶片搬送室5内保持在规定的真空度。
在晶片搬入搬出室8的顶部设置有HEPA过滤器(未图示)，将通过该HEPA过滤器的清洁空气在向下流动(downflow)的状态下供给晶片搬入搬出室8内，在大气压的清洁空气气氛中进行晶片W的搬入搬出。在晶片搬入搬出室8的前开式晶片盒F安装用的3个端口9、10和11中分别设置有闸门(未图示)，将收容有晶片W的或者空的前开式晶片盒直接安装在这些端口9、10和11上，安装时闸门落下防止外部空气的侵入、同时与晶片搬入搬出室8连通。另外，在晶片搬入搬出室8的侧面设置有调整腔室(alignment chamber)15，在那里进行晶片W的调整。
在晶片搬入搬出室8内，设置有相对于前开式晶片盒F进行晶片W的搬入搬出和相对于负载锁定室6和7进行晶片W的搬入搬出的晶片搬送装置16。该晶片搬送装置16具有多关节臂结构，可以沿着前开式晶片盒F的排列方向在轨道18上行走，将晶片W载置在其前端的手17中进行搬送。
晶片搬送装置12和16的动作等、成膜系统100整体的控制，由控制部19进行。
在这种成膜系统100中，首先，利用被保持在大气压的清洁空气气氛中的晶片搬入搬出室8内的晶片搬送装置16，从任一个前开式晶片盒F中取出一块晶片W并搬入到调整腔室15中，进行晶片W的位置对准。接着，将晶片W搬入到负载锁定室6和7的任一个中，在对该负载锁定室内抽真空后，利用晶片搬送室5内的晶片搬送装置12取出该负载锁定室内的晶片，将晶片W装入到Ti成膜装置1或2的Ti成膜腔室51内进行Ti膜的成膜，在形成Ti膜后，利用晶片搬送装置12将晶片W从Ti成膜腔室51中取出，接着装入到TiN成膜装置3或4的TiN成膜腔室151中进行TiN膜的成膜。即，在原位置(in-situ)连续地实施Ti成膜和TiN成膜。然后，利用晶片搬送装置12将成膜后的晶片W搬入到负载锁定室6和7的任一个中，使其内返回到大气压后，利用晶片搬入搬出室8内的晶片搬送装置16取出负载锁定室内的晶片W，并将其收容在前开式晶片盒F的任一个中。对1批晶片W进行这种动作后，1组处理结束。
图2是表示TiN成膜装置3的截面图。因为TiN成膜装置3和4具有相同结构，所以下面就TiN成膜装置3说明其结构。TiN成膜装置3如上所述具有TiN成膜腔室151。该TiN成膜腔室151是密封地构成的大致圆筒状的腔室，用于水平地支撑晶片W的基座52在由设置在其中央下部的圆筒状的支撑部件53支撑的状态下被配置在该腔室中。
该基座52由AlN等陶瓷构成，在其外边缘部设置有用于引导晶片W的引导环(guide ring)54。另外，在基座52中埋入有加热器55，通过由加热器电源56供电，加热器55将晶片W加热到规定的温度。在基座52中，将作为下部电极起作用的电极58埋设在加热器55的上面。
在腔室151的顶壁151a中，隔着绝缘部件59设置有喷头60。该喷头60由上段块体60a、中段块体60b、和下段块体60c构成。在下段块体60c的外周附近，埋设有形成为环状的加热器96，通过由加热器电源97供电，该加热器96可以将喷头60加热到规定温度。
在下段块体60c中交替地形成有喷出气体的喷出孔67和68。在上段块体60a的上面，形成有第一气体导入口61和第二气体导入口62。在上段块体60a中，从第一气体导入口61分出多个气体通路63。在中段块体60b中形成有气体通路65，上述气体通路63通过水平延伸的连通路63a与这些气体通路65连通。另外，在上段块体60a中，从第二气体导入口62分出多个气体通路64。在中段块体60b中形成有气体通路66，上述气体通路64与这些气体通路66连通。进一步，该气体通路66与在中段块体60b内水平延伸的连通路66a连接，该连通路66a与下段块体60c的多个喷出孔68连通。
气体供给机构110具有供给作为清洗气体的ClF3气体的ClF3气体供给源111、供给作为含Ti气体的TiCl4气体的TiCl4气体供给源112、供给N2气体的第一N2气体供给源113、供给作为氮化气体的NH3气体的NH3气体供给源114、和供给N2气体的第二N2气体供给源115。而且，分别地，ClF3气体供给管线116与ClF3气体供给源111连接，TiCl4气体供给管线117与TiCl4气体供给源112连接，第一N2气体供给管线118与第一N2气体供给源113连接，NH3气体供给管线119与NH3气体供给源114连接，第二N2气体供给管线120与第二N2气体供给源115连接。另外，虽然没有图示，但是气体供给机构110也具有Ar气体供给源。而且，在各气体供给线中设置有质量流量控制器122和夹住该质量流量控制器122的2个阀门121。另外，与排气管87连接的提前送气管线(preflow line)124与TiCl4气体供给管线117连接。
从TiCl4气体供给源112延伸的TiCl4气体供给管线117与喷头60的第一气体导入口61连接，从ClF3气体供给源111延伸的ClF3气体供给管线116和从第一N2气体供给源113延伸的第一N2气体供给管线118与该TiCl4气体供给管线117连接。另外，从NH3气体供给源114延伸的NH3气体供给管线119与第二气体导入口62连接，从第二N2气体供给源115延伸的第二N2气体供给管线120与该NH3气体供给管线119连接。因此，当进行处理时，来自TiCl4气体供给源112的TiCl4气体与来自第一N2气体供给源113的N2气体一起，经由TiCl4气体供给管线117从喷头60的第一气体导入口61到达喷头60内，经过气体通路63、65从喷出孔67喷出到TiN成膜腔室151内，另一方面，来自NH3气体供给源114的作为氮化气体的NH3气体与来自第二N2气体供给源115的N2气体一起，经由NH3气体供给管线119从喷头60的第二气体导入口62到达喷头60内，经过气体通路64、66从喷出孔68喷出到TiN成膜腔室151内。即，喷头60是将TiCl4气体和NH3气体独立地供给TiN成膜腔室151内的后混合型(post-mixtype)，它们在喷出后混合并发生反应。此外，阀门121和质量流量控制器122由控制器123控制。
在TiN成膜腔室151的底壁151b的中央部形成有圆形的孔85，在底壁151b中设置有以覆盖该孔85的方式向下方突出的排气室86。在排气室86的侧面连接有排气管87，排气装置88与该排气管87连接。于是，通过使该排气装置88动作，可以通过排气室86使TiN成膜腔室151内均匀地减压到规定的真空度。
在基座52中，相对于基座52的表面能够突出和没入地设置有用于支撑并升降晶片W的3根(仅图示2根)晶片支撑销89，这些晶片支撑销89支撑在支撑部90上。于是，由电动机等驱动机构91通过支撑部90和支撑支撑部90的支撑棒93使晶片支撑销89升降。例如，支撑销89、支撑部90和/或支撑棒93由氧化铝(Al2O3)等陶瓷或石英材料构成。
另外，例如，在成膜中使用等离子体的情况和使用氯系气体等容易带电的反应气体的情况等在基座52上形成的膜表面容易带电的情况下，晶片支撑销89优选至少其表面由导电性材料构成。另外，优选该导电性材料是例如镍(Ni)、哈斯特洛伊耐蚀镍基合金(hastelloy)(商标)等对清洗气体的耐腐蚀性高的材料。另外，该导电性材料也可以是例如含碳等的材料的具有导电性的陶瓷材料。在晶片支撑销89的至少表面由导电性材料构成的情况下，晶片支撑销89优选构成为：至少在晶片支撑销89与晶片W接触时被接地。
在Ti成膜腔室51的侧壁上，设置有用于在与晶片搬送室5之间进行晶片W的搬入搬出的搬入搬出口92、和开闭该搬入搬出口92的闸阀G。此外，在本实施方式中，Ti成膜腔室51是高频电源与Ti成膜腔室51的上部连接的等离子体CVD装置，对于其它方面，具有与TiN成膜腔室151同样的结构。
图3是表示晶片升降机构的其它例子的图。在本例中，晶片升降机构具有晶片支撑销89、支撑部90、支撑棒93和除电销94而构成。晶片支撑销89和支撑部90由例如Al2O3、氮化铝(AlN)等陶瓷材料、或石英材料构成。另外，支撑棒93和除电销94，至少表面由例如Ni、哈斯特洛伊耐蚀镍基合金等Ni合金的导电性材料构成。另外，除电销94被构成为：一部分能够与基座52接触地设置，至少在除电销94与基座52接触时被接地。这种情况下，除电销94优选构成为：能够接触与基座52的载置晶片W的面相反的面。另外，优选晶片支撑销89和支撑部90至少表面由导电性材料构成、并与除电销94电连接。
在图3(a)至(c)所示的例子中，除电销94被构成为：其一部分可以收纳在支撑棒93的内部。另外，除电销94被构成为：在晶片支撑销89升降的方向上，一部分从支撑部90突出。除电销94优选被构成为：除电销94不与基座53接触时的除电销94和基座52的间隔比此时的晶片支撑销89和晶片W的间隔窄。即，优选构成为：在使晶片支撑销89沿着接近晶片W的方向移动的动作中，晶片支撑销与晶片W接触前，除电销94先与基座52接触。
另外，除电销94被构成为：当除电销94在被收纳在支撑棒93内部的方向上受到力时，收纳在该内部中，当不受到该力时，再次从该内部突出。例如，除电销94在支撑棒93内部由弹性体支撑。
接着，说明晶片升降机构的动作。当在晶片W上形成TiN膜的成膜结束时，晶片支撑销89和除电销94分别位于距离晶片W和基座52规定的距离间隔的位置(图3(a))。即，晶片支撑销89和除电销94分别不与晶片W和基座52接触。
当驱动机构91使晶片支撑销89沿着接近晶片W的方向移动时，首先，除电销94与基座52接触(图3(b))。因为在晶片W上形成TiN膜的工序中，在基座52的表面上形成有TiN膜，所以通过被接地的除电销94将基座52和晶片W上蓄积的电荷除去。于是，当驱动机构91使晶片支撑销89进一步沿该方向移动时，晶片支撑销89与晶片W接触，然后将晶片W从基座52上升起并保持住(图3(c))。
在图3(d)所示的例子中，除电销94由弹性体构成。除电销94也可以由具有弹性的导电性材料构成，而且，如同图所示，可以由导电性材料构成为例如弹簧形状等具有弹性的形状。以在晶片支撑销89的升降方向上具有弹性的方式，将本例的除电销94设置在支撑部90上。
在图3(d)所示的例子中，除电销94也优选设置成：除电销94不与基座52接触时的除电销94和基座52的间隔比此时的晶片支撑销89和晶片W的间隔窄。本例的晶片升降机构与在图3(a)至(c)中说明的例子同样地动作。
根据图3所示的例子，因为使被接地的除电销94与基座52接触，所以能够将基座52中蓄积的电荷放电。因此，能够使晶片W与基座52之间、或者晶片W与基座52的表面的TiN膜之间的电位差非常低，所以能够抑制在晶片W上形成的元件的静电破坏。
再次参照图2，对成膜系统100整体的动作进行自动控制的控制部19，以具有中央运算装置(CPU)19a、支撑CPU的电路19b、和存储控制软件的记录介质19c的控制计算机来实现。控制部19通过信号线19d(仅图示了一部分)，控制TiN成膜装置3的全部功能要素(加热器电源56、排气装置88、驱动机构91、加热器电源97、控制阀门121和质量流量控制器122的控制器123等)，使得实现由规定的处理方案定义的各种处理条件(处理气体流量、处理压力、处理温度等)。
记录介质19c可以固定地设置在控制计算机即控制部19中，或者可以自由装卸地安装在控制计算机中设置的读取装置中并能够由该读取装置读取。在最典型的实施方式中，记录介质19c是由成膜系统100的制造者的技术服务人员安装了包含处理方案的控制软件的硬盘驱动器。在其它的实施方式中，记录介质19c是写入了控制软件的CD-ROM或DVD-ROM那样的可换磁盘(removable disk)，这种可换磁盘由设置在控制计算机中的光学读取装置进行读取。记录介质19c可以是RAM或ROM的任一种形式，另外，记录介质19c也可以是盒式的ROM那样的记录介质。总而言之，可以使用计算机技术领域中已知的任意的记录介质作为记录介质19c。此外，在配置多个成膜系统100的工厂中，也可以将控制软件存储在统括地控制各成膜系统100的控制计算机(控制部19)的管理计算机中。这种情况下，各成膜系统100由管理计算机经过通信线路来操作，运行规定的处理。
接着，说明本实施方式的TiN膜的成膜方法。以下，以在Ti成膜装置1或2中在晶片W上形成Ti膜后、在TiN成膜装置3中形成TiN膜的情况为例进行说明。以下说明的方法，优选根据控制计算机(控制部19)的记录介质19c中记录的处理时间表和处理方案自动地运行。
图4是表示TiN膜的成膜方法的第一实施方式的流程图。在Ti成膜装置1或2中在晶片W上形成Ti膜后，晶片搬送装置12将晶片W从Ti成膜装置1或2内取出到晶片搬送室5中。另外，通过排气装置88对TiN成膜腔室151内进行真空排气，使TiN成膜腔室151内达到规定的压力。接着，打开闸阀G，晶片搬送装置12经过搬入搬出口92将晶片W从晶片搬送室5搬入到TiN成膜腔室151内(步骤500)。
接着，向TiN成膜腔室151内供给N2气体和NH3气体，并且将加热器55加热，由此对晶片W进行预加热。被加热的晶片W大致稳定在规定的温度，经过提前送气管线124进行TiCl4气体的提前送气后，经过TiCl4供给管线177将TiCl4气体供给TiN成膜腔室151、经过阀门121将NH3气体供给TiN成膜腔室151、经过N2气体供给管线118和120将N2气体供给TiN成膜腔室151。此时，供给TiN成膜腔室151的TiCl4和NH3的流量被设定成，使得在晶片W上的TiCl4和NH3的反应成为由供给决定速率。即，TiCl4相对于NH3的分压比被设定成，使得在晶片W上TiCl4和NH3在由供给决定速率的区域中进行反应。于是，在被加热到规定温度的晶片W上TiCl4气体和NH3气体发生反应，由此在晶片W的Ti膜上形成第一TiN膜(步骤510)。
在本实施方式中，将NH3和TiCl4的流量比NH3/TiCl4设定为60以下，使得在晶片W上的TiCl4和NH3的反应成为由供给决定速率。优选将NH3和TiCl4的流量比NH3/TiCl4设定为2.5～15的范围，更优选设定为5～7.5的范围。另外，在这种情况下，优选：将TiCl4的流量设定为6～18sccm的范围、并将NH3的流量设定为45～90sccm的范围。将TiN成膜腔室151的内部压力设定为0.3～10Torr(3.94×10-4～1.32×10-2气压)、优选1～8Torr(1.32×10-3～1.06×10-2气压)的范围。另外，将晶片W的温度设定为350～700℃的范围。
形成第一TiN膜后，可以通过向TiN成膜腔室151供给作为含有氮原子的气体的一个例子的NH3，对第一TiN膜进行退火。例如，将供给TiN成膜腔室151的NH3气体的流量设定为45～90sccm的范围，将TiN成膜腔室151的内部压力设定为0.3～10Torr(3.94×10-4～1.32×10-2气压)、优选1～8Torr(1.32×10-3～1.06×10-2气压)的范围。另外，将晶片W的温度设定为350～700℃、优选将晶片W加热到500～600℃左右的温度。由此，能够使第一TiN膜中含有的氯浓度进一步减少，所以能够得到电阻率低、阻挡性(barrier property)良好的TiN膜。
在本实施方式中，利用NH3气体作为含有氮原子的气体对第一TiN膜进行退火，但是作为其它的实施方式，也可以使用氮气和甲基肼气体作为含有氮原子的气体，另外，也可以使用例如氢气等含有氢原子的气体对第一TiN膜进行退火。另外，在本实施方式中，在TiN成膜腔室151、即相同的腔室中进行第一TiN膜的成膜和退火，但是作为其它的实施方式，也可以在形成第一TiN膜后，将晶片W搬入到其它腔室中，在那里进行该退火。
接着，改变供给TiN成膜腔室151的TiCl4和NH3的流量，使得在晶片W上的TiCl4和NH3的反应成为由反应决定速率。即，改变TiCl4相对于NH3的分压比，使得在晶片W上TiCl4和NH3在由反应决定速率的区域中反应。具体地说，设定TiCl4和NH3的流量，使得该分压比高于形成第一TiN膜的步骤(步骤500)中的分压比。于是，在被加热到规定温度的晶片W上，TiCl4气体和NH3气体发生反应，由此在晶片W的第一TiN膜上形成第二TiN膜(步骤520)。第二TiN膜优选形成得比第一TiN膜厚。
在本实施方式中，将NH3和TiCl4的流量比NH3/TiCl4设定为16以下，使得在晶片W上的TiCl4和NH3的反应成为由反应决定速率。优选将NH3和TiCl4的流量比NH3/TiCl4设定为0.3～10的范围，更优选设定为0.7～5的范围。另外，在这种情况下，优选：将TiCl4的流量设定为9～130sccm的范围、并将NH3的流量设定为45～90sccm的范围。将TiN成膜腔室151的内部压力设定为0.3～10Torr(3.94×10-4～1.32×10-2气压)的范围，优选设定为1～8Torr(1.32×1-3～1.06×10-2气压)的范围，更优选设定为1～5Torr(1.32×10-3～6.6×10-3气压)的范围。另外，将晶片W的温度设定为350～700℃的范围。
在形成第二TiN膜后，停止TiCl4和NH3的供给，以来自未图示的吹扫管线的N2气体作为吹扫气体、以规定的流量供给到TiN成膜腔室151中，由此对TiN成膜腔室151内进行吹扫，除去TiN成膜腔室151内的残留气体。在对TiN成膜腔室151内进行吹扫后，可以通过向TiN成膜腔室151内供给N2气体和NH3气体，对第二TiN膜进行退火。此时，优选在与对第一TiN膜进行退火的步骤同样的条件下对第二TiN膜进行退火。由此，能够使第一TiN膜中含有的氯浓度进一步减少，所以能够得到电阻率低、阻挡性良好的TiN膜。
图5是表示TiN膜的生长速度相对于TiCl4分压的图。如图5所示，在使供给TiN成膜腔室151的NH3的流量一定的状态下，使TiCl4相对于NH3的分压增加时，TiN膜的生长速度在TiCl4分压较低的范围中以大致一定的比例增加(图5的范围I)。即，TiN膜的生长速度在范围I中与TiCl4的分压大致成比例地增加。在本实施方式中，通过以TiCl4相对于NH3的分压进入范围I那样的流量将TiCl4和NH3供给TiN成膜腔室151，形成第一TiN膜。
另外，使TiCl4的分压从范围I增加时，TiN膜的生长速度与TiCl4的分压大致成比例地减少。使TiCl4的分压进一步增加时，TiN膜的生长速度与TiCl4的分压无关地成为大致一定(同图的范围II)。在本实施方式中，通过以TiCl4相对于NH3的分压进入范围II那样的流量将TiCl4和NH3供给TiN成膜腔室151，形成第二TiN膜。
图6是表示第一TiN膜和第二TiN膜的优选的成膜条件的一个例子的图。图6(a)是表示第一TiN膜的成膜条件的图，图6(b)是表示第二TiN膜的成膜条件的图。
如图6(a)所示，优选：在TiCl4相对于NH3的分压为0.13～0.20左右的范围内，将TiCl4和NH3供给TiN成膜腔室151，由此形成第一TiN膜。此时，优选控制部190将TiN成膜腔室151的总压力控制在5Torr(6.58×10-3atm)左右。
另外，如图6(b)所示，优选：在TiCl4相对于NH3的分压比为0.20～1.50左右的范围内，将TiCl4和NH3供给TiN成膜腔室151，由此形成第二TiN膜。此时，也优选控制部190将TiN成膜腔室151的总压力控制在5Torr左右。
图7是表示TiN膜的成膜方法的第二实施方式的流程图。在本实施方式的成膜方法中，形成第一TiN膜时的晶片W的温度低于形成第二TiN膜时的晶片W的温度。另外，在本实施方式的成膜方法中，在规定的TiN成膜装置(腔室)中形成第一TiN膜后，在其它的TiN成膜装置中形成第二TiN膜。以下，参照流程图说明本实施方式的TiN膜的成膜方法。
首先，晶片搬送装置12将晶片W从晶片搬送室5经过搬入搬出口92搬入到TiN成膜装置3内的TiN成膜腔室151中(步骤500)。接着，向TiN成膜腔室151内供给N2气体和NH3气体，并且将加热器55加热，由此对晶片W进行预加热(步骤502)。优选将晶片W加热到200℃～400℃的范围，更优选将其加热到300℃～400℃的范围。在被加热的晶片W的温度大致稳定后，与第一实施方式同样，TiCl4和NH3的反应在由供给决定速率的区域中，在晶片W上形成第一TiN膜(步骤510)。
在晶片W上形成第一TiN膜后，晶片搬送装置12将晶片W从TiN成膜装置3中取出，并搬入到TiN成膜装置4内的TiN成膜腔室151中(步骤512)。接着，向TiN成膜腔室151内供给N2气体和NH3气体，并且将加热器55加热，由此对晶片W进行预加热(步骤502)。将晶片W加热到比形成第一TiN膜时的晶片W的温度、即晶片W在TiN成膜装置3内被加热达到的温度高的温度。优选将晶片W加热到400℃～700℃的范围，更优选将其加热到450℃～650℃的范围。在被加热的晶片W的温度大致稳定后，与第一实施方式同样，TiCl4和NH3的反应在由反应决定速率的区域中，在晶片W上形成第二TiN膜(步骤520)。
在本实施方式中，分别在不同的TiN成膜装置中形成第一TiN膜和第二TiN膜，但是在其它例子中，也可以通过在同一TiN成膜装置中改变晶片W的加热温度，形成第一TiN膜和第二TiN膜。这种情况下，优选晶片W(或基座52)通过升温和/或降温高速的灯加热来加热。
在以上的例子中，在形成第一TiN膜的步骤和形成第二TiN膜的步骤中，通过控制TiCl4和NH3的流量，分别在由供给决定速率的区域和由反应决定速率的区域中形成TiN膜，但是在其它例子中，也可以通过控制腔室内的压力和晶片W的温度等其它处理参数，在由供给决定速率的区域和由反应决定速率的区域中形成TiN膜。
图8是表示具有利用本实施方式的成膜方法形成的第一TiN膜24和第二TiN膜25的半导体装置的一部分的截面图。
图8(a)是表示具有接触孔22的半导体装置的一部分的截面图。本例的半导体装置具有底层20、层间绝缘膜21、接触孔22、Ti膜23、第一TiN膜24、第二TiN膜25而构成。以达到底层20的方式在层间绝缘膜21中形成接触孔22。作为与底层20的接触层，在接触孔22的内壁和层间绝缘膜21上形成有Ti膜23；作为阻挡层(barrier layer)，利用本实施方式的成膜方法在Ti膜23上形成有第一TiN膜24和第二TiN膜25。通过在第二TiN膜25上形成Al或W等金属膜，形成构成半导体装置的配线层并且埋入接触孔22。底层20例如是金属层、多晶Si等半导体层、硅化钴(cobalt silicide)(CoSi)和硅化镍(nickelsilicide)(NiSi)等硅化物层。
图8(b)是表示具有场效应晶体管的半导体装置的一部分的截面图。本例的半导体装置具有底层20、栅极电介质膜26、第一TiN膜24和第二TiN膜25而构成。底层20是形成源极和漏极以及沟道的半导体层，在该沟道上形成有栅极电介质膜26，利用本实施方式的成膜方法在栅极电介质膜26上形成有第一TiN膜24和第二TiN膜25作为栅极电极。优选栅极电介质膜26是由例如氧化铪(HfO2)等高电介质材料构成的膜。
图8(c)是表示具有电容器的半导体装置的一部分的截面图。本例的半导体装置具有层间绝缘膜21、构成电容器的下部电极27、电容器电介质膜28、第一TiN膜24和第二TiN膜25而构成。例如，由多晶Si等的导电体在层间绝缘膜21上形成下部电极27。在下部电极27的表面和层间绝缘膜26上形成有电容器电介质膜28，利用本实施方式的成膜方法在电介质膜26上形成第一TiN膜24和第二TiN膜25作为上部电极。
通过上述发明的实施方式说明的实施例和应用例，可以根据用途适当地组合、或者加以变更或改良，本发明不限定于上述实施方式的记载。根据权利要求书的记载可知，这种组合、或者加以变更或改良的方式也能包含在本发明的技术范围内。

Claims (4)

1.一种成膜方法，通过使四氯化钛与氨反应，在被处理基板上形成氮化钛膜，其特征在于，具有：
通过使所述四氯化钛与所述氨在由供给决定速率的区域中反应，在所述被处理基板上形成第一氮化钛层的第一步骤；
通过使所述四氯化钛与所述氨在由反应决定速率的区域中反应，在所述第一氮化钛层上形成第二氮化钛层的第二步骤；和
在所述第一步骤和所述第二步骤中的至少一方之后，用含有氮原子或氢原子的气体对所述第一氮化钛层和所述第二氮化钛层中的至少一方进行退火的步骤，
所述第一步骤和所述第二步骤中的所述被处理基板的温度为350～700℃，所述第一步骤和所述第二步骤的压力为3.94×10-4气压以上1.32×10-2气压以下，
所述第一步骤中的所述四氯化钛相对于所述氨的分压比为大于等于0.13小于0.2，所述第二步骤中的所述四氯化钛相对于所述氨的分压比为大于等于0.2小于1.5。
2.一种成膜方法，通过使四氯化钛与氨反应，在被处理基板上形成氮化钛膜，其特征在于，具有：
通过使所述四氯化钛与所述氨在由供给决定速率的区域中反应，在所述被处理基板上形成第一氮化钛层的第一步骤；
通过使所述四氯化钛与所述氨在由反应决定速率的区域中反应，在所述第一氮化钛层上形成第二氮化钛层的第二步骤；和
在所述第一步骤和所述第二步骤中的至少一方之后，用含有氮原子或氢原子的气体对所述第一氮化钛层和所述第二氮化钛层中的至少一方进行退火的步骤，
所述第一步骤和所述第二步骤中的所述被处理基板的温度为350～700℃，所述第一步骤和所述第二步骤的压力为3.94×10-4气压以上1.32×10-2气压以下，
作为所述第一步骤中的所述氨的流量相对于所述四氯化钛的流量之比的第一流量比为2.5以上15以下，
作为所述第二步骤中的所述氨的流量相对于所述四氯化钛的流量之比的第二流量比为0.3以上10以下。
3.一种半导体装置，其特征在于：
具有利用权利要求1所述的成膜方法进行成膜的氮化钛膜。
4.一种半导体装置，其特征在于：
具有利用权利要求2所述的成膜方法进行成膜的氮化钛膜。
CN2004800389828A 2003-12-26 2004-12-27 氮化钛膜的成膜 Expired - Fee Related CN1898410B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003434860A JP4545433B2 (ja) 2003-12-26 2003-12-26 成膜方法
JP434860/2003 2003-12-26
PCT/JP2004/019572 WO2005064041A1 (ja) 2003-12-26 2004-12-27 窒化チタン膜の成膜

Publications (2)

Publication Number Publication Date
CN1898410A CN1898410A (zh) 2007-01-17
CN1898410B true CN1898410B (zh) 2010-09-29

Family

ID=34736576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800389828A Expired - Fee Related CN1898410B (zh) 2003-12-26 2004-12-27 氮化钛膜的成膜

Country Status (6)

Country Link
US (1) US20080057344A1 (zh)
EP (1) EP1715079A4 (zh)
JP (1) JP4545433B2 (zh)
KR (1) KR100885834B1 (zh)
CN (1) CN1898410B (zh)
WO (1) WO2005064041A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060128127A1 (en) * 2004-12-13 2006-06-15 Jung-Hun Seo Method of depositing a metal compound layer and apparatus for depositing a metal compound layer
US20060234502A1 (en) * 2005-04-13 2006-10-19 Vishwanath Bhat Method of forming titanium nitride layers
WO2007105432A1 (ja) * 2006-02-24 2007-09-20 Tokyo Electron Limited Ｔｉ系膜の成膜方法および記憶媒体
JP5476269B2 (ja) * 2010-09-29 2014-04-23 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20130138232A (ko) * 2010-10-07 2013-12-18 마크 더블유. 다셀 실리콘 생산에 적합한, 기계적으로 유동화되는 반응기 시스템들 및 방법들
JP5617708B2 (ja) * 2011-03-16 2014-11-05 東京エレクトロン株式会社 蓋体開閉装置
US8927059B2 (en) * 2011-11-08 2015-01-06 Applied Materials, Inc. Deposition of metal films using alane-based precursors
CN102766845B (zh) * 2012-07-09 2015-02-25 珠海承鸥卫浴用品有限公司 一种金属表面pvd装饰性镀膜方法
WO2014056031A1 (en) * 2012-10-12 2014-04-17 Callidus Process Solutions Pty Ltd Method of producing a hard facing material
FR2997420B1 (fr) * 2012-10-26 2017-02-24 Commissariat Energie Atomique Procede de croissance d'au moins un nanofil a partir d'une couche d'un metal de transition nitrure obtenue en deux etapes
FR2997557B1 (fr) 2012-10-26 2016-01-01 Commissariat Energie Atomique Dispositif electronique a nanofil(s) muni d'une couche tampon en metal de transition, procede de croissance d'au moins un nanofil, et procede de fabrication d'un dispositif
CN103165439A (zh) * 2013-03-15 2013-06-19 上海华力微电子有限公司 接触孔中的阻隔层及其制造方法
CN109755244B (zh) * 2017-11-06 2021-03-23 联华电子股份有限公司 一种制作动态随机存储器的埋入式字符线的方法
CN109132995A (zh) * 2018-08-20 2019-01-04 上海华虹宏力半导体制造有限公司 应用于MEMS器件的TiN薄膜刻蚀方法
KR102563925B1 (ko) * 2018-08-31 2023-08-04 삼성전자 주식회사 반도체 제조 장치
JP2021022597A (ja) * 2019-07-24 2021-02-18 東京エレクトロン株式会社 キャパシタ形成システム及びキャパシタ形成方法
CN112779516B (zh) * 2020-12-22 2024-03-08 苏州恒之清生物科技有限公司 具有硬质涂层保护的晶硅微针及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895267A (en) * 1997-07-09 1999-04-20 Lsi Logic Corporation Method to obtain a low resistivity and conformity chemical vapor deposition titanium film
CN1325496A (zh) * 1998-11-02 2001-12-05 南壁技术股份有限公司 用于阳光控制的双氮化钛薄层

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420072A (en) * 1994-02-04 1995-05-30 Motorola, Inc. Method for forming a conductive interconnect in an integrated circuit
JPH088212A (ja) * 1994-06-22 1996-01-12 Sony Corp プラズマｃｖｄ方法
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride
JP2956693B1 (ja) * 1998-05-27 1999-10-04 日本電気株式会社 金属窒化膜形成方法
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
KR100347400B1 (ko) * 1998-11-27 2002-08-03 닛뽕덴끼 가부시끼가이샤 반도체 장치의 제조 방법
US6548402B2 (en) * 1999-06-11 2003-04-15 Applied Materials, Inc. Method of depositing a thick titanium nitride film
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
JP2002217133A (ja) * 2000-12-25 2002-08-02 Applied Materials Inc バリアメタル膜の形成方法
JP4178776B2 (ja) * 2001-09-03 2008-11-12 東京エレクトロン株式会社 成膜方法
KR100439028B1 (ko) * 2001-12-27 2004-07-03 삼성전자주식회사 2단계 증착방식을 이용한 반도체 장치의 제조방법
JP2003221671A (ja) * 2002-01-30 2003-08-08 Tokyo Electron Ltd ガス処理方法
US6893963B2 (en) * 2003-04-04 2005-05-17 Powerchip Semiconductor Corp. Method for forming a titanium nitride layer
JP2004149892A (ja) * 2002-10-31 2004-05-27 Applied Materials Inc 窒化チタン膜の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895267A (en) * 1997-07-09 1999-04-20 Lsi Logic Corporation Method to obtain a low resistivity and conformity chemical vapor deposition titanium film
CN1325496A (zh) * 1998-11-02 2001-12-05 南壁技术股份有限公司 用于阳光控制的双氮化钛薄层

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2002-217133A 2002.08.02
JP特开2003-221671A 2003.08.08
JP特开2003-77864A 2003.03.14

Also Published As

Publication number Publication date
EP1715079A4 (en) 2008-03-05
JP4545433B2 (ja) 2010-09-15
KR100885834B1 (ko) 2009-02-26
EP1715079A1 (en) 2006-10-25
KR20060107818A (ko) 2006-10-16
CN1898410A (zh) 2007-01-17
US20080057344A1 (en) 2008-03-06
WO2005064041A1 (ja) 2005-07-14
JP2005194540A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
CN1898410B (zh) 氮化钛膜的成膜
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
JP4074461B2 (ja) 成膜方法および成膜装置、半導体装置の製造方法
US6326690B2 (en) Method of titanium/titanium nitride integration
JP2008311631A (ja) 化学気相堆積プロセスを用いて高ｋ誘電物質を堆積させる方法
US20020168840A1 (en) Deposition of tungsten silicide films
JP4979578B2 (ja) 単一ウエハチャンバを用いたナノ結晶シリコンの堆積
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
KR101061633B1 (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
KR20050023238A (ko) 반도체 장치의 제조방법 및 기판처리 장치
KR102620219B1 (ko) 기판 처리 방법 및 기판 처리 장치
US10854511B2 (en) Methods of lowering wordline resistance
US20020162500A1 (en) Deposition of tungsten silicide films
CN111540675A (zh) 半导体制造装置及半导体装置的制造方法
KR100429876B1 (ko) 고밀도 씨딩층을 갖는 루테늄막을 구비하는 반도체 소자의제조 방법 및 그러한 반도체 소자를 형성하기 위한 제조장비
JP4033787B2 (ja) 半導体装置の製造方法
JP6176776B2 (ja) 半導体装置の製造方法、基板処理装置、基板処理システムおよびプログラム
US20030045094A1 (en) Method and apparatus for manufacturing semiconductor devices
JP7072399B2 (ja) タングステン膜の成膜方法、成膜システム及び記憶媒体
TW202315118A (zh) 經摻雜之含鉭阻障膜
JP2009044088A (ja) 半導体装置の製造方法
KR19990013845A (ko) 반도체 장치의 제조방법
JP2008300436A (ja) バリヤ層の形成方法及び処理システム
JP2021008642A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100929

Termination date: 20141227

EXPY Termination of patent right or utility model