CN1893067A - 半导体器件、rf－ic及其制造方法 - Google Patents

半导体器件、rf－ic及其制造方法 Download PDF

Info

Publication number
CN1893067A
CN1893067A CNA2006100935372A CN200610093537A CN1893067A CN 1893067 A CN1893067 A CN 1893067A CN A2006100935372 A CNA2006100935372 A CN A2006100935372A CN 200610093537 A CN200610093537 A CN 200610093537A CN 1893067 A CN1893067 A CN 1893067A
Authority
CN
China
Prior art keywords
capacitor
electrode
film
insulating film
capacitor insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100935372A
Other languages
English (en)
Inventor
藤原刚
今井俊则
才川健志
川崎义博
户谷光广
森俊二
冈部义行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1893067A publication Critical patent/CN1893067A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

提供一种能够减小电容器的寄生电容同时减小被电容器占据的空间的技术。通过在由下电极、电容器绝缘膜和中间电极组成的电容器上方形成由中间电极、另一电容器绝缘膜和上电极组成的另一电容器获得层叠结构。由于中间电极具有台阶差，在除电容器形成区域之外的区域中，中间电极和下电极之间的距离以及中间电极和上电极之间的距离中每一个都变得大于在电容器形成区域中的距离。例如，在电容器形成区域中使下电极与电容器绝缘膜直接接触，而在除电容器形成区域以外的区域中使下电极不与电容器绝缘膜直接接触。

Description

半导体器件、RF-IC及其制造方法
相关申请的交叉引用
本申请要求于2005年6月27日提交的日本专利申请No.2005-186967的优先权，据此将其内容通过参考引入本申请。
技术领域
本发明涉及一种半导体器件、一种使用该半导体器件的发送器-接收器装置及一种该半导体器件的制造方法，特别地涉及一种应用于需要减小被半导体芯片上形成的电容器占据的空间的半导体器件时有效的技术。
背景技术
公开了一种通过将电容器的MIM(金属绝缘体金属)结构改变为层叠结构，从而减小电容器的空间，同时保持适当电容的技术(例如，参考日本未审专利公开No.2004-200640和日本未审专利公开No.Hei 10(1998)-326863)。
此外，公开了一种具有这样结构的DRAM(动态随机存取存储器)，其中具有由多晶硅膜制成的电极的电容器被接连层叠且它们具有升高的端部(例如，日本未审专利公开No.Hei 10(1998)-107221)。
发明内容
在上述日本未审专利公开No.2004-200640或日本未审专利公开No.Hei 10(1998)-326863中，第一电容器由下电极、形成在下电极上方的第一电容器绝缘膜和形成在第一电容器绝缘膜上方的中间电极构成。第二电容器由中间电极、形成在中间电极上方的第二电容器绝缘膜和形成在第二电容器绝缘膜上方的上电极构成。因此，第二电容器被层叠在第一电容器上方。该中间电极在其任意部分都与第一电容器绝缘膜接触，使得中间电极的电容(层间电容)等于第一电容器的电容。
对于中间电极的使用，要求不仅作为第一电容器或第二电容器的电极而且作为信号互连或电源互连。当在上述日本未审专利公开No.2004-200640或日本未审专利公开No.Hei 10(1998)-326863中所述的结构中使用它时，由于中间电极引起的寄生电容变得等于第一电容器的电容，使得它作为一般互连的使用不可避免地增加信号延迟或功耗。这使得基本上难以使用中间电极作为一般互连。特别地，在工作在高频下的电路需要高速操作时，在不减小互连之间的寄生电容的情况下，中间电极不能用作一般互连。
在日本未审专利公开No.Hei 10(1998)-107221中，描述了使用多晶硅膜作为DRAM的电容器电极。多晶硅膜与用于MIM结构的电极的金属膜相比具有更高的电阻。而且，在使用多晶硅膜的电容器中，通常使电极之间的距离小于使用金属膜的电容器的距离，以致寄生电容变得更大。因此与使用金属膜的电极相比较，在使用多晶硅膜的电极中发生信号延迟或功耗的增加。这使得难以使用利用多晶硅膜作为一般互连的电极。该文献既没有包括对减小寄生电容的描述，也没有包括对减小寄生电容的暗示。
本发明的目的是提供一种能够减小电容器的寄生电容同时减小被电容器占据的空间的技术。
通过在此的描述和附图，将使本发明的上述以及其他目的和新颖特征变得显而易见。
接下来将简要地描述由本申请公开的发明的典型发明的概述。
在本发明中，因此提供一种半导体器件，包括由金属膜制成的第一电极、形成在第一电极上方的第一电容器绝缘膜、由金属膜制成且形成在第一电容器绝缘膜上方的第二电极、形成在第二电极上方的第二电容器绝缘膜以及由金属膜制成且形成在第二电容器绝缘膜上方的第三电极，其中第一电极包括一个具有不与第一电容器绝缘膜直接接触的部分的电容器。
在本发明中，还提供一种用于发送或接收电波的发送器-接收器装置，该装置包括由金属膜制成的第一电极、形成在第一电极上方的第一电容器绝缘膜、由金属膜制成且形成在第一电容器绝缘膜上方的第二电极、形成在第二电极上方的第二电容器绝缘膜以及由金属膜制成且形成在第二电容器绝缘膜上方的第三电极，其中第一电极包括一个具有不与第一电容器绝缘膜直接接触的部分的电容器。
在本发明的又一方面，还提供一种半导体器件的制造方法，该方法包括以下步骤：(a)在半导体衬底上方形成第一电极，(b)在第一电极上方形成第一绝缘膜，(c)在第一绝缘膜中形成到达第一电极的第一开口部分，(d)在包括第一开口部分的内部的第一绝缘膜上方形成第一电容器绝缘膜，(e)在包括第一开口部分的内部的第一电容器绝缘膜上方形成第一导体膜，(f)构图第一导体膜，以形成第二电极，(g)在包括第二电极的上表面的半导体衬底上方形成第二绝缘膜，(h)在第二绝缘膜中形成到达第二电极的第二开口部分，(i)在包括第二开口部分的内部的第二绝缘膜上方形成第二电容器绝缘膜，(j)在包括第二开口部分的内部的第二电容器绝缘膜上方形成第二导体膜，以及(k)构图第二导体膜，以形成第三电极。
接下来将简要描述可以通过本发明公开的发明当中的典型发明得到的优点。
本发明通过接连层叠多个电容器，并且同时通过使构成各个电容器的电极装备有不与电容器绝缘膜直接接触的部分，可以减小电容器的寄生电容同时减小被电容器占据的空间。
附图说明
图1是说明根据本发明实施例1的半导体器件的部分的剖面图。
图2是从上面观察的实施例1的电容器的平面图。
图3是沿图2的线A-A所取的剖面图。
图4是说明由本发明人研究的电容器的剖面图。
图5是说明实施例1的电容器的制造步骤的剖面图。
图6是说明图5之后的电容器的制造步骤的剖面图。
图7是说明图6之后的电容器的制造步骤的剖面图。
图8是说明图7之后的电容器的制造步骤的剖面图。
图9是说明图8之后的电容器的制造步骤的剖面图。
图10是说明图9之后的电容器的制造步骤的剖面图。
图11是说明图10之后的电容器的制造步骤的剖面图。
图12是说明图11之后的电容器的制造步骤的剖面图。
图13是说明实施例2的电容器的制造步骤的剖面图。
图14是说明图13之后的电容器的制造步骤的剖面图。
图15是说明图14之后的电容器的制造步骤的剖面图。
图16是说明图15之后的电容器的制造步骤的剖面图。
图17是说明图16之后的电容器的制造步骤的剖面图。
图18是说明图17之后的电容器的制造步骤的剖面图。
图19是说明图18之后的电容器的制造步骤的剖面图。
图20是说明图19之后的电容器的制造步骤的剖面图。
图21是说明图20之后的电容器的制造步骤的剖面图。
图22是说明从上面观察的实施例3的电容器的平面图。
图23是沿图22的线A-A所取的剖面图。
图24是并联连接的电容器的电路图。
图25是说明图3所示的电容器的开口部分附近的放大剖面图。
图26是说明在开口部分的侧表面上形成的侧壁的剖面图。
图27是说明实施例4的电容器的制造步骤的剖面图。
图28是说明图27之后的电容器的制造步骤的剖面图。
图29是说明图28之后的电容器的制造步骤的剖面图。
图30是说明图29之后的电容器的制造步骤的剖面图。
图31是说明图30之后的电容器的制造步骤的剖面图。
图32是说明图31之后的电容器的制造步骤的剖面图。
图33是说明开口部分的未过蚀刻(un-overetched)的底部的剖面图。
图34是说明实施例5的电容器的剖面图。
图35是说明实施例6的电容器的剖面图。
图36是说明蜂窝电话的发送器和接收器部分的框图。
图37是说明低噪声放大器的一个例子的电路图。
图38是说明带通滤波器的一个例子的电路图。
图39是说明压控振荡器的一个例子的电路图。
图40是说明压控振荡器的另一个例子的电路图。
具体实施方式
在下述实施例中，为了方便起见，必要时将在分成多个部分或多个实施例之后进行描述。这些多个部分或实施例不是相互独立的，而是处于这样的关系，其中一个部分或实施例是另一个的一部分或整体的修改示例、细节或补充描述，除非另外明确地指出。
在下述实施例中，当涉及元件数目(包括数目、数值、数量和范围)时，该元件数目不局限于特定的数目，而是可以大于或小于该特定的数目，除非另外明确地指出或原则上该数目明显限于该特定数目的情况。
而且，在下述实施例中，不用说构成元件(包括要素步骤)并不总是必需的，除非另外明确地指出或原则上它们明显是必需的情况。
类似地，在下述实施例中，当涉及构成元件的形状或位置关系时，也包含基本上相似或类似于它的那些形状或位置关系，除非另外明确地指出或原则上是全然不同的情况。这也适用于上述数值和范围。
下面将基于附图具体地描述本发明的实施例。在用于描述下述实施例的所有附图中，具有相同功能的元件将用相同的参考标号标识并且将省略重复的描述。
(实施例1)
图1是说明根据实施例1的半导体器件的部分的剖面图。如图1所示，在由硅单晶制成的半导体衬底1上方形成n沟道MISFET(金属绝缘体半导体场效应晶体管)2和p沟道MISFET 3。在n沟道MISFET 2和p沟道MISFET 3的形成区域之外的区域中，形成具有MIM结构的电容器4。简而言之，在半导体衬底1上方形成MISFET和电容器。在图1之后的附图中，省略形成在半导体衬底1上方的MISFET，以及仅仅示出形成在层间绝缘膜上方的电容器。
图2是从上面观察的电容器4的平面图。在图2中，下电极(第一电极)10形成在电容器4中，以及它具有经由绝缘膜(未示出)形成在其上方的中间电极(第二电极)11。在下电极10与中间电极11在平面上重叠的区域中，形成电容器(第一电容器)C1。在中间电极11上方，经由绝缘膜(示出)形成上电极(第三电极)12和互连13，由此在中间电极11与上电极12在平面上重叠的区域中，形成电容器(第二电容器)C2。下电极10和上电极12经由栓塞(plug)14电连接，而中间电极11经由栓塞15连接到互连13。因此电容器4具有通过在衬底的厚度方向上层叠电容器C1和电容器C2获得的结构。在该实施例1中，可以使半导体衬底中的电容器C1和C2的面积比例小于在不层叠它们的情况下二维布置的电容器的面积比例。
图3是沿图2的线A-A所取的剖面图。如图3所示，在半导体衬底上方形成绝缘膜16作为层间绝缘膜，以及该绝缘膜16具有在其上方形成的下电极10。下电极10例如是由氮化钛膜17a、铝膜17b和氮化钛膜17c制成的膜叠层。下电极不局限于上述结构，而是可以由钨膜或者通过在铝膜上层叠诸如钛膜或钨膜的难熔金属而获得的膜制成。
在包括下电极10的绝缘膜16上方，形成绝缘膜(第一绝缘膜)19。该绝缘膜19具有在其中形成的开口部分(沟槽)19a，并且下电极10从该开口部分19a的底部露出。因此，在下电极10的一个区域上方形成开口部分19a，以及在其他区域上方形成绝缘膜19。因此，通过在下电极10上方制作开口部分19a，在下电极10上方形成台阶差。
在包括开口部分19a的内部的绝缘膜19上方，形成电容器绝缘膜(第一电容器绝缘膜)18。该电容器绝缘膜18例如由氧化硅膜、氮化硅膜、氧化铝膜或包含钽、铪等的氧化物的膜制成。由氧化铝膜或包含钽、铪等的氧化物的膜制成的电容器绝缘膜18能够具有高介电常数，这能够实现容量密度的提高。由氧化硅膜或氮化硅膜制成的电容器绝缘膜18可以提高电容器的击穿电压。此外，当电容器绝缘膜18由氧化硅膜或氮化硅膜制成时，介电常数的温度相关性或频率相关性可以被减小，换言之，电容器绝缘膜18具有改进的温度特性和频率特性。
在包括开口部分19a的内部的绝缘膜19上方形成电容器绝缘膜18，使得形成在开口部分19a的底部上的电容器绝缘膜18与下电极10直接接触。另一方面，在除开口部分19a之外的绝缘膜19上方形成的电容器绝缘膜18，不与下电极10直接接触。换句话说，下电极10和电容器绝缘膜18具有在其间形成的绝缘膜19。因此，在下电极10和电容器绝缘膜18之间存在接触区和非接触区，并且这是本实施例的特点之一。
在电容器绝缘膜18上方，形成中间电极11。中间电极11例如由氮化钛20a、铝膜20b和氮化钛20c的层叠膜制成，但是如在下电极10的情况下那样，它可以由另外的材料制成。由于中间电极11形成在包括开口部分19a的内部的电容器绝缘膜18上方，因此它具有台阶差。该中间电极11、电容器绝缘膜18和下电极10构成电容器C1(参考图2)。此时，在开口部分19a中形成电容器C1。换句话说，在开口部分19a中，电容器绝缘膜18直接形成在下电极10上，并且中间电极11直接形成在电容器绝缘膜18上，使得可以缩短下电极10和中间电极11之间的距离并且增加电容。因此，在具有增加电容的开口部分19a中电容器C1功能显著。在除开口部分19a之外的区域中，在下电极10和电容器绝缘膜18之间形成绝缘膜19，使得下电极10和中间电极11之间的距离变得大于开口部分19a中的距离。因此对电容的贡献小于其他区域。
常规地，在其上方具有中间电极的下电极的区域中，下电极与电容器绝缘膜直接接触。但是，在此情况下，在除电容器的形成区域之外的区域中下电极和中间电极之间的距离小并且几乎等于电容器的形成区域中的距离。这导致当使用中间电极作为除电容器的电极以外的电极时，寄生电容变得与电容器的电容一样大的问题。换句话说，因为中间电极的寄生电容增加，所以由于信号延迟或功耗的过分增加，中间电极变得不适于用作诸如信号互连或电源互连的一般互连。
在该实施例1中，通过减小电容器形成区域中的下电极10和中间电极11之间的距离来保持必需的电容，而在电容器形成区域以外的区域中，通过在下电极10和中间电极11之间布置绝缘膜19，使下电极10和中间电极11之间的距离变大。具体地描述，在电容器形成区域中，使下电极10与电容绝缘膜18直接接触，但是在其他区域中，通过在其间布置绝缘膜19，使下电极不与电容器绝缘膜18直接接触。这增加了在其中下电极10不与电容绝缘膜18直接接触的区域中下电极10和中间电极11之间的距离，使得当中间电极11用作一般互连时，在它和下电极10之间产生的寄生电容可以被减小。换句话说，通过由开口部分19a在下电极10上方形成的台阶差，使在开口部分19a外部的区域中下电极10和中间电极11之间的距离大于在开口部分19a(电容器形成区域)中下电极10和中间电极11之间的距离。因此可以防止通过使用中间电极11作为信号互连或电源互连而将另外产生的信号延迟或功耗的增加。
在中间电极11上方，形成绝缘膜(第二绝缘膜)22，以及该绝缘膜22具有在其中形成的开口部分22a。中间电极11从该开口部分22a的底部露出。在包括开口部分22a的内部的绝缘膜22上方，形成电容器绝缘膜(第二电容器绝缘膜)21，以及该电容器绝缘膜21具有在其上方形成的氮化钛膜23。在包括氮化钛膜23的上表面的绝缘膜22上方，形成上电极12和互连13。
上电极12和互连13均由例如氮化钛膜24a、铝膜24b和氮化钛膜24c的膜叠层组成。上电极12、电容器绝缘膜21和中间电极11构成电容器C2，如图2所示。换句话说，在该实施例1中，电容器C1和C2被形成为层叠结构。由于接连层叠电容器C1和C2，因此被电容器占据的半导体衬底的空间可以被减小，由此可以实现半导体芯片的尺寸减小和成本降低。此外，由于减小了被电容器占据的空间，所以在半导体芯片上可以安装具有其它功能的元件，由此半导体芯片具有增强的功能和性能。
上电极12、电容器绝缘膜21和中间电极11构成一个电容器C2(参考图2)。在开口部分22a中，形成电容器C2。在开口部分22a中，在待与其直接接触的中间电极11上方形成电容器绝缘膜21，以及在电容器绝缘膜21上直接形成上电极12，使得中间电极11和上电极12之间的距离减小，这增加了电容。因此，在具有增加电容的开口部分22a中电容器C2功能显著。在除开口部分22a以外的区域(除电容器的形成区域以外的区域)中，在中间电极11和电容绝缘膜21之间形成绝缘膜22，以及中间电极11不与电容器绝缘膜21直接接触。因此中间电极11和上电极12之间的距离变得大于在开口部分22a中的距离，以及对电容的贡献减小。简而言之，中间电极11和上电极12之间的寄生电容可以被减小。
如图3所示，下电极10和上电极12经由栓塞14电连接。中间电极11经由栓塞15与互连13电连接。因此，具有下电极10、电容器绝缘膜18和中间电极11的电容器C1与由中间电极11、电容器绝缘膜21和上电极12组成的电容器C2并联电连接。层叠的电容器C1和电容器C2的总电容是电容器C1的电容和电容器C2的电容的总和。即使通过层叠减小被电容器占据的空间，也可以保持总电容。
根据实施例1，即使通过层叠电容器来减小电容器的空间，也可以通过并联连接该层叠的电容器来保持总电容。在除电容器的形成区域以外的区域中，可以使电极之间的距离大于在电容器的形成区域中的距离，以便可以减小寄生电容。这有助于实现信号延迟或功耗的减小，使得可以使用电容器的电极作为信号互连或电源互连。此外，由于该电极可以被用作一般互连，所以半导体芯片上的布线长度可以被缩短，由此互连的寄生电容和互连电阻可以被减小。而且，该电极通常可以被用作一般互连，互连的数目可以减小，使得可以促进半导体芯片的尺寸减小。此外，该电极可以被用作一般互连，使得可以增强诸如互连设计的设计自由度。
根据实施例1，在开口部分19a中形成电容器C1，以及在小于开口部分19a的开口部分22a中形成电容器C2。电容器绝缘膜18与下电极10的接触面积变得大于电容器绝缘膜21与中间电极11的接触面积。
接下来将说明在具有由本发明人研究的结构的电容器和具有实施例1的结构的电容器之间，当中间电极被用作一般互连时的电容(层间电容)的比较结果。
如图3所示，d1表示下电极10和中间电极11之间的距离，以及d2表示中间电极11和上电极12之间的距离，每个都是在除电容器的形成区域以外的区域中的距离。这意味着在除电容器的形成区域以外的区域中两个电极之间的距离大于电容器的形成区域(在开口部分19a和22a内的区域)中的距离。
图4示出了由本发明人研究的结构。如图4所示，在由本发明人研究的结构中，接连层叠下电极100、电容器绝缘膜101、中间电极102、电容器绝缘膜103和上电极104。在电容器的形成区域中或在除电容器的形成区域以外的区域中，下电极100和中间电极102之间的距离由d3表示。类似地，在电容器的形成区域中或在除电容器的形成区域以外的区域中，中间电极102和上电极104之间的距离由d4表示。
在中间电极和下电极之间产生的寄生电容的比率(实施例1的寄生电容/由本发明人研究的结构的寄生电容)可以表示为(e1/d1)/(e2/d3)＝(e1·d3)/(e2·d1)。类似地，中间电极和上电极之间产生的寄生电容的比率可以表示为(e1/d2)/(e2/d4)＝(e1·d4)/(e2·d2)。
在根据实施例1的结构中，假定电容器绝缘膜18和电容绝缘膜21均由氧化硅膜制成，e1是4.2。d1和d2的每一个都设为500nm。假定电容器绝缘膜101和电容器绝缘膜103均由氮化硅膜制成，e2是7。d3和d4的每一个都设为50nm。
当在上述条件下计算实施例1中的寄生电容减小时，可以获得下列的计算结果。假定由本发明人研究的结构的寄生电容是100，那么实施例1的结构的寄生电容是6，暗示寄生电容减小到十分之一以上。
当中间电极被用作一般互连诸如信号互连或电源互连时，由它们引起的信号延迟与互连电阻×寄生电容成正比，以及功耗也与寄生电容成正比。寄生电容通常是相同层中的两个相邻互连之间的寄生电容与上层和下层的互连之间的寄生电容的总和。当相同层中的两个相邻互连之间的距离大，并且它们之间的寄生电阻可以被忽略时，该寄生电容对应于上层和下层的互连之间的寄生电容。在这种条件下，寄生电容可以被减小至十分之一以上，使得当中间电极用作互连时，信号延迟和功耗可以被减小至最大到十分之一。换句话说，与使用具有本发明人研究的结构的中间电极相比较，在实施例1中可以急剧地减小寄生电阻，使得可以实现减少由于互连引起的信号延迟和功耗。
接下来将参考附图描述根据实施例1的电容器的制造方法。
首先，在半导体衬底上方形成MISFET，然后形成将连接到该MISFET的互连，其中未示出该半导体衬底。然后在互连上方形成绝缘膜30，该绝缘膜30将是层间绝缘膜。图5示出了形成绝缘膜30之后的步骤。绝缘膜30例如由氧化硅膜制成，并且它可以通过例如CVD(化学汽相淀积)来形成。
在绝缘膜30上方连续地层叠氮化钛膜31a、铝膜31b和氮化钛膜31c。例如可以通过溅射来形成该氮化钛膜31a、铝膜31b以及氮化钛膜31c。然后，通过光刻和刻蚀，构图氮化钛膜31a、铝膜31b和氮化钛膜31c，由此形成由氮化钛膜31a、铝膜31b和氮化钛膜31c制成的下电极(第一电极)32。然后在包括下电极32的绝缘膜30上方形成绝缘膜(第一绝缘膜)33。该绝缘膜33也可以由通过使用例如CVD生成的氧化硅膜制成。
如图6所示，在绝缘膜33上方涂覆抗蚀剂膜34之后，使该抗蚀剂膜24经受曝光和显影，以构图抗蚀剂膜34。进行该构图使得避免在其中将形成开口部分35的区域中剩下抗蚀剂膜34。利用构图的抗蚀剂膜34作为掩膜，刻蚀绝缘膜33，由此在绝缘膜33中形成开口部分(第一开口部分)35。从该开口部分35的底部，露出下电极32。
在除去抗蚀剂膜34之后，在包括开口部分35的内部的绝缘膜33上方形成电容器绝缘膜(第一电容器绝缘膜)36，如图7所示。该电容器绝缘膜36可以通过例如CVD来形成，并且它由例如氧化硅膜、氮化硅膜、氧化铝膜或包含钽、铪等的氧化物的膜制成。
在电容器绝缘膜36上方，通过溅射连续地形成氮化钛膜37a、铝膜37b和氮化钛膜37c(第一导体膜)。在氮化钛膜37c上涂覆抗蚀剂膜38之后，使抗蚀剂膜38经受曝光和显影，以构图抗蚀剂膜38。进行该构图使得在中间电极的形成区域中留下抗蚀剂膜38。通过利用如此构图的抗蚀剂膜38作为掩膜进行刻蚀，形成中间电极(第二电极)39。此时，第一电容器由开口部分35中的下电极32、电容器绝缘膜36和中间电极39形成。另一方面，在开口部分35外部的区域中，下电极32不与电容器绝缘膜36直接接触，并且在下电极32和中间电极39之间形成绝缘膜33。该区域不是电容器的形成区域，以致下电极32和中间电极39之间的距离大于在电容器的形成区域中的距离，以减小寄生电容。
如图8所示，在除去抗蚀剂膜38之后，在包括中间电极39的上表面的绝缘膜33上方形成绝缘膜(第二绝缘膜)40。在绝缘膜40上涂覆抗蚀剂膜41之后，进行曝光和显影，以构图抗蚀剂膜41。进行该构图使得避免在连接孔的形成区域中剩下抗蚀剂膜41。通过利用如此构图的抗蚀剂膜41作为掩膜进行刻蚀，形成连接孔42和连接孔43。连接孔42到达下电极32，而连接孔43到达中间电极39。
在除去抗蚀剂膜41之后，在连接孔42和连接孔43中填充导电材料，以形成栓塞44和栓塞45，如图9所示。通过在包括连接孔42和43的内部的绝缘膜40上方形成例如氮化钛膜和钨膜的膜叠层，以及然后通过CMP(化学机械抛光)对绝缘膜40上方形成的膜叠层来进行抛光，形成该栓塞44和栓塞45。
如图10所示，在绝缘膜40上涂覆抗蚀剂膜46之后，进行曝光和显影，以构图抗蚀剂膜46。进行该构图使得避免在开口部分的形成区域中剩下抗蚀剂膜46。通过利用如此构图的抗蚀剂膜46作为掩膜进行刻蚀，形成开口部分(第二开口部分)47。
如图11所示，在包括开口部分47的内部的绝缘膜40上方层叠电容器绝缘膜(第二电容器绝缘膜)48和氮化钛膜49。在氮化钛膜49上方涂覆抗蚀剂膜50之后，进行曝光和显影以构图抗蚀剂膜50。利用如此构图的抗蚀剂膜50作为掩膜，刻蚀电容器绝缘膜48和氮化钛膜49。
如图12所示，通过溅射，在包括构图的氮化钛膜49的绝缘膜40上方连续地形成氮化钛膜51a、铝膜51b和氮化钛膜51c(第二导体膜)。通过光刻和刻蚀，构图这些膜，以形成由氮化钛膜51a、铝膜51b和氮化钛膜51c组成的上电极(第三电极)52。因此在开口部分47中形成由中间电极39、电容器绝缘膜48和上电极52组成的第二电容器。在开口部分47外部的区域中，在中间电极39和上电极52之间形成了绝缘膜40。由于中间电极39和上电极52之间的距离变得大于在电容器形成区域中的距离，因此可以减小中间电极39的寄生电容。将中间电极39连接到例如形成在其中存在上电极52的相同层中的一般互连。以此方式，可以形成实施例1中的电容器。
(实施例2)
在实施例1中，描述了连接到上层互连的中间互连39。另一方面，在实施例2中，将参考附图描述不仅连接到上层互连而且连接到下层互连的互连39的制造方法。
如图13所示，在绝缘膜30上方连续地层叠氮化钛膜31a、铝膜31b和氮化钛膜31c。例如可以使用溅射来形成该氮化钛膜31a、铝膜31b以及氮化钛膜31c。通过光刻和刻蚀，构图氮化钛膜31a、铝膜31b和氮化钛膜31c，以形成均由氮化钛膜31a、铝膜31b和氮化钛膜31c组成的下电极(第一电极)32和下层互连53。然后在包括下电极32和下层互连53的绝缘膜30上方形成绝缘膜(第一绝缘膜)33。该绝缘膜33也可以由通过使用例如CVD生成的氧化硅膜来制成。
通过光刻和刻蚀，在绝缘膜33中形成连接孔。一个连接孔到达下电极32，以及另一个连接孔到达下层互连53。在包括连接孔的内部的绝缘膜33上方形成由氮化钛膜和钨膜组成的膜叠层之后，通过使用CMP仅仅在连接孔内留下膜叠层，由此形成栓塞54和栓塞55。
如图14所示，在绝缘膜33上涂覆抗蚀剂膜34之后，使该抗蚀剂膜34经受曝光和显影，以构图抗蚀剂膜34。进行该构图使得避免在开口部分35的形成区域中剩下抗蚀剂膜34。利用构图的抗蚀剂膜34作为掩膜，刻蚀绝缘膜33，由此在绝缘膜33中形成开口部分(第一开口部分)35。从开口部分35的底部露出下电极32。
如图15所示，在除去抗蚀剂膜34之后，在包括开口部分35的内部的绝缘膜33上方形成电容器绝缘膜(第一电容器绝缘膜)36。在电容器绝缘膜36上涂覆抗蚀剂膜56之后，进行曝光和显影以构图抗蚀剂膜56。进行该构图使得在其中留下电容器绝缘膜36的区域中留下抗蚀剂膜56。
如图16所示，在除去抗蚀剂膜56之后，通过溅射，在包括电容器绝缘膜36的绝缘膜33上方连续地形成氮化钛膜37a、铝膜37b以及氮化钛膜37c(第一导体膜)。然后将抗蚀剂膜57涂覆到氮化钛膜37c，并且使所得的抗蚀剂膜57经受曝光和显影，以构图抗蚀剂膜57。进行该构图使得在中间电极的形成区域和互连的形成区域中留下抗蚀剂膜57。通过利用构图的抗蚀剂膜57作为掩膜进行刻蚀，形成中间电极(第二电极)39和互连58。
在实施例1中，通过连续地层叠电容器绝缘膜36、氮化钛膜37a、铝膜37b和氮化钛膜37c，以及然后构图这些膜，形成中间电极39。但是，在该方法中，在中间电极39和栓塞55之间形成的电容器绝缘膜36防止了中间电极39和下层互连53之间导电。另一方面，在该实施例2中，在形成电容器绝缘膜36之后，对它进行构图使得它不留在栓塞55上。此后形成中间电极39，以便经由栓塞55在中间电极和下层互连之间提供电连接。因此中间电极39可以被电连接到下层互连53。
如图17所示，在除去抗蚀剂膜57之后，在包括中间电极39的上表面的绝缘膜33上方形成绝缘膜(第二绝缘膜)40。该绝缘膜40可以由通过使用例如CVD生成的氧化硅膜制成。在绝缘膜40上涂覆抗蚀剂膜41之后，进行曝光和显影以构图抗蚀剂膜41。进行该构图使得不在连接孔的形成区域中留下抗蚀剂膜41。通过利用构图的抗蚀剂膜41作为掩膜进行刻蚀，形成连接孔43和连接孔59。连接孔43到达中间电极39，而连接孔59到达互连58。
如图18所示，在除去抗蚀剂膜41之后，在连接孔43和连接孔59中填充导电材料，以形成栓塞60和栓塞61。例如，通过在包括连接孔43和59的内部的绝缘膜40上方形成氮化钛膜和钨膜的膜叠层，以及然后通过CMP对在绝缘膜40上方形成的膜叠层进行抛光，来形成该栓塞60和栓塞61。
如图19所示，在绝缘膜40上涂覆抗蚀剂膜46之后，进行曝光和显影以构图抗蚀剂膜46。进行该构图使得不在开口部分的形成区域中留下抗蚀剂膜46。通过利用构图的抗蚀剂膜46作为掩膜进行刻蚀，形成开口部分(第二开口部分)47。
如图20所示，在包括开口部分47的内部的绝缘膜40上方层叠电容器绝缘膜(第二电容器绝缘膜)48和氮化钛膜49。在氮化钛膜49上涂覆抗蚀剂膜40之后，进行曝光和显影以构图抗蚀剂膜50。利用构图的抗蚀剂膜50作为掩膜，刻蚀电容器绝缘膜48和氮化钛膜49。
如图21所示，在包括构图的氮化钛膜49(第二导体膜)的绝缘膜40上方连续地形成氮化钛膜51a、铝膜51b和氮化钛膜51c(第二导体膜)。通过光刻和刻蚀，构图这些膜以形成由氮化钛膜51a、铝膜51b和氮化钛膜51c组成的上电极(第三电极)52。以此方式，中间电极39可以被电连接到上层和下层互连。根据该实施例2，将被连接到一般互连的中间电极39不仅可以被连接到上层互连，而且可以被连接到下层互连，使得可以增强互连形成的自由度。通过该实施例2，可以获得与可由实施例1得到的那些效果相似的效果。
(实施例3)
在该实施例3中，将说明形成具有层叠结构的可变电容器的例子。图22是说明实施例3的电容器的平面图。在图22中，形成下电极10，以及该下电极10具有经由绝缘膜(未示出)形成在其上方的中间电极11。在其中下电极10和中间电极11二维地相互重叠的区域中，形成电容器Ca。在中间电极11上方，经由绝缘膜(未示出)形成上电极12a至12c和互连13。在其中中间电极11和上电极12a二维地相互重叠的区域中，形成电容器Cb，同时在其中中间电极11和上电极12b二维地相互重叠的区域中，形成电容器Cc。在其中中间电极11和上电极12c二维地相互重叠的区域中，形成电容器Cd。在该实施例3中，在电容器Ca上方形成电容器Cb、Cc和Cd。上电极12a至12c例如经由栓塞14连接到下电极10。中间电极11例如经由栓塞15连接到互连13。这意味着电容器Ca、Cb、Cc和Cd被互相并联连接。图24示出了它们的电路图。如图24所示，电容器Ca、Cb、Cc和Cd被并联连接，并且每个电容器具有其自己的开关。由此可以形成可变电容器。例如，当连接到电容器Ca的开关导通时，可变电容器的电容变为电容器Ca的电容。当电容器Ca的开关和电容器Cb的开关导通时，可变电容器的电容变为电容器Ca的电容与电容器Cb的电容的总和。通过根据需要选择开关，可以获得希望的电容。根据实施例3，通过层叠多个电容器以及结合各个开关来使用它们，可以形成具有高灵活性的可变电容器，同时减小被电容器占据的空间。
图23是沿图22的线A-A所取的剖面图。图23的结构几乎与实施例1的类似，除了它具有上电极12b和上电极12c之外。在实施例3中，中间电极11和上电极12b构成电容器Cc，以及中间电极11和上电极12c构成电容器Cd。类似于实施例1，中间电极11具有台阶差。这意味着在电容器形成区域中(在开口部分中)中间电极11和下电极10之间的距离变得较小，而在除了电容器形成区域之外的区域中(在开口部分外部)，中间电极11和下电极10之间的距离变得较大。这种结构是从减小中间电极11和每个上电极12b和12c之间的寄生电容来考虑的。这样能够实现减小中间电极11和下电极10之间的寄生电容，使得可以防止通过使用中间电极11作为一般互连而另外发生的信号延迟和功耗的增加。
该实施例3中的可变电容器的制造方法基本上类似于实施例1的制造方法。本实施例中的特点如图23所示，在中间电极11上方形成的绝缘膜22中制作的两个开口部分的一个开口部分中，形成电容器绝缘膜21和上电极12b，以构成电容器Cc，而在另一个开口部分中形成电容器绝缘膜21和上电极12c，以构成电容器Cd。这种结构可以通过改变使用光刻的构图方式来实现。
(实施例4)
在实施例4中，将说明具有在开口部分的侧表面上形成的侧壁的电容器。图25是说明图3所示的电容器的开口部分19a附近的放大剖面图。在图25中，在铝膜17b上方形成氮化钛膜17c，以及在氮化钛膜17c上方，形成绝缘膜19。该绝缘膜19具有在其中形成的开口部分19a，并且该开口部分19a在其底表面和侧表面上具有电容器绝缘膜18。在电容器绝缘膜18上方，形成上电极12，但是在该图中未示出。
使用刻蚀在绝缘膜19中形成开口部分19a。当形成时，通过过刻蚀除去从开口部分19a的底部露出的氮化钛膜17c的一部分。然后在包括开口部分19a的底表面和侧表面的绝缘膜19上方形成电容器绝缘膜18。可以通过例如等离子体CVD来形成该电容器绝缘膜18。当采用等离子体CVD时，在开口部分19a的底表面上方形成的电容器绝缘膜18的厚度不同于在开口部分19a的侧表面上方形成的电容器绝缘膜18的厚度。换句话说，在开口部分19a的侧表面上方形成的电容器绝缘膜18的厚度小于在开口部分19a的底表面上方形成的电容器绝缘膜18的厚度。氮化钛膜17c的刻蚀和在开口部分19a的侧表面上方电容器绝缘膜18的变薄现象，导致不希望的在开口部分19a的拐角处电容器耐压的减小。
在该实施例4中，如图26所示，在开口部分19a的侧表面上方设置由绝缘体膜制成的侧壁65。通过在这些侧壁65上方形成电容器绝缘膜18，在开口部分19a的拐角处，可以保持绝缘膜的希望厚度，并因此电容器具有提高的耐压。这意味着由于开口部分19a在其侧表面上具有侧壁65以及电容器绝缘膜18，即使通过刻蚀除去氮化钛膜17c的一部分，在开口部分19a的拐角处中间电极和上电极之间的距离也可以增加。这使得可以防止开口部分19a的拐角处的泄漏电流，由此提高电容器的耐压。
其次，接下来将说明实施例4中的电容器的制造方法。如图27所示，在绝缘膜30上方连续地层叠氮化钛膜31a、铝膜31b和氮化钛膜31c。例如通过溅射可以形成该氮化钛膜31a、铝膜31b以及氮化钛膜31c。然后，通过光刻和刻蚀，构图氮化钛膜31a、铝膜31b和氮化钛膜31c，由此形成由氮化钛膜31a、铝膜31b和氮化钛膜31c组成的下电极32。在包括下电极32的绝缘膜30上方形成绝缘膜33。该绝缘膜33可以由通过使用例如CVD生成的氧化硅膜制成。
如图28所示，在绝缘膜33上涂覆抗蚀剂膜34之后，使该抗蚀剂膜34经受曝光和显影，以构图抗蚀剂膜34。进行该构图使得不在开口35的形成区域中留下抗蚀剂膜34。利用构图的抗蚀剂膜34作为掩膜，刻蚀绝缘膜33，由此在绝缘膜33中形成开口部分35。从该开口部分35的底部露出下电极32。
如图29所示，在包括开口部分35的内部的绝缘膜33上方形成由例如氧化硅膜制成的绝缘膜(第三绝缘膜)66。例如通过CVD可以形成该绝缘膜66。如图30所示，各向异性地刻蚀绝缘膜66，以仅仅在开口部分35的侧表面上方留下绝缘膜66，由此形成侧壁67。侧壁67不仅可以由氧化硅膜制成，而且可以由相对于位于侧壁下方的氮化钛膜31c具有适当刻蚀选择性的其它绝缘膜制成。
如图31所示，在除去抗蚀剂膜34之后，在包括开口部分35的内部的绝缘膜上方形成电容器绝缘膜36。通过例如CVD可以形成该电容器绝缘膜36。在电容器绝缘膜36上方通过溅射连续地形成氮化钛膜37a、铝膜37b和氮化钛膜37c。然后将抗蚀剂膜38涂覆到氮化钛膜37c，并且使所得的抗蚀剂膜38经受曝光和显影，以构图抗蚀剂膜38。进行该构图使得在中间电极的形成区域中留下抗蚀剂膜38。通过利用构图的抗蚀剂膜38作为掩膜进行刻蚀，形成中间电极39。
在除去抗蚀剂膜38之后，在包括中间电极39的上表面的绝缘膜33上方形成绝缘膜40，以及在该绝缘膜40中制作开口部分47。在包括开口部分47的内部的绝缘膜40上方形成绝缘膜之后，各向异性地刻蚀该绝缘膜，以形成侧壁68。用和实施例1中采用的方式类似的方式进行后续步骤，由此可以形成如图32所示的电容器。
根据实施例4，可以减小电极之间的寄生电容，并且此外通过形成侧壁67和68，可以提高电容器的耐压。在该实施例4中，通过形成侧壁67和68提高电容器的耐压。可选地，如图33所示，通过改进的刻蚀技术，由此抑制氮化钛膜17c的刻蚀量，可以提高开口部分19a的拐角处的耐压。这意味着当氮化钛膜17c的刻蚀量被抑制时，上电极和中间电极在开口部分19a的拐角处具有适当的距离，使得可以防止泄漏电流以及提高电容器的耐压。
(实施例5)
在实施例5中，将描述三个电容器的层叠结构。图34是说明实施例5的电容器的剖面图。在图34中，其中层叠了两个电容器(第一电容器和第二电容器)的从下电极32至上电极52的结构类似于实施例1。在实施例5中，在上电极52上方形成绝缘膜70，以及在该绝缘膜70中制作开口部分71。在包括开口部分71的内部的绝缘膜70上方形成电容器绝缘膜72、氮化钛膜73和最上面的电极75。该最上面的电极75由例如氮化钛膜74a、铝膜74b和氮化钛膜74c的膜叠层制成。
在该实施例5中，在由下电极32、电容器绝缘膜36和中间电极39组成的第一电容器上方形成由中间电极39、电容器绝缘膜48和上电极52组成的第二电容器。而且，在第二电容器上方形成由上电极52、电容器绝缘膜72和最上面的电极75组成的第三电容器。这些第一电容器、第二电容器和第三电容器被接连层叠，并且它们被并联连接。根据实施例5，可以保证大的电容，同时减小被电容器占据的空间。简而言之，与两个电容器的层叠结构相比较，通过实施例5中的三个电容器的层叠结构可以保证更大的电容。
(实施例6)
在实施例6中，将描述其中提供具有两个子电容器的层叠结构的电容器和不具有层叠结构的电容器的例子。图35是说明实施例6中的这些电容器的剖面图。如图35所示，在实施例6中，提供通过层叠两个子电容器获得的电容器76和具有单层结构的电容器77(第四电容器)。电容器76类似于实施例1所述的电容器。电容器76和电容器77被并联连接，并且电容器77具有使其导通或截止的开关。这种结构能够实现电容的微调。具体地描述，电容器76具有大的电容，因为它具有层叠结构。电容器77具有小的电容，因为它具有单层结构。当连接到电容器77的开关导通时，电容器77的电容加到电容器76的电容上。当因为电路等的特性，仅仅需要小的电容加到电容器76的电容上时，可以通过使连接到低电容电容器77的开关导通来满足。根据实施例6，可以通过使用具有层叠结构的电容器76和具有单层结构的电容器77来完成电容的微调。
(实施例7)
在实施例7中，将描述使用如实施例1至实施例6所述的电容器的电子设备。将描述蜂窝电话作为电子设备的一个例子。图36是说明蜂窝电话的发送器和接收器部分的结构的框图。如图36所示，发送器和接收器部分80配备有天线81、天线开关82、RF(射频)滤波器83、RF-IC(发送器和接收器装置)84、基带部分85以及PA模块86。此外，RF-IC 84具有LNA(低噪声放大器)87、PGA 88、TXVCO(压控振荡器)89、RFVCO 90、IFVCO 91、DC/VCXO 92等等。
接下来将简要地描述蜂窝电话的无线电波接收行为的一个例子。由天线81接收的RF信号通过天线开关82发送到接收器侧。如此接收的RF信号经由RF滤波器83输入到RF-IC 84中。如此输入到RF-IC 84中的RF信号被LNA 87放大。然后，在直接转换混合器中，该放大信号经受正交解调，由此可以直接获得基带信号。通过PGA 88中的增益控制，各个基带信号被发送到在其中它们被处理的基带部分85。以此方式，可以接收无线电波。
接下来将简要地描述蜂窝电话的无线电波发送行为的一个例子。当基带信号从基带部分85输入到RF-IC 84时，在RF-IC 84处利用基带信号对IF信号进行正交调制。在包括TXVCO 89的PLL电路中，将IF信号频率转换成RF信号。RF-IC 84的合成器经由内置的RFVCO 90、IFVCO 91或分频器提供本地信号到每个块。使用DC/VCXO 92产生基准时钟。通过PA模块86放大由RF-IC 84产生的RF信号。经由天线开关82，从天线81发送该RF信号。以此方式，可以发送无线电波。
RF-IC 84包括图36所示的多种电路。这些电路被安装在一个半导体芯片上。换句话说，在一个半导体芯片上方形成RF-IC。图37是说明LNA 87的电路的一个例子。如从图37可见，LNA 87使用多个电容器。LNA 87是低噪声放大器，以及在该LNA 87的输入部分处布置的电容器用于阻抗匹配。
图38是说明PGA 88中包括的带通滤波器的一个例子。图38所示的带通滤波器具有仅仅允许具有特定范围内的频率的信号从其通过的功能。由图可见，它使用多个电容器。
图39和图40各说明压控振荡器的一个例子。图39或图40所示的压控振荡器是由用于施加负阻的放大器电路和LC谐振电路组成的差分型振荡器。该示图表明它使用多个电容器。因此，RF-IC 84中形成的电路使用多个电容器。考虑到它们的高频特性和噪声特性，要求这些电容器是低损耗的电容器，具有较少寄生电阻或寄生电容。通过使用如以上实施例1至实施例6中所述的具有减小的寄生电容的电容器，可以为RF-IC 84提供低损耗且高性能的电容器。
RF-IC 84的每个电路使用许多电容器，例如，如图37至图40所示。RF-IC的这些电容器的总电容大约是10nF。当这些电容由栅电容(扩散电容)组成时，需要约2.5mm2的面积。这里，栅电容的单位电容设为例如4fF/μm2。
RF-IC 84通常由三层至六层的多级互连组成，但是用于互连的面积目前每层从20％至40％，暗示剩有大的未使用面积。通过将如实施例1至实施例6所述的电容器用于RF-IC 84以及有效地将它们布置在多级互连中，可以减小栅电容的形成区域的面积。例如，在3.5mm×3.5mm半导体芯片的情况下，当在互连之间形成对应于2.5mm2的栅电容的部分时，半导体芯片的必要尺寸变为3.5mm×3.5mm-2.5mm2＝9.75mm2，并且面积可以减小约20％。结果，由一个硅晶片可得到的半导体芯片的数目可以增加约20％，带来每个半导体芯片的生产成本的降低。
这里，RF-IC 84的供给电压几乎不会被减小，以致每个电容器必须具有一定的击穿电压。如实施例4所述，通过形成侧壁可以提高电容器的耐压。因此，RF-IC 84使用如实施例4所述的电容器可以提高耐压，带来RF-IC 84的可靠性的提高。
在实施例7中，描述了将如实施例1至实施例6所述的电容器应用于RF-IC 84的例子。它们不仅可以应用于RF-IC 84，而且可以应用于例如PA模块86。
基于某些实施例已经具体描述了由本发明人做出的本发明。但是本发明不局限于它们，而是在不脱离本发明的范围的情况下，可以进行改变。
本发明可以广泛用于半导体器件的制造。

Claims (20)

1.一种半导体器件，包括：
由金属膜制成的第一电极；
形成在所述第一电极上方的第一电容器绝缘膜；
由金属膜制成且形成在所述第一电容器绝缘膜上方的第二电极；
形成在所述第二电极上方的第二电容器绝缘膜；以及
由金属膜制成且形成在所述第二电容器绝缘膜上方的第三电极，
其中所述第一电极包括一个具有不与所述第一电容器绝缘膜直接接触的部分的电容器。
2.根据权利要求1的半导体器件，
其中，在所述第一电极的不与所述第一电容器绝缘膜直接接触的所述部分和所述第一电容器绝缘膜之间形成第一绝缘膜。
3.根据权利要求1的半导体器件，
其中，所述第二电极具有不与所述第二电容器绝缘膜直接接触的部分。
4.根据权利要求3的半导体器件，
其中，在所述第二电极的不与所述第二电容器绝缘膜直接接触的所述部分和所述第二电容器绝缘膜之间形成第二绝缘膜。
5.根据权利要求1的半导体器件，
其中，所述第一电容器绝缘膜与所述第一电极的接触面积大于所述第二电容器绝缘膜与所述第二电极的接触面积。
6.根据权利要求1的半导体器件，
其中，所述第二电极用作信号互连或电源互连。
7.根据权利要求1的半导体器件，
其中，在电容形成区域中，所述第一电极与所述第一电容器绝缘膜直接接触。
8.根据权利要求1的半导体器件，
其中，所述第一电极电连接到所述第三电极。
9.根据权利要求8的半导体器件，
其中，具有所述第一电极、所述第一电容器绝缘膜和所述第二电极的第一电容器并联连接到具有所述第二电极、所述第二电容器绝缘膜和所述第三电极的第二电容器。
10.根据权利要求9的半导体器件，
其中，在所述第二电容器上方形成第三电容器，并且所述第三电容器并联连接到所述第一电容器和所述第二电容器。
11.根据权利要求9的半导体器件，
其中，在除所述第一电容器和所述第二电容器的形成区域之外的区域中形成第四电容器，并且所述第四电容器并联连接到所述第一电容器和所述第二电容器。
12.根据权利要求1的半导体器件，
其中所述第二电极具有在其中布置的台阶差。
13.根据权利要求12的半导体器件，
其中所述台阶差在其侧表面上方具有由绝缘膜制成的侧壁。
14.根据权利要求1的半导体器件，
其中所述第一电极、所述第二电极和所述第三电极均由铝膜或钨膜制成。
15.根据权利要求1的半导体器件，
其中所述第一电容器绝缘膜和所述第二电容器绝缘膜均由氧化硅膜、氮化硅膜、氧化铝膜或包含钽或铪的氧化物的膜中的任意一种制成。
16.一种用于发送或接收电波的发送器-接收器装置，包括：
由金属膜制成的第一电极；
形成在所述第一电极上方的第一电容器绝缘膜；
由金属膜制成且形成在所述第一电容器绝缘膜上方的第二电极；
形成在所述第二电极上方的第二电容器绝缘膜；以及
由形成在所述第二电容器绝缘膜上方的金属膜制成的第三电极，
其中所述第一电极包括一个具有不与所述第一电容器绝缘膜直接接触的部分的电容器。
17.根据权利要求16的发送器-接收器装置，
其中所述第二电极用作信号互连或电源互连。
18.根据权利要求16的发送器-接收器装置，
其中所述第二电极具有在其中布置的台阶差。
19.一种半导体器件的制造方法，包括以下步骤：
(a)在半导体衬底上方形成第一电极；
(b)在所述第一电极上方形成第一绝缘膜；
(c)在所述第一绝缘膜中形成到达所述第一电极的第一开口部分；
(d)在包括所述第一开口部分的内部的所述第一绝缘膜上方形成第一电容器绝缘膜；
(e)在包括所述第一开口部分的内部的所述第一电容器绝缘膜上方形成第一导体膜；
(f)构图所述第一导体膜，以形成第二电极；
(g)在包括所述第二电极的上表面的所述半导体衬底上方形成第二绝缘膜；
(h)在所述第二绝缘膜中形成到达所述第二电极的第二开口部分；
(i)在包括所述第二开口部分的内部的所述第二绝缘膜上方形成第二电容器绝缘膜；
(j)在包括所述第二开口部分的内部的所述第二电容器绝缘膜上方形成第二导体膜；以及
(k)构图所述第二导体膜，以形成第三电极。
20.根据权利要求19的半导体器件的制造方法，还包括以下步骤：
(l)在步骤(b)之后但是在步骤(c)之前，在包括所述第一开口部分的内部的所述第一绝缘膜上方形成第三绝缘膜；以及
(m)在步骤(b)之后但是在步骤(c)之前，各向异性地刻蚀所述第三绝缘膜，以在所述第一开口部分的侧表面上方形成侧壁。
CNA2006100935372A 2005-06-27 2006-06-26 半导体器件、rf－ic及其制造方法 Pending CN1893067A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP186967/2005 2005-06-27
JP2005186967A JP4928748B2 (ja) 2005-06-27 2005-06-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN1893067A true CN1893067A (zh) 2007-01-10

Family

ID=37566316

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100935372A Pending CN1893067A (zh) 2005-06-27 2006-06-26 半导体器件、rf－ic及其制造方法

Country Status (3)

Country Link
US (3) US20060289917A1 (zh)
JP (1) JP4928748B2 (zh)
CN (1) CN1893067A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916759A (zh) * 2008-12-03 2010-12-15 恩益禧电子股份有限公司 半导体器件和制造半导体器件的方法
CN101636834B (zh) * 2007-03-20 2012-02-08 富士通半导体股份有限公司 半导体器件及其制造方法
CN102449846A (zh) * 2009-06-03 2012-05-09 株式会社村田制作所 无线ic器件及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016490A (ja) * 2006-07-03 2008-01-24 Nec Electronics Corp 半導体装置
JP5135827B2 (ja) * 2007-02-27 2013-02-06 株式会社日立製作所 半導体装置及びその製造方法
JP5194549B2 (ja) * 2007-04-27 2013-05-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010003742A (ja) * 2008-06-18 2010-01-07 Fujitsu Microelectronics Ltd 半導体装置、及び薄膜キャパシタの製造方法
JP2010140972A (ja) 2008-12-09 2010-06-24 Renesas Electronics Corp 半導体装置
US8854865B2 (en) * 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN116325121A (zh) * 2020-11-10 2023-06-23 松下知识产权经营株式会社 半导体装置及摄像装置
US11894297B2 (en) * 2021-07-29 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal capacitor having electrodes with increasing thickness

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
JP3749776B2 (ja) * 1997-02-28 2006-03-01 株式会社東芝 半導体装置
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
TW386289B (en) * 1997-07-03 2000-04-01 Matsushita Electronics Corp Capacitance element and manufacturing thereof
JP3199004B2 (ja) * 1997-11-10 2001-08-13 日本電気株式会社 半導体装置およびその製造方法
US6911371B2 (en) * 1997-12-19 2005-06-28 Micron Technology, Inc. Capacitor forming methods with barrier layers to threshold voltage shift inducing material
JP3516593B2 (ja) * 1998-09-22 2004-04-05 シャープ株式会社 半導体装置及びその製造方法
JP2001102529A (ja) * 1999-09-28 2001-04-13 Hitachi Ltd Ｍｉｍ構造の容量素子及びそれを有する半導体集積回路装置
US6411494B1 (en) * 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
DE10141877B4 (de) * 2001-08-28 2007-02-08 Infineon Technologies Ag Halbleiterbauteil und Konvertereinrichtung
JP3553535B2 (ja) * 2001-09-28 2004-08-11 ユーディナデバイス株式会社 容量素子及びその製造方法
DE10161285A1 (de) * 2001-12-13 2003-07-03 Infineon Technologies Ag Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
FR2834387B1 (fr) * 2001-12-31 2004-02-27 Memscap Composant electronique incorporant un circuit integre et un micro-condensateur
JP2003218219A (ja) * 2002-01-22 2003-07-31 Nec Kansai Ltd 半導体キャパシタおよびその製造方法
US20030197215A1 (en) * 2002-02-05 2003-10-23 International Business Machines Corporation A dual stacked metal-insulator-metal capacitor and method for making same
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4094904B2 (ja) * 2002-07-22 2008-06-04 三菱電機株式会社 半導体装置
KR100482029B1 (ko) * 2002-07-25 2005-04-13 동부아남반도체 주식회사 엠아이엠 캐패시터 형성방법
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
DE10341564B4 (de) * 2003-09-09 2007-11-22 Infineon Technologies Ag Kondensatoranordnung und Verfahren zur Herstellung derselben
US20050082592A1 (en) * 2003-10-16 2005-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Compact capacitor structure having high unit capacitance
US20050116276A1 (en) * 2003-11-28 2005-06-02 Jing-Horng Gau Metal-insulator-metal (MIM) capacitor and fabrication method for making the same
JP2005167536A (ja) * 2003-12-02 2005-06-23 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
KR100549223B1 (ko) * 2003-12-24 2006-02-03 한국전자통신연구원 전류궤환형 전압제어발진기
KR100591148B1 (ko) * 2003-12-31 2006-06-19 동부일렉트로닉스 주식회사 반도체 장치의 캐패시터 및 그의 제조 방법
KR100549002B1 (ko) * 2004-02-04 2006-02-02 삼성전자주식회사 복층 엠아이엠 커패시터를 갖는 반도체소자 및 그것을제조하는 방법
US7603098B2 (en) * 2004-03-31 2009-10-13 Broadcom Corporation Programmable IF frequency filter for enabling a compromise between DC offset rejection and image rejection
EP1628327A2 (en) * 2004-08-20 2006-02-22 Matsushita Electric Industrial Co., Ltd. Dielectric memory device and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636834B (zh) * 2007-03-20 2012-02-08 富士通半导体股份有限公司 半导体器件及其制造方法
CN101916759A (zh) * 2008-12-03 2010-12-15 恩益禧电子股份有限公司 半导体器件和制造半导体器件的方法
CN102449846A (zh) * 2009-06-03 2012-05-09 株式会社村田制作所 无线ic器件及其制造方法
CN102449846B (zh) * 2009-06-03 2015-02-04 株式会社村田制作所 无线ic器件及其制造方法

Also Published As

Publication number Publication date
US20100320568A1 (en) 2010-12-23
JP4928748B2 (ja) 2012-05-09
US20100013568A1 (en) 2010-01-21
US20060289917A1 (en) 2006-12-28
US8183616B2 (en) 2012-05-22
JP2007005719A (ja) 2007-01-11

Similar Documents

Publication Publication Date Title
CN1893067A (zh) 半导体器件、rf－ic及其制造方法
CN1527476A (zh) 振荡电路和l负载差动电路
CN1226803C (zh) 射频（rf）器件和采用它的通信装置
KR101026339B1 (ko) 평행 플레이트 트렌치 캐패시터를 가진 반도체 디바이스
US7872292B2 (en) Capacitance dielectric layer and capacitor
US7868425B2 (en) Semiconductor device and manufacturing method of the same
US8912844B2 (en) Semiconductor structure and method for reducing noise therein
US11398545B2 (en) Single-mask, high-q performance metal-insulator-metal capacitor (MIMCAP)
CN1623229A (zh) 高频组件及其制造方法
CN1625808A (zh) 使用低介电常数材料膜的半导体器件及其制造方法
CN1485919A (zh) 半导体器件
CN101789429A (zh) 金属-绝缘体-金属电容结构及其制造方法
US9953923B2 (en) Metallization stack and semiconductor device and electronic device including the same
CN1213467C (zh) 化合物半导体开关电路装置
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
WO2024087535A1 (zh) 一种转接板结构及其制备方法
CN1992108A (zh) 薄膜器件及其制造方法
CN1466222A (zh) 具有电容器的半导体器件
US20100052095A1 (en) Inductor for semiconductor device and method of fabricating the same
CN1485865A (zh) 电容器、电路板以及制造该电容器和电路板的方法
CN1216426C (zh) 化合物半导体开关电路装置
CN1806331A (zh) 开关电容电路及其半导体集成电路
CN1340833A (zh) 温度补偿用薄膜电容器
CN113506821B (zh) 半导体器件
CN1270377C (zh) 低阻抗去耦装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070110