CN101047175A - 薄膜器件 - Google Patents

薄膜器件 Download PDF

Info

Publication number
CN101047175A
CN101047175A CNA2007100921976A CN200710092197A CN101047175A CN 101047175 A CN101047175 A CN 101047175A CN A2007100921976 A CNA2007100921976 A CN A2007100921976A CN 200710092197 A CN200710092197 A CN 200710092197A CN 101047175 A CN101047175 A CN 101047175A
Authority
CN
China
Prior art keywords
conductor layer
face
thin
film
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100921976A
Other languages
English (en)
Other versions
CN101047175B (zh
Inventor
桑岛一
宫崎雅弘
古屋晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101047175A publication Critical patent/CN101047175A/zh
Application granted granted Critical
Publication of CN101047175B publication Critical patent/CN101047175B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明的薄膜器件具有器件主体和四个端子电极。器件主体具有四个侧面，各端子电极以与各侧面的一部分接触的方式配置。器件主体包括：用于构成第一无源元件的下部导体层和用于构成第二无源元件的上部导体层。在器件主体的侧面，下部导体层的端面和上部导体层的端面电连接并且物理连接。端子电极与下部导体层的端面以及上部导体层的端面接触，从而连接在下部导体层以及上部导体层。

Description

薄膜器件
技术领域
本发明涉及具有导体层以及与该导体层连接的端子电极的薄膜器件。
背景技术
近年来，随着移动电话机等高频电子设备的小型化、薄型化的要求，要求安装在高频电子设备上的电子部件的小型化、厚度薄。在电子部件上采用了使用薄膜形成技术在衬底上形成绝缘层或者导体层等而构成的结构。在本申请中，将这样使用薄膜形成技术所形成的电子部件称为薄膜器件。
在薄膜器件中，设置将导体层连接到外部电路上用的端子电极。此处，将薄膜器件中的端子电极以外的部分称为器件主体。连接在端子电极上的导体层例如以如下方式形成：包含布线部分，该布线部分的端面在器件主体的侧面露出。此时，端子电极例如配置在器件主体的侧面上，以便与布线部分的端面连接。
以下，对在器件主体的侧面配置有端子电极的薄膜器件的制造方法的一例进行说明。在该制造方法中，首先，在一枚晶片(衬底)上形成与多个薄膜器件对应的导体层等，由此，制作薄膜器件用基础结构体。该基础结构体包含分别成为器件主体的多个器件主体预定部。此外，在基础结构体上，在相邻的器件主体预定部之间设定除去预定部。然后，在除去预定部的位置切断基础结构体，由此，使多个器件主体预定部分离，制作多个器件主体。这样，切断基础结构体，由此，形成器件主体的侧面，并且，在该侧面上，与端子电极连接的布线部分的端面露出。然后，在器件主体的侧面形成端子电极。
但是，为了薄膜器件的小型化、厚度薄，使导体层等层较薄很有效。但是，在如上所述的制造方法中，若使导体层较薄，则与端子电极连接的布线部分的端面面积减小。其结果是，产生如下问题：导体层和端子电极接触的区域的面积减小，难以确保导体层与端子电极的连接可靠性。
为了避免如上所述的问题，考虑使布线部分的宽度增大，由此，将增大布线部分的端面的面积。但是，此种情况下，存在如下问题：在薄膜器件中，布线部分的密度降低，薄膜器件的小型化较困难，或者布线部分的阻抗偏离所希望的值，薄膜器件的特性恶化。此外，将会导致如下问题产生：在薄膜器件中，配置布线部分的区域的面积增大，难以实现节省薄膜器件的空间和小型化。
在特开平10-163002号公报中记载了如下技术：在衬底上配置内部导体膜、在内部导体膜的端面上连接有外部端子的芯片型电子部件中，使内部导体膜的端面相对于衬底的切断面倾斜。
此外，在特开平11-3833号公报中记载了如下技术：在衬底上配置电极、在电极的端面上连接有外部端子的电子部件中，使衬底上的电极的端面相对于衬底的切断面倾斜。
此外，在特开平2-121313号公报中记载了如下技术：在衬底上交替地层叠三层以上的内部电极层和两层以上的电介质层，在衬底的侧面，配置了与内部电极层连接的外部电极。在特开平2-121313号公报中记载了如下技术：使在电路上构成一个电容器的一个电极的两层内部电极层在衬底的侧面附近重合，使外部电极与该两层的内部电极层的重合部分连接。
此外，在特开平5-129149号公报中记载了如下技术：在衬底上交替地层叠四层内部电极和四层薄膜电介质，在衬底的侧面，配置了与内部电极连接的外部电极。在特开平5-129149号公报中记载了如下技术：使在电路上构成一个电容器的一个电极的两层内部电极层在衬底的侧面附近重合，将外部电极与该两层的内部电极层的重合部分连接。
在以下的说明中，可以将特开平10-163002号公报中的外部端子电极、特开平11-3833号公报中的外部端子、特开平2-121313号公报中以及特开平5-129149号公报中外部电极的任意一个叫做端子电极。
如上所述，在器件主体的侧面配置有端子电极的薄膜器件中，若使导体层变薄，则连接到端子电极上的布线部分的端面面积减小，其结果是，存在如下问题：导体层和端子电极接触的区域的面积减小，难以确保导体层与端子电极的连接可靠性。
若按照特开平10-163002号公报或者特开平11-3833号公报中记载的技术，能够使导体层和端子电极接触的区域的面积增加，但是，其面积增加量很少。因此，在特开平10-163002号公报或者特开平11-3833号公报记载的技术中，难以充分确保导体层与端子电极的连接可靠性。
根据特开平2-121313号公报或特开平5-129149号公报中记载的技术，与端子电极只与一层导体层的端面接触的情况相比，能够增加导体层和端子电极接触的区域的面积。但是，特开平2-121313号公报或特开平5-129149号公报中记载的技术只能应用于在电路上构成一个电容器的一个电极的导体层存在多个的情况。当电路上构成一个电容器的一个电极的导体层存在多个的情况下，薄膜器件的小型化、厚度薄较困难。
发明内容
本发明的目的在于提供一种具有导体层和与该导体层连接的端子电极的薄膜器件，其能够提高导体层和端子电极的连接可靠性，并能够谋求薄膜器件的小型化、厚度薄的薄膜器件。
本发明的第1薄膜器件具有层叠体和端子电极。层叠体包括配置在层叠方向不同的位置的多个导体层、和配置在层叠方向相邻的两个导体层之间的绝缘层，并且还具有侧面。端子电极以与层叠体的侧面连接的方式配置。层叠体具有分别使用一层以上的导体层来构成的第一以及第二无源元件。多个导体层包括为了构成第一无源元件而使用的第一导体层和为了构成第二无源元件而使用的、配置在层叠方向与第一导体层不同位置的第二导体层。在层叠体的侧面，第一导体层的端面和第二导体层的端面电连接并且物理连接，端子电极与第一导体层的端面以及第二导体层的端面接触，从而与第一以及第二导体层连接。
在本发明的第1薄膜器件中，在层叠体的侧面，端子电极与电连接并且物理连接的第一导体层的端面以及第二导体层的端面接触，并连接在第一以及第二导体层的端面。
在本发明的第1薄膜器件中，第一无源元件和第二无源元件可以是彼此不同的电容器，也可以是彼此不同的电感器。并且，这些构成并列电路的两个电容器可以在电路上看成一个电容器，所以，这样的两个电容器不包括在作为本发明的第一无源元件以及第二无源元件的“彼此不同的电容器”中。
此外，在本发明的第1薄膜器件中，沿层叠方向排列的导体层的最大数目可以是2。
本发明的第2薄膜器件具有层叠体和端子电极。层叠体包括配置在层叠方向不同的位置的多个导体层、和配置在层叠方向相邻的两个导体层之间的绝缘层，并且还具有侧面。端子电极以与层叠体的侧面连接的方式配置。此外，层叠体具有使用一层以上的导体层来构成的无源元件。多个导体层包括为了构成元源元件而使用的第一导体层、和配置在层叠方向与第一导体层不同的位置的、不能用于构成所述无源元件而使用的第二导体层。在层叠体的侧面，第一导体层的端面和第二导体层的端面电连接并且物理连接，端子电极与第一导体层的端面以及第二导体层的端面接触，从而与第一以及第二导体层连接。
本发明的第2薄膜器件中，在层叠体的侧面，端子电极与电连接并且物理连接的第一导体层的端面以及第二导体层的端面接触，从而与第一以及第二导体层连接。
在本发明的第2薄膜器件中，沿层叠方向上排列的导体层的最大数目可以是2。
在本发明的第1以及第2薄膜器件中，在层叠体的侧面，端子电极与电连接并且物理连接的第一导体层的端面以及第二导体层的端面连接，从而与第一以及第二导体层连接。由此，按照本发明，能够增大导体层与端子电极接触的区域的面积，其结果是，能够提高导体层和端子电极的连接可靠性。此外，本发明中，为了形成与端子电极连接的面而使用的第一导体层和第二导体层不是为了构成同一个无源元件而使用的导体层。因此，按照本发明，为了形成与端子电极连接的面，为了构成一个无源元件而使用的导体层的数目不需要是所需以上的数目，其结果是，能够谋求薄膜器件的小型化、厚度薄。
在本发明的第一以及第二薄膜器件中，沿层叠方向排列的导体层的最大数目为2时，特别地能够谋求薄膜器件的小型化、厚度薄。
本发明的其他目的、特征以及利益能够通过以下的说明可知。
附图说明
图1是本发明第一实施方式的薄膜器件的剖面图。
图2是本发明第一实施方式的薄膜器件的其他剖面图。
图3是本发明第一实施方式的薄膜器件的平面图。
图4是表示本发明第一实施方式的薄膜器件所包含的下部导体层的平面图。
图5是表示本发明第一实施方式的薄膜器件所包含的绝缘膜的平面图。
图6是表示本发明第一实施方式的薄膜器件所包含的电介质膜的平面图。
图7是表示本发明第一实施方式的薄膜器件所包含的上部导体层的平面图。
图8是表示本发明第一实施方式的薄膜器件所包含的保护膜的平面图。
图9是表示本发明第一实施方式的薄膜器件的电路结构的电路图。
图10是表示本发明第一实施方式的薄膜器件制造方法的剖面图。
图11是表示与图10所示步骤连续的步骤的剖面图。
图12是本发明第二实施方式的薄膜器件的剖面图。
图13是本发明第二实施方式的薄膜器件的其他剖面图。
图14是本发明第二实施方式的薄膜器件的平面图。
图15是表示本发明第二实施方式的薄膜器件所包含的下部导体层的平面图。
图16是表示本发明第二实施方式的薄膜器件所包含的绝缘膜的平面图。
图17是表示本发明的第二实施方式的薄膜器件所包含的电介质膜的平面图。
图18是表示本发明第二实施方式的薄膜器件所包含的上部导体层的平面图。
图19是表示本发明第二实施方式的薄膜器件所包含的保护膜的平面图。
图20是表示本发明第二实施方式的薄膜器件电路结构的电路图。
具体实施方式
第一实施方式
以下参照附图对本发明的实施方式进行详细地说明。首先，参照图9对本发明第一实施方式的薄膜器件的电路结构进行说明。图9是表示本实施方式的薄膜器件的电路结构的电路图。本实施方式的薄膜器件1具有低通滤波器的功能。
如图9所示，本实施方式的薄膜器件1具有进行信号输入输出的两个输入输出端子101、102、三个电容器111、112、113、一个电感器114。电容器111的一端与输入输出端子101连接，电容器111的另一端接地。电容器112的一端与输入输出端子102连接，电容器112的另一端接地。电容器113的一端与输入输出端子101连接，电容器113的另一端与输入输出端子102连接。电感器114的一端与输入输出端子101连接，电感器114的另一端与输入输出端子102连接。
然后，参照图1到图8对本实施方式的薄膜器件1的结构进行说明。图1以及图2分别是薄膜器件1的剖面图。图3是薄膜器件1的平面图。图1示出了在图3中以I-I线所示的剖面。图2示出了在图3中以II-II线所示的剖面。图4是薄膜器件1所包含的下部导体层的平面图。图5是薄膜器件1所包含的绝缘层的平面图。图6是薄膜器件1所包含的电介质膜的平面图。图7是薄膜器件1所包含的上部导体层的平面图。图8是薄膜器件1所包含的保护膜的平面图。
如图1到图3所示，薄膜器件1具有器件主体1B和4个端子电极11～14。器件主体1B对应于本发明的层叠体。器件主体1B大致为长方体形状，具有上表面1a、底面1b、连接这些上表面1a和底面1b的四个侧面1c～1f。端子电极11～14以分别与侧面1c～1f的一部分接触的方式进行配置。端子电极11构成图9中的输入输出端子101。端子电极12构成图9中的输入输出端子102。端子电极13、14接地。
器件主体1B具有衬底2、在该衬底2上依次层叠的平坦化膜3、下部导体层41～43、绝缘层5、电介质膜6、上部导体层71～74以及保护膜8。
衬底2构成为长方体形状。此外，衬底2具有彼此朝向相反侧的上表面2a以及下表面2b、连接上表面2a和下表面2b的4个侧面2c～2f。衬底2例如由绝缘材料(电介质材料)构成。构成衬底2的绝缘材料可以是无机材料，也可以是有机材料。作为构成衬底2的绝缘材料，例如可以使用Al2O3。此外，衬底2可以由半导体材料构成。
平坦化膜3由绝缘材料构成。构成平坦化膜3的绝缘材料可以是无机材料，也可以是有机材料。作为构成平坦化膜3的无机材料，例如可以使用Al2O3。作为构成平坦化膜3的有机材料，例如可以使用树脂。此种情况下，树脂可以是热可塑性树脂和热固化性树脂的任意一种。平坦化膜3上表面的表面粗糙度比衬底2上表面的表面粗糙度小。因此，平坦化膜3具有减小下部导体层41～43基底的表面粗糙度的功能。在平坦化膜3上吸收衬底2上表面的凹凸，可谋求平坦化膜3上表面变平坦。因此，优选平坦化膜3的厚度在0.1～10μm的范围内。在衬底2由绝缘材料构成，并且其上表面的表面粗糙度充分小的情况下，可以不设置平坦化膜3，而在衬底2上直接配置下部导体层41～43。
下部导体层41～43、上部导体层71～74、端子电极11～14由导电材料构成。优选下部导体层41～43的厚度在5～10μm的范围内。优选上部导体层71～74的厚度在5～10μm的范围内。考虑到在角部或者台阶差上不产生端子电极11～14的断线，优选端子电极11～14的厚度在0.5～10μm的范围内。
绝缘层5和保护膜8都由绝缘材料构成。构成绝缘层5和保护膜8的各绝缘材料可以是无机材料，也可以是有机材料。作为构成绝缘层5和保护膜8的无机材料，例如，可以使用Al2O3。作为构成绝缘层5和保护膜8的有机材料，例如，可以使用树脂。此种情况下，树脂可以是热可塑性树脂和热固化性树脂的任意一种。作为树脂，可以使用聚酰亚胺系树脂、丙稀系树脂、环氧系树脂、四氟化乙烯树脂、变性聚苯醚、液晶聚合物、变性聚酰亚胺。此外，树脂可以是感光性树脂。为了使上部导体层与下部导体层的绝缘可靠性良好，并且，为了抑制浮置电容等的无用成分的产生以使高频特性良好，绝缘层5的厚度优选在0.1～10μm的范围内。为了由保护膜8保护产品内部，保护膜8的厚度优选在1～50μm的范围内。
电介质膜6由电介质材料构成。构成电介质膜6的电介质材料优选是无机材料。作为构成电介质膜6的电介质材料，例如，可以使用Al2O3、Si4N3或者SiO2。电介质膜6的厚度优选在0.02～1μm的范围内，进一步优选在0.05～0.5μm的范围内。
然后，参照图4，对下部导体层41～43的形状进行说明。图4是表示下部导体层41～43的平面图。下部导体层41具有引出电极部41a、与该引出电极部41a连接的电容器结构部41b以及一端部与电容器构成部41b连接的电感器结构部41c。从上方观察下部导体层41时，下部导体层41具有配置在与衬底2的上表面2a和侧面2c之间的棱线(稜線)重叠的位置上的端面41E。端面41E也是引出电极部41a的端面。
下部导体层42具有引出电极部42a、与该引出电极部42a连接的布线部42b。从上方观察下部导体层42时，下部导体层42具有配置在与衬底2的上表面2a和侧面2d之间的棱线重叠的位置上的端面42E。端面42E也是引出电极部42a的端面。
下部导体层43具有引出电极部43a1、43a2、和连接引出电极部43a1、43a2的电容器结构部43b。从上方观察下部导体层43时，下部导体层43具有配置在与衬底2的上表面2a和侧面2e之间的棱线重叠的位置上的端面43E1。端面43E1也是引出电极部43a1的端面。此外，从上方观察下部导体层43时，下部导体层43具有配置在与衬底2的上表面2a和侧面2f之间的棱线重叠的位置上的端面43E2。端面43E2也是引出电极部43a2的端面。
然后，参照图5对绝缘层5的形状进行说明。图5是表示绝缘层5的平面图。绝缘层5覆盖平坦化膜3以及下部导体层41～43的大部分。在绝缘层5上形成开口部51～55。开口部51、52配置在下部导体层41的电容器结构部41b上方的位置上。开口部53配置在下部导体层43的电容器结构部43b上方的位置上。开口部54配置在下部导体层41的电感器结构部41c的另一端部附近的、上方的位置上。开口部55配置在下部导体层42的布线部42b的、上方的位置上。
此外，绝缘层5具有分别从绝缘层5的外缘向内侧凹陷的形状的4个凹部5c～5f。凹部5c～5f分别配置在与衬底2的侧面2c～2f对应的位置上。此外，凹部5c～5f分别使引出电极部41a、42a、43a1、43a2的上表面露出。
然后，参照图6对电介质膜6的形状进行说明。图6示出电介质膜6的平面图。电介质膜6覆盖绝缘层5的整个上表面。此外，电介质膜6也配置在开口部51、52、53内。在电介质膜6上，形成开口部64、65。开口部64配置在绝缘层5的开口部54上方的位置上。开口部65配置在绝缘层5的开口部55上方的位置上。
此外，电介质膜6具有分别从电介质膜6的外缘向内侧凹陷的形状的4个凹部6c～6f。凹部6c～6f分别配置在绝缘层5的凹部5c～5f上方的位置上。此外，凹部6c～6f分别使引出电极部41a、42a、43a1、43a2的上表面露出。
然后，参照图7，对上部导体层71～74的形状进行说明。图7是表示上部导体层71～74的平面图。上部导体层71具有引出电极部71a、与引出电极部71a连接的宽幅部71b。从上方观察上部导体层71时，上部导体层71具有配置在与衬底2的上表面2a和侧面2c之间的棱线重叠的位置上的端面71E。端面71E也是引出电极部71a的端面。
上部导体层72具有引出电极部72a、与引出电极部72a连接的宽幅部72b。从上方观察上部导体层72时，上部导体层72具有配置在与衬底2的上表面2a和侧面2d之间的棱线重叠的位置上的端面72E。端面72E也是引出电极部72a的端面。
上部导体层73具有引出电极部73a1、73a2、和连接引出电极部73a1、73a2的电容器结构部73b。从上方观察上部导体层73时，上部导体层73具有配置在与衬底2的上表面2a和侧面2e之间的棱线重叠的位置上的端面73E1。端面73E1也是引出电极部73a1的端面。此外，从上方观察上部导体层73时，上部导体层73具有配置在与衬底2的上表面2a和侧面2f之间的棱线重叠的位置上的端面73E2。端面73E2也是引出电极部73a2的端面。电容器结构部73b的一部分配置在开口部51内，通过电介质膜6，与下部导体层41的电容器结构部41b的一部分对置。这些电容器结构部73b、41b的各一部分与电介质膜6构成图9中的电容器111。
上部导体层74具有电容器结构部74a、74b和连接电容器结构部74a、74b的布线部74c。电容器结构部74a的一部分配置在开口部52内，通过电介质膜6与下部导体层41的电容器结构部41b的另一部分对置。这些电容器结构部74a、41b的各一部分和电介质膜6构成图9的电容器113。电容器结构部74b的一部分配置在开口部53内，通过电介质膜6与下部导体层43的电容器结构部43b的一部分对置。这些电容器结构部74b、43b的各一部分和电介质膜6构成图9的电容器112。此外，电容器结构部74b的另一部分配置在开口部65、55内，与下部导体层42的布线部42b连接。此外，电容器结构部74c的一部分配置在开口部64、54内，与下部导体层41的电感器结构部41c的另一端部附近的部分连接。电感器结构部41c构成图9的电感器114。
此外，引出电极部71a、72a、73a1、73a2分别与引出电极部41a、42a、43a1、43a2连接。
然后，参照图8对保护膜8的形状进行说明。图8是表示保护膜8的平面图。保护膜8覆盖上部导体层71～74的大部分。保护膜8具有分别从保护膜8的外缘向内侧凹陷的形状的4个凹部8c～8f。凹部8c～8f分别配置在电介质膜6的凹部6c～6f上方的位置上。此外，凹部8c～8f分别使引出电极部71a、72a、73a1、73a2的上表面露出。
然后，参照图1到图3对端子电极11～14和导体层的连接进行详细说明。如图2所示，在器件主体1B的侧面1c，下部导体层41的端面41E和上部导体层71的端面71E电连接并且物理连接。由此，端面41E、71E形成连续的一个端子连接面91c。此外，如图2所示，在器件主体1B的侧面1d，下部导体层42的端面42E和上部导体层72的端面72E电连接并且物理连接。由此，端面42E、72E形成连续的一个端子连接面91d。此外，如图1所示，在器件主体1B的侧面1e，下部导体层43的端面43E1和上部导体层73的端面73E1电连接并且物理连接。由此，端面43E1、73E1形成连续的一个端子连接面91e。此外，如图1所示，在器件主体1B的侧面1f，下部导体层43的端面43E2和上部导体层73的端面73E2电连接并且物理连接。由此，端面43E2、73E2形成连续的一个端子连接面91f。
如图2所示，端子电极11以与器件主体1B的侧面1c的一部分以及与侧面1c连续的底面1b的一部分接触的方式进行配置。端子电极11的宽度比侧面1c的宽度小。此外，端子电极11与端面41E、71E即端子连接面91c接触，从而与导体层41、71连接。此外，端子电极11的一部分收存在保护膜8的凹部8c内，从而与上部导体层71的上表面的一部分接触。
如图2所示，端子电极12以与器件主体1B的侧面1d的一部分以及与侧面1d连续的底面1b的一部分接触的方式进行配置。端子电极12的宽度比侧面1d的宽度小。此外，端子电极12与端面42E、72E即端子连接面91d接触，从而与导体层42、72连接。此外，端子电极12的一部分收存在保护膜8的凹部8d内，从而与上部导体层72上表面的一部分接触。
如图1所示，端子电极13以与器件主体1B的侧面1e的一部分以及与侧面1e连续的底面1b的一部分接触的方式进行配置。端子电极13的宽度比侧面1e的宽度小。此外，端子电极13与端面43E1、73E1即端子连接面91e接触，从而与导体层43、73连接。此外，端子电极13的一部分收存在保护膜8的凹部8e内，从而与上部导体层73的上表面的一部分接触。
如图1所示，端子电极14以与器件主体1B的侧面1f的一部分以及与侧面1f连续的底面1b的一部分接触的方式进行配置。端子电极14的宽度比侧面1f的宽度小。此外，端子电极14与端面43E2、73E2即端子连接面91f接触，从而与导体层43、73连接。此外，端子电极14的一部分收存在保护膜8的凹部8f内，从而与上部导体层73上表面的一部分接触。
端子电极11～14都不会超过凹部8c～8f而形成在保护膜8上。在图1～图3所示的例子中，配置在凹部8c～8f内的端子电极11～14的各一部分和凹部8c～8f的边缘之间没有间隙。此外，在该例中，端子电极11～14的上表面和保护膜8的上表面形成连续的平坦的平面。此时，薄膜器件1的上表面为平坦的面。并且，端子电极11～14的各一部分可以配置在凹部8c～8f内，端子电极11～14的各一部分和凹部8c～8f的边缘之间也可以存在间隙。此外，端子电极11～14的上表面和保护膜8的上表面可以形成台阶差。
此外，端子电极11～14可以不配置在器件主体1B的底面1b上。此外，端子电极11～14的下端面可以配置在下部导体层的下表面和器件主体1B的底面1b之间的任意高度的位置上。
然后，参照图10以及图11对本实施方式的薄膜器件1的制造方法进行说明。图10以及图11是用于说明薄膜器件1的制造方法的剖面图。图10以及图11都示出对应于图2的剖面。并且，在以下的说明中，举出各层的材料和厚度的一例，但是，本实施方式的薄膜器件1的制造方法并不限于此。
在本实施方式的薄膜器件1的制造方法中，首先，准备图10所示的晶片2W。晶片2W包括排列为多列的衬底预定部2P、和设置在相邻的衬底预定部2P之间的除去预定部2R。衬底预定部2P是以后成为衬底2的部分。除去预定部2R是以后通过切断晶片2W而被除去的部分。
然后，在晶片2W上形成平坦化膜3。其次，通过研磨使平坦化膜3的上表面平坦化。作为此种情况下的研磨方法，例如，使用化学机械研磨(以下记为CMP)。研磨后的平坦化膜3的厚度例如为2μm。并且，在没有使平坦化膜3的上表面平坦化、平坦化膜3上表面的粗糙度充分小的情况下，不通过研磨使绝缘层3的上表面平坦化亦可。
然后，在平坦化膜3上形成下部导体层41～43。此时，以在除去预定部2R上方的区域露出的方式形成引出电极部41a、42a、43a1、43a2，以便在以后切断晶片2W时，形成与端子电极11～14连接的端面。并且，通过除去预定部2R上方的区域而相邻的2个下部导体层可以在除去预定部2R上方的区域内连接。
下部导体层41～43例如以如下的方式形成。首先，例如，通过溅射法在平坦化膜3上形成电极膜。该电极膜用作以后通过电镀法形成电镀膜时的电极，并且，构成下部导体层41～43的一部分。电极膜例如制作成30nm厚的Ti膜和100nm厚的Cu膜的层叠膜。然后，在电极膜上形成例如8μm厚的光致抗蚀剂层。继而，通过光刻对光致抗蚀剂进行构图，形成框架。该框架具有与应该形成的下部导体层41～43的形状对应的槽部。然后，使用电极膜作为电极，通过电镀法在框架的槽部内形成电镀膜。作为电镀膜的材料，例如，可使用Cu。电镀膜的厚度例如为9～10μm。然后，通过研磨使电镀膜的上表面平坦化。作为此时的研磨方法，例如使用CMP。研磨后的电镀膜的厚度例如为8μm。然后，剥离框架。继而，用干法刻蚀或者湿法刻蚀，除去电极膜的存在于电镀膜下的部分以外的部分。由此，由残留的电极膜以及电镀膜形成下部导体层41～43。
并且，可以代替如上所述的方法，在电极膜上表面整体上形成未被构图的电镀膜，然后，部分地对该电镀膜以及电极膜进行刻蚀，由此，形成下部导体层41～43。或者，可以在平坦化膜3上使用溅射、蒸镀等物理气相生长法，形成未构图的导体膜，并部分地对该导体膜进行刻蚀，由此，形成下部导体层41～43。
然后，例如，通过溅射法以覆盖平坦化膜3以及下部导体层41～43的方式形成绝缘层5。绝缘层5具有开口部51～55以及凹部5c～5f。使用感光性树脂作为绝缘层5的材料的情况下，通过光刻对绝缘层5进行构图。使用感光性树脂以外的材料作为绝缘层5的材料的情况下，例如利用选择性的刻蚀对绝缘层5进行构图。
然后，在绝缘层5上形成电介质膜6。该电介质膜6的厚度例如为0.1μm。然后，在电介质膜6上形成光致抗蚀剂层。然后，通过光刻对光致抗蚀剂层进行构图，在电介质膜6上形成用于形成开口部64、65以及凹部6c～6f的掩模。该掩模覆盖电介质膜6中的、最后应该残留的部分。然后，通过灰化或者刻蚀，除去电介质膜6的未被掩模覆盖的部分。由此，在电介质膜6上形成开口部64、65以及凹部6c～6f。然后，除去抗蚀剂层。
然后，在电介质膜6上形成上部导体层71～74。此时，以在除去预定部2R上方的区域露出的方式形成引出电极部71a、72a、73a1、73a2，以便在以后切断晶片2W时，形成与端子电极11～14连接的端面。并且，通过除去预定部2R上方的区域而相邻的2个上部导体层，可以在除去预定部2R上方的区域内连接。上部导体层71～74的形成方法与下部导体层41～43的形成方法相同。
然后，以覆盖上部导体层71～74的方式形成保护膜8。并且，此时不在保护膜8上形成凹部8c～8f。
然后，对保护膜8进行加工，以除去保护8的配置在除去预定部2R上方的区域的部分和对应于应该形成的凹部8c～8f的部分。由此，在保护膜8上形成凹部8c～8f。作为保护膜8的加工方法，例如，可以使用激光加工、或者使用了等离子体的刻蚀、或者通过划片机的加工。在使用感光性树脂作为保护膜8的材料时，可以通过光刻对保护膜8进行加工。此处，将由以前的步骤制作的晶片2W乃至保护膜8构成的层叠体称作薄膜器件用基础结构体。该基础结构体包括分别成为器件主体1B的多个器件主体预定部1P和配置在相邻的器件主体预定部1P之间的除去预定部1R。器件主体预定部1P由基础结构体中的衬底预定部2P和其上方的部分构成。除去预定部1R由基础结构体中的除去预定部2R和其上方的部分构成。
然后，如图11所示，例如用划片机在除去预定部1R的位置上切断基础结构体。由此，基础结构体中的除去预定部1R被除去，使多个器件主体预定部1P分离。分离后的器件主体预定部1P成为器件主体1B。此外，通过切断基础结构体形成端子连接面91c～91f。并且，在图11中，符号10表示划片机的刀片。
然后，如图2所示，在器件主体1B的预定位置上形成端子电极11～14。端子电极11～14例如以如下方式形成。首先，在器件主体1B的预定位置上形成基底电极膜。例如，通过丝网印刷或者转印，将导电性树脂或者导电膏涂敷在器件主体1B的预定位置上，使其干燥以及固化，由此，形成该基底电极膜。或者，可以对器件主体1B在预定位置上形成具有开口部的掩模后，例如，通过溅射法，在掩模上或者开口部内形成导电膜，然后，除去掩模，由此，形成由导电膜构成的基底电极膜。作为此时的导电膜，例如，可以使用Cr膜和Cu膜的层叠膜、Ti膜和Cu膜的层叠膜、或者Ni膜和Cu膜的层叠膜。然后，通过滚镀法在基底电极膜上形成电镀膜。作为电镀膜，可以使用：由Ni或者Ti构成的第一膜和由Sn或者Au构成的第二膜而构成的层叠膜；或者由Cu构成的第一膜、由Ni或者Ti构成的第二膜、由Sn或者Au构成的第三膜而构成的层叠膜。
并且，端子电极11～14的形成方法不限于如上所述的方法。例如，可以使用丝网印刷或者转印，在器件主体1B的预定位置上涂敷导电性树脂或者导电膏，使其干燥或者固化，由此，形成端子电极11～14。
然后，对本实施方式的薄膜器件1的效果进行说明。本实施方式的薄膜器件1具有器件主体1B和端子电极11～14。器件主体1B具有：配置在在层叠方向不同的位置的下部导体层41～43和上部导体层71～74、配置在层叠方向相邻的两个导体层之间的绝缘层5，并且，具有侧面1c～1f。端子电极11～14以与侧面1c～1f连接的方式配置。此外，器件主体1B具有分别使用一层以上的导体层构成的无源元件的电容器111、112、113以及电感器114。
为了构成电容器112而使用的下部导体层43具有配置在侧面1e的端面43E1和配置在侧面1f的端面43E2。为了构成电容器111而使用的、配置在与下部导体层43层叠方向不同的位置上的上部导体层73具有配置在侧面1e的端面73E1和配置在侧面1f的端面73E2。在侧面1e，端面43E1、73E1电连接并且物理连接。由此，端面43E1、73E1形成连续的一个端子连接面91e。端子电极13与端面43E1、73E1即端子连接面91e接触，与导体层43、73连接。此外，在侧面1f，端面43E2、73E2电连接并且物理连接。由此，端面43E2、73E2形成连续的一个端子连接面91f。端子电极14与端面43E2、73E2即端子连接面91f接触，从而与导体层43、73连接。电容器112对应于本发明的第一无源元件，电容器111对应于本发明的第二无源元件，下部导体层43对应于本发明的第一导体层，上部导体层73对应于本发明的第二导体层。
此外，为了构成电容器111、113以及电感器114而使用的下部导体层41具有配置在侧面1c的端面41E。配置在层叠方向与下部导体层41不同的位置上的、不能用于构成无源元件的上部导体层71具有配置在侧面1c的端面71E。在侧面1c，端面41E、71E电连接并且物理连接。由此，端面41E、71E形成连续的一个端子连接面91c。端子电极11与端面41E、71E即端子连接面91c接触，从而与导体层41、71连接。下部导体层41与本发明的第一导体层对应，上部导体层71与本发明的第二导体层对应。
此外，不能用于构成无源元件的下部导体层42具有配置在侧面1d的端面42E。配置在层叠方向与下部导体层42不同的位置上的、不能用于构成无源元件的上部导体层72，具有配置在侧面1d的端面72E。在侧面1d，端面42E、72E电连接并且物理连接。由此，端面端面42E、72E形成连续的一个端子连接面91d。端子电极12与端面42E、72E即端子连接面91d接触，从而与导体层42、72连接。
按照本实施方式，能够增大导体层和端子电极11～14接触的区域的面积，其结果是，能够提高导体层和端子电极11～14的连接可靠性。此外，在本实施方式中，用于形成端子连接面91c～91f的两个导体层不是用于构成同一个无源元件的导体层。因此，按照本实施方式，为了形成端子连接面91c～91f，不需要用于构成一个无源元件的导体层的数目大于等于所需数目，其结果是，可谋求薄膜器件1的小型化、厚度薄。
在本实施方式中，沿层叠方向上排列的导体层的最大数目是2。2这个数目是形成端子连接面91c～91f所需的最小限度的数目。由此，按照本实施方式，特别地可谋求薄膜器件1的小型化、厚度薄。
此外，在本实施方式中，保护膜8具有分别从保护膜8的外缘向内侧凹陷的形状的4个凹部8c～8f。该凹部8c～8f使与上部导体层的上表面的端子电极11～14接触的部分露出，并且，收存端子电极11～14的一部分。因此，凹部8c～8f具有规定端子电极11～14的形状或位置的功能。因此，按照本实施方式，能够抑制端子电极11～14的形状或者位置的分散。由此，按照本实施方式，能够防止端子电极11～14和器件主体1B内的导体层之间的电磁耦合或者电容耦合的大小分散，防止薄膜器件1的电特性分散。此外，按照本实施方式，能够防止相邻的端子电极间的距离分散导致薄膜器件1的电特性分散、或者相邻的端子电极间产生短路。
但是，在器件主体1B的侧面1c～1f，不配置为下部导体层的端面和上部导体层的端面连续的情况下，下部导体层的端面和上部导体层的端面之间存在绝缘层5的端面。与此种情况相比，在本实施方式中，因为下部导体层的端面和上部导体层的端面连续，所以，侧面1c～1f出现的层或者膜的界面数目变少。由此，按照本实施方式，能够降低切断薄膜器件用基础结构体时的层或者膜的剥离、或者缺陷等不良的产生。
第二实施方式
然后，对本发明第二实施方式的薄膜器件进行说明。首先，参照图20对本实施方式的薄膜器件的电路结构进行说明。图20是表示本实施方式的薄膜器件的电路结构的电路图。本实施方式的薄膜器件201具有高通滤波器的功能。
如图20所示，本实施方式的薄膜器件201具有进行信号输入输出的两个输入输出端子301、302、两个电容器311、312、两个电感器321、322。电容器311的一端与输入输出端子301连接。电容器312的一端与电容器311的另一端连接，电容器312的另一端与输入输出端子302连接。电感器321的一端与电容器311的另一端连接，电感器321的另一端接地。电感器322的一端与输入输出端子302连接，电感器322的另一端接地。
然后，参照图12到图19对本实施方式的薄膜器件201的结构进行说明。图12以及图13分别是薄膜器件201的剖面图。图14是薄膜器件201的平面图。图12示出了在图14中以I2-I2线所示的剖面。图13示出了在图14中以I3-I3线所示的剖面。图15是薄膜器件201所包含的下部导体层的平面图。图16是薄膜器件201所包含的绝缘层的平面图。图17是薄膜器件201所包含的电介质膜的平面图。图18是薄膜器件201所包含的上部导体层的平面图。图19是薄膜器件201所包含的保护膜的平面图。
如图12到图14所示，薄膜器件201具有器件主体201B和4个端子电极211～214。器件主体201B对应于本发明的层叠体。器件主体201B大致为长方体，具有上表面201a、底面201b、连接这些上表面201a和底面201b的四个侧面201c～201f。端子电极211～214以分别与侧面201c～201f的一部分接触的方式进行配置。端子电极211构成图20中的输入输出端子301。端子电极212构成图20中的输入输出端子302。端子电极213、214接地。
器件主体201B具有衬底202、在该衬底202上依次层叠的平坦化膜203、下部导体层241～245、绝缘层205、电介质膜206、上部导体层271～274以及保护膜208。
衬底202构成为长方体形状。此外，衬底202具有彼此朝向相反侧的上表面202a以及下表面202b、连接上表面202a和下表面202b的4个侧面202c～202f。衬底202的材料与第一实施方式的衬底2相同。
平坦化膜203的材料、厚度以及上表面的表面粗糙度与第一实施方式的平坦化膜3相同。衬底202由绝缘材料构成，并且，在其上表面的表面粗糙度充分小的情况下，可以不设置平坦化膜203，而直接在衬底202上配置下部导体层241～245。
下部导体层241～245、上部导体层271～274、端子电极211～214各自的材料和厚度与第一实施方式的下部导体层41～43、上部导体层71～74、端子电极11～14相同。此外，绝缘层205和保护膜208各自的材料和厚度与第一实施方式的绝缘层5和保护膜8相同。此外，电介质膜206的材料和厚度与第一实施方式的电介质膜6相同。
然后，参照图15，对下部导体层241～245的形状进行说明。图15是表示下部导体层241～245的平面图。下部导体层241具有引出电极部241a、与该引出电极部241a连接的宽幅部241b。从上方观察下部导体层241时，下部导体层241具有配置在与衬底202的上表面202a和侧面202c之间的棱线重叠的位置上的端面241E。端面241E也是引出电极部241a的端面。
下部导体层242具有引出电极部242a、与该引出电极部242a连接的宽幅部242b。从上方观察下部导体层242时，下部导体层242具有配置在与衬底202的上表面202a和侧面202d之间的棱线重叠的位置上的端面242E。端面242E也是引出电极部242a的端面。
下部导体层243具有引出电极部243a、与该引出电极部243a连接的宽幅部243b。从上方观察下部导体层243时，下部导体层243具有配置在与衬底202的上表面202a和侧面202e之间的棱线重叠的位置上的端面243E。端面243E也是引出电极部243a的端面。
下部导体层244具有引出电极部244a、一端与引出电极部244a连接的电感器结构部244b。从上方观察下部导体层244时，下部导体层244具有配置在与衬底202的上表面202a和侧面202f之间的棱线重叠的位置上的端面244E。端面244E也是引出电极部244a的端面。
下部导体层245具有电容器结构部245a、一端与电容器结构部245a连接的电感器结构部245b。
然后，参照图16对绝缘层205的形状进行说明。图16是表示绝缘层205的平面图。绝缘层205覆盖平坦化膜203以及下部导体层241～245的大部分。在绝缘层205上形成开口部251～254。开口部251配置在下部导体层245的电容器结构部245a的长轴方向的一端部附近部分的、上方的位置上。开口部252配置在下部导体层245的电容器结构部245a中长轴方向的另一端部附近的部分的、上方的位置上。开口部253配置在下部导体层245的电感器结构部245b中另一端部的附近部分的、上方的位置上。开口部254配置在下部导体层244的电感器结构部244b的另一端部附近的部分的、上方的位置上。
此外，绝缘层205具有分别从绝缘层205的外缘向内侧凹陷的形状的4个凹部205c～205f。凹部205c～205f分别配置在与衬底202的侧面202c～202f对应的位置上。此外，凹部205c～205f分别使引出电极部241a、242a、243a1、243a2的上表面露出。
然后，参照图17对电介质膜206的形状进行说明。图17示出电介质膜206的平面图。电介质膜206覆盖绝缘层205的整个上表面。此外，电介质膜206也配置在开口部251、252内。在电介质膜206上，形成了开口部263、264。开口部263配置在绝缘层205的开口部253上方的位置上。开口部264配置在绝缘层205的开口部254上方的位置上。
此外，电介质膜206具有分别从电介质膜206的外缘向内侧凹陷的形状的4个凹部206c～206f。凹部206c～206f分别配置在绝缘层205的凹部205c～205f上方的位置上。此外，凹部206c～206f分别使引出电极部241a、242a、243a、244a的上表面露出。
然后，参照图18，对上部导体层271～274的形状进行说明。图18是表示上部导体层271～274的平面图。上部导体层271具有引出电极部271a、以及与引出电极部271a连接的电容器结构部271b。从上方观察上部导体层271时，上部导体层271具有配置在与衬底202的上表面202a和侧面202c之间的棱线重叠的位置上的端面271E。端面271E是引出电极部271a的端面。电容器结构部271b的一部分配置在开口部251内，通过电介质膜206与下部导体层245的电容器结构部245b的一部分对置。这些电容器结构部271b、245b的各一部分与电介质膜206构成图20中的电容器311。
上部导体层272具有引出电极部272a、与引出电极部272a连接的电容器结构部272b、一端部与电容器结构部272b连接的电感器结构部272c。从上方观察上部导体层272时，上部导体层272具有配置在与衬底202的上表面202a和侧面202d之间的棱线重叠的位置上的端面272E。端面272E也是引出电极部272a的端面。电容器结构部272b的一部分配置在开口部252内，通过电介质膜206与下部导体层245的电容器结构部245b的另一部分对置。这些电容器结构部272b、245b的各一部分与电介质膜206构成图20中的电容器312。电感器结构部272c的另一端部附近的一部分配置在开口部264、254内，与下部导体层244的电感器构成部244b的另一端部附近的部分连接。电感器结构部244b和电感器结构部272c构成图20中的电感器322。
上部导体层273具有引出电极部273a、与引出电极部273a连接的宽幅部273b。从上方观察上部导体层273时，上部导体层273具有配置在与衬底202的上表面202a和侧面202e之间的棱线重叠的位置上的端面273E。端面273E也是引出电极部273a的端面。
上部导体层274具有引出电极部274a、一端部与引出电极部274a连接的电感器结构部274b。从上方观察上部导体层274时，上部导体层274具有配置在与衬底202的上表面202a和侧面202f之间的棱线重叠的位置上的端面274E。端面274E也是引出电极部274a的端面。电感器结构部274b的另一端部附近的一部分配置在开口部263、253内，与下部导体层245的电感器结构部245b的另一端部附近的部分连接。电感器结构部245b和电感器结构部274b构成图20中的电感器321。
此外，引出电极部271a、272a、273a、274a分别与引出电极部241a、242a、243a、244a连接。
然后，参照图19对保护膜208的形状进行说明。图19是表示保护膜208的平面图。保护膜208覆盖上部导体层271～274的大部分。保护膜208分别具有从保护膜208的外缘向内侧凹陷的形状的4个凹部208c～208f。凹部208c～208f分别配置在电介质膜206的凹部206c～206f上方的位置上。此外，凹部208c～208f分别使引出电极部271a、272a、273a、274a的上表面露出。
然后，参照图12到图14对端子电极211～214和导体层的连接进行详细说明。如图13所示，在器件主体201B的侧面201c，下部导体层241的端面241E和上部导体层271的端面271E电连接并且物理连接。由此，端面241E、271E形成连续的一个端子连接面291c。此外，如图13所示，在器件主体201B的侧面201d，下部导体层242的端面242E和上部导体层272的端面272E电连接并且物理连接。由此，端面242E、272E形成连续的一个端子连接面291d。此外，如图12所示，在器件主体201B的侧面201e，下部导体层243的端面243E和上部导体层273的端面273E电连接并且物理连接。由此，端面243E、273E形成连续的一个端子连接面291e。此外，如图12所示，在器件主体201B的侧面201f，下部导体层244的端面244E和上部导体层274的端面274E电连接并且物理连接。由此，端面244E、274E形成连续的一个端子连接面291f。
如图13所示，端子电极211以与器件主体201B的侧面201c的一部分以及与侧面201c连续的底面201b的一部分接触的方式进行配置。端子电极211的宽度比侧面201c的宽度小。此外，端子电极211与端面241E、271E即端子连接面91c接触，从而与导体层241、271连接。此外，端子电极211的一部分收存在保护膜208的凹部208c内，从而与上部导体层271上表面的一部分接触。
如图13所示，端子电极212以与器件主体201B的侧面201d的一部分以及与侧面201d连续的底面201b的一部分接触的方式进行配置。端子电极212的宽度比侧面201d的宽度小。此外，端子电极212与端面242E、272E即端子连接面291d接触，从而与导体层242、272连接。此外，端子电极212的一部分收存在保护膜208的凹部208d内，从而与上部导体层272的上表面的一部分接触。
如图12所示，端子电极213以与器件主体201B的侧面201e的一部分以及与侧面201e连续的底面201b的一部分接触的方式进行配置。端子电极213的宽度比侧面201e的宽度小。此外，端子电极213与端面243E、273E即端子连接面291e接触，从而与导体层243、273连接。此外，端子电极213的一部分收存在保护膜208的凹部208e内，与上部导体层273上表面的一部分接触。
如图12所示，端子电极214以与器件主体201B的侧面201f的一部分以及与侧面201f连续的底面201b的一部分接触的方式进行配置。端子电极214的宽度比侧面201f的宽度小。此外，端子电极214与端面244E、274E即端子连接面291f接触，从而与导体层244、274连接。此外，端子电极214的一部分收存在保护膜208的凹部208f内，与上部导体层274上表面的一部分接触。
端子电极211～214都不会超过凹部208c～208f而形成在保护膜208上。在图12到图14所示的例子中，配置在凹部208c～208f内的端子电极211～214的各自一部分和凹部208c～208f的边缘之间没有间隙。此外，在该例中，端子电极211～214的上表面和保护膜208的上表面形成连续的平坦的平面。此时，薄膜器件201的上表面为平坦的面。并且，端子电极211～214的各自一部分可以配置在凹部208c～208f，端子电极211～214的各自一部分和凹部208c～208f的边缘之间也可以有间隙。此外，端子电极211～214的上表面和保护膜208的上表面也可以形成台阶差。
此外，端子电极211～214可以不配置在器件主体201B的底面201b上。此外，端子电极211～214的下端面可以配置在下部导体层的下表面和器件主体201B的底面201b之间的任意高度的位置上。
本实施方式的薄膜器件201的制造方法与第一实施方式的薄膜器件1的制造方法相同。
然后，对本实施方式的薄膜器件201的效果进行说明。本实施方式的薄膜器件201具有器件主体201B和端子电极211～214。器件主体201B具有配置在层叠方向不同的位置上的下部导体层241～245和上部导体层271～274、配置在层叠方向相邻的两个导体层之间的绝缘层205，并且具有侧面201c～201f。端子电极211～214以与侧面201c～201f连接的方式配置。此外，器件主体201B具有分别使用一层以上的导体层构成的无源元件的电容器311、312以及电感器321、322。
为了构成电感器322而使用的下部导体层244具有配置在侧面201f的端面244E。为了构成电感器321而使用的、配置在层叠方向与下部导体层244不同的位置上的上部导体层274，具有配置在侧面201f的端面274E。在侧面201f，端面244E、274E电连接并且物理连接。由此，端面244E、274E形成连续的一个端子连接面291f。端子电极214与端面244E、274E即端子连接面291f接触，从而与导体层244、274连接。电感器322与本发明的第一无源器件对应，电感器321与本发明的第二无源元件对应，下部导体层244与本发明的第一导体层对应，上部导体层274与本发明的第二导体层对应。
此外，为了构成电感器311而使用的上部导体层271具有配置在侧面201c的端面271E。配置在层叠方向与上部导体层271不同的位置上的、不能用于构成无源元件的下部导体层241具有配置在侧面201c的端面241E。在侧面201c，端面241E、271E电连接并且物理连接。由此，端面241E、271E形成连续的一个端子连接面291c。端子电极211与端面241E、271E即端子连接面291c接触，从而与导体层241、271连接。上部导体层271与本发明的第一导体层对应，下部导体层241与本发明的第二导体层对应。
此外，为了构成电容器312以及电感器322而使用的上部导体层272具有配置在侧面201d的端面272E。配置在层叠方向与上部导体层272不同的位置上的、不能用于构成无源元件的下部导体层242具有配置在侧面201d的端面242E。在侧面201d，端面242E、272E电连接并且物理连接。由此，端面242E、272E形成连续的一个端子连接面291d。端子电极212与端面242E、272E即端子连接面291d接触，从而与导体层242、272连接。上部导体层272与本发明的第一导体层对应，下部导体层242与本发明的第二导体层对应。
此外，为了构成无源元件而使用的下部导体层243具有配置在侧面201e的端面243E。配置在层叠方向与下部导体层243不同的位置上的、不能用于构成无源元件的上部导体层273，具有配置在侧面201e的端面273E。在侧面201e，端面243E、273E电连接并且物理连接。由此，端面243E、273E形成连续的一个端子连接面291e。端子电极213与端面243E、273E即端子连接面291e接触，从而与导体层243、273连接。
按照本实施方式，能够使导体层和端子电极211～214接触的区域的面积较大，其结果是，能够提高导体层和端子电极211～214的连接可靠性。此外，在本实施方式中，用于形成端子连接面291c～291f的两个导体层不是用于构成同一个无源元件的导体层。因此，按照本实施方式，为了形成端子连接面291c～291f，不需要使得用于构成一个无源元件的导体层的数目为所述数目以上，其结果是，可实现薄膜器件201的小型化、厚度薄。
在本实施方式中，沿层叠方向上排列的导体层的最大数目是2。2这个数目是形成端子连接面291c～291f所需的最小限度的数目。由此，按照本实施方式，特别地可实现薄膜器件1的小型化、厚度薄。本实施方式的其他效果与第一实施方式相同。
并且，本发明不限于所述各实施方式，可以采用各种变形。例如，在本发明中，第一无源元件和第二无源元件的组合可以是电容器和电感器的组合。
此外，本发明的薄膜器件除了导体层以外还可以包括磁性体层。此外，在本发明的薄膜器件中，端子电极的数目不限于4个，可以是任意的。
此外，本发明不限于具有第一实施方式所示的低通滤波器功能的薄膜器件或者具有第二实施方式所示的高通滤波器功能的薄膜器件，可应用于具有导体层、以及与该导体层连接的端子电极的全部薄膜器件。作为应用本发明的薄膜器件的功能，例如，有包括电容器、电感器等无源元件、或者晶体管等有源元件、或者多个元件的电路。作为电路，具体地说，例如有LC电路部件、或者低通滤波器、高通滤波器、带通滤波器等各种滤波器、天线共用器、转换开关。
此外，本发明的薄膜器件例如可应用于移动电话机等移动体通信设备或者无线LAN(局域网)用的通信装置。
能够基于以上的说明，明确实施本发明的各种方式或者变形例。因此，在以下的技术方案的范围内，在如上所述的优选实施方式以外的方式中也可应用本发明。

Claims (6)

1.一种薄膜器件，具有：层叠体，包括配置在层叠方向不同的位置的多个导体层、和配置在层叠方向相邻的两个导体层之间的绝缘层，并且还具有侧面；端子电极，配置成与所述层叠体的侧面连接，其特征在于：
所述层叠体分别具有使用一层以上的所述导体层而构成的第一以及第二无源元件，
所述多个导体层包括：为了构成所述第一无源元件而使用的第一导体层；和为了构成所述第二无源元件而使用的、配置在层叠方向与所述第一导体层不同的位置上的第二导体层，
在所述层叠体的侧面，所述第一导体层的端面和所述第二导体层的端面电连接并且物理连接，所述端子电极与所述第一导体层的端面以及所述第二导体层的端面接触，从而与所述第一以及第二导体层连接。
2.如权利要求1记载的薄膜器件，其特征在于：
所述第一无源元件和第二无源元件是彼此不同的电容器。
3.如权利要求1记载的薄膜器件，其特征在于：
所述第一无源元件和第二无源元件是彼此不同的电感器。
4.如权利要求1记载的薄膜器件，其特征在于：
沿层叠方向排列的所述导体层的最大数目是2。
5.一种薄膜器件，具有：层叠体，包括配置在层叠方向不同的位置的多个导体层、和配置在层叠方向相邻的两个导体层之间的绝缘层，并且还具有侧面；端子电极，配置成与所述层叠体的侧面连接，其特征在于：
所述层叠体具有使用一层以上的所述导体层而构成的无源元件，
所述多个导体层包括：为了构成所述无源元件而使用的第一导体层；和配置在层叠方向与所述第一导体层不同的位置上的、不能用于构成所述无源元件的第二导体层，
在所述层叠体的侧面，所述第一导体层的端面和所述第二导体层的端面电连接并且物理连接，所述端子电极与所述第一导体层的端面以及所述第二导体层的端面接触，从而与所述第一以及第二导体层连接。
6.如权利要求5记载的薄膜器件，其特征在于：
沿层叠方向排列的所述导体层的最大数目是2。
CN2007100921976A 2006-03-31 2007-03-30 薄膜器件 Expired - Fee Related CN101047175B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006097365A JP4539870B2 (ja) 2006-03-31 2006-03-31 薄膜デバイス
JP2006097365 2006-03-31
JP2006-097365 2006-03-31

Publications (2)

Publication Number Publication Date
CN101047175A true CN101047175A (zh) 2007-10-03
CN101047175B CN101047175B (zh) 2010-12-22

Family

ID=38557574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100921976A Expired - Fee Related CN101047175B (zh) 2006-03-31 2007-03-30 薄膜器件

Country Status (4)

Country Link
US (2) US7675136B2 (zh)
JP (1) JP4539870B2 (zh)
CN (1) CN101047175B (zh)
TW (1) TWI426533B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585161A (zh) * 2017-09-29 2019-04-05 日月光半导体制造股份有限公司 电容器结构
CN110024066A (zh) * 2017-02-21 2019-07-16 Tdk株式会社 薄膜电容器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277339A (ja) * 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1261481A (en) * 1986-03-13 1989-09-26 Kazumasa Eguchi Printed circuit board capable of preventing electromagnetic interference
JPH02121313A (ja) 1988-10-29 1990-05-09 Matsushita Electric Ind Co Ltd 多層薄膜コンデンサ
US5039965A (en) * 1990-08-24 1991-08-13 Motorola, Inc. Radio frequency filter feedthrough structure for multilayer circuit boards
JP2777747B2 (ja) * 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
JP3042090B2 (ja) 1991-10-31 2000-05-15 松下電器産業株式会社 薄膜コンデンサ
US5910755A (en) * 1993-03-19 1999-06-08 Fujitsu Limited Laminate circuit board with selectable connections between wiring layers
US5479141A (en) * 1993-03-25 1995-12-26 Matsushita Electric Industrial Co., Ltd. Laminated dielectric resonator and dielectric filter
JP3365434B2 (ja) 1993-06-22 2003-01-14 三菱化学株式会社 光重合性組成物及び感光材料
JPH0710913U (ja) * 1993-07-19 1995-02-14 東和エレクトロン株式会社 チップインダクタ
JP2949250B2 (ja) * 1993-08-25 1999-09-13 株式会社村田製作所 チップ型フィルタ
JPH10163002A (ja) 1996-11-29 1998-06-19 Toko Inc チップ型電子部品とその製造方法
JP3304828B2 (ja) 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP2001160663A (ja) * 1999-12-02 2001-06-12 Nec Corp 回路基板
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
JP2004095638A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 薄膜デカップリングキャパシタとその製造方法
JP4569571B2 (ja) * 2004-08-27 2010-10-27 株式会社村田製作所 Ｌｃ複合部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110024066A (zh) * 2017-02-21 2019-07-16 Tdk株式会社 薄膜电容器
CN109585161A (zh) * 2017-09-29 2019-04-05 日月光半导体制造股份有限公司 电容器结构

Also Published As

Publication number Publication date
CN101047175B (zh) 2010-12-22
US20070228512A1 (en) 2007-10-04
US7675136B2 (en) 2010-03-09
JP2007273713A (ja) 2007-10-18
US20100116535A1 (en) 2010-05-13
US8242575B2 (en) 2012-08-14
JP4539870B2 (ja) 2010-09-08
TW200746200A (en) 2007-12-16
TWI426533B (zh) 2014-02-11

Similar Documents

Publication Publication Date Title
CN1257550C (zh) 半导体装置及其制造方法
CN101030479A (zh) 层叠电容器及其制造方法
KR101922864B1 (ko) 적층 세라믹 전자 부품 및 이의 제조방법
KR20160140449A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN1577648A (zh) 线圈零件及其制造方法
CN102821545B (zh) 多层布线板、其制造方法以及半导体装置
CN1835657A (zh) 具有盲通孔的电容器内嵌式印刷电路板及其制造方法
CN1649205A (zh) 用了可变电容元件的天线和用了该天线的无线通信装置
US20060046377A1 (en) Thin-film capacitor including an opening therein and a manufacturing method thereof
CN101047175A (zh) 薄膜器件
CN1893267A (zh) 电涌吸收元件
CN1893067A (zh) 半导体器件、rf－ic及其制造方法
CN101052266A (zh) 布线电路基板及其制造方法
JP2007165581A (ja) 電子部品
CN1469545A (zh) 宽带除噪特性好、构造小型简单的传送线路型噪声滤波器
CN1256007C (zh) 层叠型陶瓷电子元器件及其制造方法
JP2006270959A (ja) 携帯／Ｗｉ−Ｆｉを組み合わせたデバイス
CN1992108A (zh) 薄膜器件及其制造方法
CN1258871C (zh) 层叠型复合器件及其制造方法
CN101026155B (zh) 薄膜器件
WO2008035536A1 (fr) Puce de semi-conducteur, module de montage de semi-conducteur, dispositif de communication mobile, et procédé de production d'une puce de semi-conducteur
JP2008192640A (ja) 薄膜コンデンサ及びその製造方法並びに電子部品
JP2022128975A (ja) インダクタ部品
CN115211242A (zh) 高频滤波器内置玻璃芯配线基板、利用它的高频模块及高频滤波器内置玻璃芯配线基板的制造方法
JP2011066331A (ja) 実装基板及びその製造方法並びに電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

CF01 Termination of patent right due to non-payment of annual fee