CN1879303A

CN1879303A - 倍频器

Info

Publication number: CN1879303A
Application number: CNA2003801108136A
Authority: CN
Inventors: H·雅各布松; T·莱温
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 2003-12-10
Filing date: 2003-12-10
Publication date: 2006-12-13
Anticipated expiration: 2023-12-10
Also published as: EP1692765B1; EP1692765A1; DE60314301T2; US7414443B2; ATE364259T1; US20070159220A1; CN1879303B; JP2007521703A; DE60314301D1; WO2005057786A1; AU2003287126A1

Abstract

本发明公开了一种用于倍增信号、也即脉冲序列的脉冲频率的设备，所述设备包括用于所述信号的输入装置以及用于在多个点上访问所述信号的装置，所述信号在所述点之间具有预定的相位差。所述设备另外包括在第一级上的用于组合被访问的信号对的装置，在所有被组合的对内具有同一相位距离，来自每第一级组合装置的输出是脉冲序列。所述设备另外包括在第二级上的用于组合来自第一级的脉冲序列的组合装置，并且所述在第一级上的组合装置是这样的以致于在它们输出脉冲序列中的脉冲具有通常与被组合的访问信号对中的第一信号的上升沿重合的上升沿，以及具有通常与所述对中的第二信号的下降沿重合的下降沿。

Description

倍频器

技术领域

本发明涉及一种用于倍增脉冲序列形式的信号的频率的设备，所述设备包括用于所述信号的输入装置以及多个访问装置，所述访问装置用于在一些点上访问信号，所述信号在所述点之间具有预定的相位差。

背景技术

倍频器在各种各样的技术(例如，通信系统)中是重要的构件。通常期望宽范围的频率，因此对可调谐倍频器产生一种期望。通常，发生器的调谐范围就越宽，倍频器的噪声特性越恶化。因此，当前的倍频器必须关于调谐范围和噪声特性做出折衷。为了达到噪声规范，因此必需使用多个不同的倍频器以覆盖宽的频带。

本发明主要致力于数字倍频器领域，并且因此解决了倍频器种类的问题。在这些问题中，可能会提到下面内容：

通常，仅仅可以获得2ⁿ形式的乘法因数，其中n是整数。在可以获得除2ⁿ之外的因数的解决方案中，以最小脉冲宽度的不同整数值定时固定宽度的脉冲。这导致在不需要的频率分量中的丰富的输出频谱。它也增加了不适合于较高频率的不对称以及电路复杂性，例如微波范围。

同样，一些被建议的数字乘法器相对于不同的信号是不对称的，这在十分高频率上尤其麻烦。

一些解决方案也很复杂，并且增加了抖动性。另外，一些数字乘法器使用诸如“异或”门或“或”门之类的逻辑电路以在上升和下降时产生脉冲。这导致在乘法器的输出端改变连续脉冲的曲线形状。

应该指出的是，在本文本中的短语“倍频器”指脉冲序列中的脉冲频率。

发明内容

为了克服当前数字倍频器的问题，本发明提出了一种用于倍增脉冲序列形式的信号的脉冲频率的设备，所述设备包括用于所述信号的输入装置以及用于在一些点上访问所述信号的多个访问装置，所述信号在所述点之间具有预定的相位差。

所述设备另外包括在第一级上的用于组合被访问的信号对的多个装置，在所有被组合的对内存在同一个相位距离，其中来自每第一级组合装置的输出是新的脉冲序列。

所述设备还包括在第二级上的组合装置，用于将来自第一级的脉冲序列组合为一个单独的脉冲序列，并且根据本发明，在第一级上的组合装置是这样的以致于在它们输出脉冲序列中的脉冲具有通常与来自被组合的访问信号对中的第一信号的上升沿重合的上升沿，并且具有通常与所述对中的第二信号的下降沿重合的下降沿。

这个设计的优点在下面详细描述中将变得显而易见。

合适地，根据公式(360/[2*N])+180，计算被组合的信号对内的相位距离，其中N是期望的乘法因数，N是大于1的任意数，整数或非整数。

第一信号相对于第二信号被延迟(360/[2*N])+180也就等价于第二信号相对于第一信号被延迟360-(360/([2*N])+180)＝180-(180/N)，因为相位差360°与相位差0°是没有区别的。

同样，由于第一级组合装置在每一对中的第一和第二信号之间没有作任何区别，所以相同绝对值的正相位差和负相位差是等价的。

优选地，在第一级上的组合装置包括具有“与”功能的逻辑电路，在第二级上的组合装置包括具有“或”功能的逻辑电路。

附图说明

参考附图在下面将更加详细地描述本发明，其中：

图1示出了提供乘4的本发明的实施例；以及

图2示出了根据本发明的信号的第一组合；

图3示出了具有可变乘法因数的本发明的实施例；

图4示出了适合用于图2的实施例中的开关；以及

图5示出了能够乘非整数因数的本发明的实施例；以及

图6和图7示出了用于非整数乘法器的元件；以及

图8示出了用于本发明的延迟元件。

具体实施方式

在图1中，示出了根据本发明的设备100的第一实施例。

输入信号、也即具有基本脉冲频率f_in的脉冲序列被输入到设备的输入端口110。输入端口将信号输入到元件120，优选地是延迟线，它能够在不同的时间间隔上被“抽取”或访问以便可以获得在每一对内具有相等相位分隔的多个信号“对”。

短语“对内的相位分隔”指这样的一个事实，即每一对包含第一和第二信号采样，在它们之间具有相位距离。

以下面方式通过设备100获得脉冲频率为输入脉冲频率f_in的4倍高的脉冲序列：

根据方程式(360/[2*N]+180)，根据本发明计算每一对内的相位差，其中N是期望的乘法因数。如稍后将示出的，N实际上可以是大于1的任何数，整数或非整数。因此，在图1中的“乘4”设备的情况中，相位差应该为360/8+180＝225°，或者等价地为180-(180/N)＝180-(180/8)＝135。

这也是图1中设备的设计，输入信号在下面八个点上被访问，并且成对输入到四个组合设备A，B，C，D：

●A：45-270 ＝225

●B：135-360 ＝225

●C：90-225 ＝-135

●D：180-315 ＝-135

在此应该指出，在上面最后两对中的相位差，即-135°满足方程式的条件，因为加上360°不改变相位差并且360°+(-135°)＝225°。

现在转向图2，将示出图1中的设备的组合原则：在图的顶部，示出了两个脉冲序列，它们之间的相位差为225°，如在图1所示例子的对中一样。在所述两个脉冲序列的下面，示出了形成为图1所示的组合设备的输出并且被包括在本发明中的脉冲序列，所述组合设备具有“与”门功能或者含有具有类似功能的电路，例如“非与”门和反相器。

如可以从图2中所看到的，由组合产生的脉冲序列是具有与到所述设备的输入脉冲序列相同的脉冲频率的脉冲序列，但是脉冲宽度减少。

当研究图2的图示时，本发明的另一有趣特征也将变得显而易见：因为两个被组合的信号是脉冲序列(实际上是在一些点上访问的具有不同相位的同一脉冲序列)，所以两个信号都包括脉冲，所述脉冲具有上升沿和下降沿。结果为两个信号的组合的信号也是脉冲序列，所述脉冲具有上升沿和下降沿。要指出的特征是在组合信号中的脉冲的上升沿都与同一组合信号的脉冲中的上升沿重合，也如在组合信号中的脉冲的下降沿的情况一样。由于在组合信号中的所有脉冲将具有相同形状的事实，这是有利的，因为它们都是从相同的脉冲波形(上升/下降)中产生。

在图2所示的例子中，组合信号的上升沿与顶部所示的信号(即，具有“相位零”的信号)的上升沿重合，并且组合信号的下降沿与第二信号(即相对于“零信号”延迟225°的信号)的下降沿重合。

现在转向图1，在这个图中示出了来自组合装置的输出信号被用作到第二组合装置E的输入。因此，“与”功能可以被看作信号对的第一级组合，所述设备还包括用于来自第一级组合的输出信号的第二级组合。

第二级组合设备E是具有“或”门或“异或”门功能的电路，并且在图3中示出了最终的输出信号：在这个图中，示出了来自四个第一级组合器的每一个的输出信号，标记为A-D，并且将显而易见的是，这四个脉冲序列都具有相同的脉冲频率，但是脉冲出现在不同的时间上，以便它们可以容易地被组合为图3的底部所示的一个脉冲序列。

当然，四个脉冲序列的组合将产生具有四倍所述频率(即，4*f_in)的脉冲序列，这是图1中所示的设备的目的，其中每一个脉冲序列具有与输入脉冲序列相同的脉冲频率f_in。因此，“四倍”倍频器已经被获得。

在此可以观察到关于在第一级上组合的脉冲对之间的相位差：相位差应该被选择以便由第一级组合装置产生的信号在360°内变得“等距离”，即，如果使用四个组合器，则相位差应该为360/4＝90。参考图1，可以看到，第一信号实际上为45，135，225，315，因此，在第一信号的每一个信号之间的相位差为90°。

一旦这些相位和它们顺序已经被固定，则重要的是在每一信号对中的第二信号在所有对中被偏移相同量，即所有情况中+225°＝(-135°)“或”所有情况中+135°＝(-225°)。

在图4中，示出了本发明的另一实施例400：图4的实施例用于说明根据本发明的乘法器可以被用于实现可变的乘法因数。因此，图4的乘法器类似于参考图1-3所示且所描述的乘法器的地方在于，它还包括延迟线420，所述延迟线420可以在多个点上被访问，而所述多个点具有所述点之间的所选相位距离。

被访问的信号然后成双地被馈送到第一级组合电路A’，B’，C’，D’，这如先前实施例一样，在所述对的第一和第二信号之间存在同一个相位距离，并且在每一对的连续第一信号之间也存在同一相位距离。

除了先前实施例之外，图4中所示的设备还包括一组开关，以便每一对中的第二信号可以从延迟线中的交替点被访问，因此产生改变被组合成对的第一和第二信号之间相位差的可能性。

记住先前所示的表达式，即(360/[2*N]+180)或(180-180/N)，其中N是期望的乘法因数，因此可以看出图4中所示的开关如何被使用以改变乘法因数。如果保持图4中所示的位置，则将获得“2倍”倍频器。转向方程式，“2倍”倍频器应该具有360/4+180＝270的相位差，这对于图4上的电路是真的，所述电路具有图中所示位置的开关。

因此，代替先前示出的信号对，将获得下面信号对，组合器是指图4中从左到右：

组合器第一信号相位第二信号相位

A 45 315

B 由于开关位置而没有被使用

C 225 135

D 由于开关位置而没有被使用

如可以看到的，相位差是45-315＝-270，以及225-135＝90＝-270。

然而，如果开关被翻转，则所述对内的相位距离将代替为如下：

组合器第一信号相位第二信号相位

A 45 270

B 135 360

C 225 90

D 315 180

因此，通过翻转开关，激活两个额外的组合器，产生四个输出信号(A，B，C，D)，每一个输出信号在它们相应第一和第二信号之间具有相位距离：

A：-225

B：-225

C：135

D：135

如先前一样，-225°可以被认为等价于-225°+360°＝135°。

因此，通过将开关翻转到交替位置获得“乘4”电路。如图1中的先前实施例，然后通过“或”电路或者“异或”电路E’组合来自第一级组合器的输出脉冲序列。

如查看图4中的电路所实现的，仅仅为了对称性示出了开关中的一些(45°和225°)，并且这些开关应该从不被切换。

所述开关可以以任意多种众所周知合适的方法来实现并且对此将不做深入的详述。然而，为了清楚性，在图5中示出了一种可能的开关实施例500，即所谓的传输门开关。如在图5中所示的，这种开关包括PMOS晶体管和NMOS晶体管的并联连接。这种开关相对于用于操作开关的控制电压提供了对称传送功能，并且提供了低接通电阻以及高截止阻抗。因为开关被使用，所以图4的设备没有增加噪声或抖动。

至此已经实现了本发明乘法器的通用原理。然而，例如应该指出的是，可以通过在一些点上访问延迟线来实现“乘3”电路，其中在这些点上所述信号具有相应的相位位置60°、120°、180°、240°、300°和360°。

使用“与”电路，信号可以被配对为如下：300°-60°、60°-180°、180°-300°，因此满足基本条件(360/[2*N]+180)，在这个情况中N为3，因此360/6+180＝60+180＝240。这些对然后在如图1或图4所示的“或”电路中被组合。

如果延迟被分成24个等距离相位，则乘法器可以通过当组合相位时适当地应用本发明的原理，例如借助于开关被设置为任意乘法因数2，3，4，6或12。所述原理可以应用于任意＞1的乘法因数，包括非整数因数，下面参考图6将示出所述非整数因数的一个例子。

在图6中，示出了使用本发明的非整数乘法器600。在图6的设备中，通过组合相位获得“乘1.5”的电路以便对于2个周期的输入信号来说实现3个周期的被访问信号。

合适地，输入信号在最多2个周期的延迟上被访问，并且使用三个“与”类型电路A”，B”，C”成对地组合被访问信号。

如先前描述的乘法器，图6中的乘法器600利用第一级组合器，在这种情况中为“与”门。设备600使用三个“与”门作为第一级组合器，其中以下面方式成对地组合被访问的输入信号：

●360°-60°

●600°-300°

●120°-540°

如可以所看到的，遵守(360/[2*N]+180)的原理，N是期望的乘法因数，因为360/2*1.5+180＝300。(120-540＝-420＝2*360-420＝300)

从“与”门产生用于乘1.5的校正宽度的脉冲。然而，对于输入信号的每一周期，从每一“与”门输出一个脉冲，因此产生2倍于所期望的脉冲数。

为了避免具有多个在输入信号的两个周期期间来自单个“与”类型的电路的脉冲，在这种情况中为2个脉冲，来自“与”门的输出在输出到“或”门之前，被触发器用门控制。只有当激活已经被使用，这些触发器才把信号从D传送到Q(将始终传送信号直到给出复位，即使激活再次变为低)。如果复位被使用，则Q输出被复位为零并且保持此状态直到给出下一个激活脉冲。分别由脉冲序列中的先前和下一脉冲的Q输出提供激活和复位信号。

来自触发器的输出被输入到“或”门E”，所述“或”门E”将来自“与”门的单独脉冲序列组合为单独脉冲序列，后者的脉冲频率是输入到所述设备的脉冲序列的脉冲频率的1.5倍。

在启动设备600期间，或者当例如改变乘法因数时，所有触发器但除了一个触发器(例如，第一触发器)必须被给出复位信号以确保平稳操作。这可以通过在除了第一触发器的所有触发器的复位输入端放置一个额外“或”门来提供。到“或”门的一个输入如图6中所示，另一个输入是“启动”复位信号。在第一触发器上，在激活输入端放置额外的“或”门，其中在所述激活输入端“启动”复位信号被给出作为确保第一触发器在“启动”时打开的一个输入。

在图7中示出了用于设备600中的门控触发器如何能被实现的例子。它包括SR型触发器以及开关，所述SR型触发器具有如图8中所示的真值表。

如果激活(Enable)为高，或者激活是高的最后SR触发器输入，则SR触发器的输出为高。当SR触发器输出是高，则开关被闭合并且设备600的输入Q被传送到设备600的输出。当复位变为高时，SR触发器的输出变为低并且保持低直到激活再次变为高。当SR触发器输出变为低时，开关进入设备600的输出接地时的位置(变为低)。

然而，不是经常需要图6中所示的两个周期延迟。例如，600°的输入可以由600-360＝240°的输入所代替，只要保持激活-复位信号的顺序。在某些情况中，例如，如果连续输入脉冲象频率调制信号中那样不是相同的，则它仍优选地具有两个周期的延迟。

另外，可以利用两个输入周期的延迟、或者单个周期延迟的两周期序列，通过合适选择输出相位实现任意＞1的1/2乘法因数，即1.5，2.5，3.5等等。对于3个周期的延迟，或者单个周期延迟的3个周期序列，可以以类似的方式实现任意＞1的1/3乘法因数，即，1.33，1.67，2.33，2.67等等。对于n周期延迟，或者单个周期延迟的n个周期序列，可以获得任意N+M/n的乘法因数，其中N和M是≥1的整数。

用于本发明的一些实施例中的n周期延迟例如可以使用n个串联连接的所谓延迟锁定环来设计。在图9中示出了合适DLL的例子。因为DLL同样以前是已知的，所以对它们将不做进一步深度描述。

另外，还可以通过将第二延迟的输出端上的相位直接与第一延迟的输入相位相比较来实现延迟。除了DLL之外，延迟本身可以是任意种类，例如有源电路(反相器)或者可调谐无源延迟线。可能使用的另一类型的延迟是铁电可调谐延迟线。

因此，如通过上面所示的本发明的实施例和附图中所示出的，利用合适地选择振荡器调谐范围以及具有根据本发明的可控乘法因数的设备，可以实现十分宽范围的频率发生器。

作为一个例子，考虑VCO的操作频率范围为f₀-f₁。进一步假设f₁＝1.4f₀。如果具有可变乘法因数为1.3，1.5，2，2.5，3和4的乘法器与VCO连接，则将覆盖在f₀和4f₁＝5.6f₀之间的整个频率范围。

总之，本发明提供了倍频器具有例如下面优点的可能性：

●“与”(或“与非”)门的使用使得波形更加对称。

●利用其他频率分量的低含量可以实现除了2ⁿ之外的整数乘法因数。

●利用其他频率分量的低含量可以实现非整数乘法因数。

●通过控制信号(即，控制图4中所示的开关)可以改变乘法因数。

●信号通道可以对称。

●随后的脉冲具有相同的波形，因为它们从相同的脉冲“沿”中产生。

●具有一个VCO和可控乘法器的系统获得了十分紧凑、灵活的、宽带和通用的频率发生器，它们将直接集成在单个芯片上。

Claims

1.一种用于倍增脉冲序列形式的信号的脉冲频率的设备(100，400，600)，所述设备包括用于所述信号的输入装置(110，410，610)以及多个访问装置，所述访问装置用于在一些点上访问信号，所述信号在所述点之间具有预定相位差，所述设备另外还包括在第一级上的用于组合被访问的信号对的多个装置(A，B，C，D；A’，B’，C’，D’；A”，B”，C”，D”)，在所有被组合的对内存在同一相位距离，来自每第一级组合装置的输出是新的脉冲序列，所述设备另外还包括在第二级上的组合装置(E，E’，E”)，用于将来自第一级的脉冲序列组合为一个单独的脉冲序列，其特征在于在第一级上的组合装置是这样的以致于在它们输出脉冲序列中的脉冲具有通常与被组合的访问信号对中的第一信号的上升沿重合的上升沿，以及具有通常与所述对中的第二信号的下降沿重合的下降沿。

2.根据权利要求1的设备，其中根据公式(360/[2*N])+180，计算组合对内的相位距离，其中N是期望的乘法因数，N是大于1的任意数字。

3.根据权利要求2的设备，另外包括与一个或多个在第一级上的组合装置的输入端连接的开关装置，到所述组合装置的输入利用所述开关装置可以被切换，以给所述组合装置提供按照公式(360/[2*N])+180的组合信号对内的另一相位距离，其中N是期望的乘法因数，N是大于1的任意数字。

4.根据权利要求3的设备，其中开关也可以用于将输入信号与一个或多个第一级组合装置断开。

5.根据先前任一权利要求的设备，其中在第一级上的组合装置包括具有“与”功能的逻辑电路。

6.根据先前任一权利要求的设备，其中在第二级上的组合装置包括具有“或”功能的逻辑电路。

7.根据先前任一权利要求的设备，另外还包括在第一级组合装置的输出端和第二级组合装置的输入端之间的触发器，以便避免具有多个在输入信号的两个周期期间来自于在第一级上的组合装置的脉冲。

8.一种用于倍增脉冲序列形式的信号的脉冲频率的方法，所述方法包括以下步骤：在多个点上访问信号，所述信号在所述点之间具有预定相位差；以及对来自所述被访问信号点的信号对(A，B，C，D；A’，B’，C’，D’；A”，B”，C”，D”)进行第一级组合以便在所有被组合的对内存在同一相位距离，来自每第一级组合的输出是新的脉冲序列，所述方法另外包括在第二级(E，E’，E”)将来自第一级的脉冲序列组合为一个单独的脉冲序列，其特征在于以用这样的方式实现在第一级的组合，即在第一级上输出脉冲序列中的脉冲具有通常与被组合的访问信号对中的第一信号的上升沿重合的上升沿，以及具有通常与所述对中的第二信号的下降沿重合的下降沿。

9.根据权利要求8的方法，通过所述方法，根据公式(360/[2*N])+180，计算组合对内的相位距离，其中N是期望的乘法因数，N是大于1的任意数字。

10.根据权利要求9的方法，另外还包括能在一个或多个在第一级上的组合中所用的信号之间交替相位距离，组合信号对内的相位距离仍根据公式(360/[2*N])+180，其中N是期望的乘法因数，N是大于1的任意数字。

11.根据权利要求10的方法，通过所述交替，也可能将至少一个输入信号与一个或多个第一级组合装置断开。

12.根据权利要求8-11中任一权利要求的方法，根据所述方法，在第一级上的组合包括利用“与”功能的逻辑操作。

13.根据权利要求8-12中任一权利要求的方法，根据所述方法，在第二级上的组合包括利用“或”功能的逻辑操作。

14.根据权利要求8-13中任一权利要求的方法，另外包括使用在第一级组合装置的输出端和第二级组合装置的输入端之间的触发器，以便避免具有多个在输入信号的两个周期期间来自于在第一级上的组合装置的脉冲。