CN1873759B - 显示装置及其控制方法 - Google Patents

Abstract

提供显示装置及其控制方法。显示装置的驱动电阻电容负载RL、CL的电压电平转换器包括：由电容CPA、NMOS1、电容CB和NMOS3构成的充电电路(6)，由NMOS2、NMOS4和NMOS5构成的放电电路(7)，以及设置在该放电电路(7)的前级的复位信号生成电路(RST)。向该复位信号生成电路(RST)输入与输入脉冲VIN反相的信号/VIN，将其输出提供给NMOS2、NMOS4和NMOS5的栅极端子，由此使放电电路(7)可靠地接通、断开。

Description

显示装置及其控制方法

技术领域

本发明涉及显示装置及其控制方法，特别涉及在显示板的基板面上形成了显示驱动电路的有源矩阵型的显示装置及其控制方法。

背景技术

液晶显示装置是有源矩阵型显示装置的一种，在隔着液晶相对配置的2个基板中的一个基板的与液晶接触的面上，以由在垂直方向并设的多条栅极信号线中的2条栅极信号线和在水平方向并设的多条漏极信号线中的2条漏极信号线围成的区域为1个像素区域。

该像素区域具有薄膜晶体管和像素电极，上述薄膜晶体管由从1条栅极信号线提供的扫描信号使之动作，上述像素电极经由上述薄膜晶体管从1条漏极信号线被提供图像信号。

该像素电极例如，与形成于另一个基板侧的对置电极之间产生电场。通过该电场控制位于这些电极之间的液晶的光透射率。而且，在这样的液晶显示装置中，还具有向各栅极信号线分别提供扫描信号的扫描信号驱动电路、以及向各漏极信号线分别提供图像信号的图像信号驱动电路。

这些扫描信号驱动电路和图像信号驱动电路由在像素区域内形成的多个MIS晶体管构成，该MIS晶体管的结构与薄膜晶体管相同。因此，可知：是由多晶硅(p-Si)形成了这些晶体管的半导体层，并且是在一个基板面上形成像素的同时形成了扫描信号驱动电路和图像信号驱动电路。

这些由多晶硅形成晶体管的电路的输出为低电压，因此直接使用它们有时得不到需要的驱动电压。

使这些电路动作所需的控制信号(例如时钟信号等)，假设由设置在基板的周边的LSI等提供，例如，在该LSI的耐压低时，从LSI输出的控制信号为低电压，因此，这些电路有时不能充分地动作。为此，装入了电压电平转换器，用于将脉冲等的电压从低电压向高电压转换。

U.S.专利No.6,686,889(JP-A-2002-251174)中记载了这样的电压电平转换器。该电压电平转换器，其特征是能够充分抑制贯穿电流，其中有由相同导电型(N或者P)的MIS晶体管形成的电路。在U.S.专利No.6,686,889(JP-A-2002-251174)的图11(c)中记载了以下这样的结构：输入脉冲VIN的输入端子与作为第一MISTFT的NMOS1的第一端子连接，与VIN反相的输入脉冲/VIN(/VIN的/，意思是横杠(bar)，是输入脉冲VIN的反转脉冲的意思。)的输入端子与作为第二MISTFT的NMOS2的栅极端子连接，NMOS 1的栅极端子连接在提供恒定电压VDH的电源的供给侧，NMOS2的第一端子连接在提供低电压VAL的电源的供给侧，NMOS1的第二端子与电容的第一端子和作为第三MISTFT的NMOS3的栅极端子连接，NMOS3的第一端子连接在提供高电压VAH的电源的供给侧，NMOS2的第二端子与电容的第二端子和NMOS3的第二端子连接，成为输出端子。

在此，以U.S.专利No.6,686,889的图11(c)所示的电压电平转换器的输入信号VIN和/VIN的高(Hi)电平的电压为VDH，以低(Low)电平的电压为VDL。在电压电平转换器的Low侧的输出电压VAL和VDL为相同电位，Hi侧的输出电压VAH高于VDH的情况下，如U.S.专利No.6,686,889所记载的那样，正常地进行电平转换。

在此考虑VDL和VAL不同、VDL＞VAL的情况。如上所述，形成电压电平转换器的NMOS2的栅极端子被施加/VIN，第一端子被施加VAL。

在/VIN为Low电平的情况下，NMOS2的第一端子相对于栅极端子的电压为VDL-VAL。此时，当VDL-VAL大于NMOS2的阈值电压Vth时，NMOS2变成导通(ON)状态。

因此，即使VIN变成Hi电平，NMOS3变成导通状态，输出端子的电压也会经由NMOS2被拉向VAL，从而不能正常地电平转换为VAH。

相反，当增大NMOS2的阈值电压Vth，使得Vth＞VDL-VAL时，在VIN为Hi电平时，由NMOS1的阈值电压引起的电压降低增大，此时，NMOS3的导通电阻增高，从而产生输出电压的建立(上升沿)滞后等问题。

发明内容

本发明的目的在于提供具有电压电平转换器的显示装置及其控制方法，该电压电平转换器，在输入信号的Low电平和输出信号的Low电平不同时，特别是在输出信号的Low电平低于输入信号的Low电平时，也能充分抑制贯穿电流地进行电平转换。

本发明涉及的电压电平转换器，包括：按照输入脉冲驱动负载电路的充电电路，按照反转输入脉冲驱动上述负载电路的放电电路，以及设置在上述放电电路的前级的复位信号生成电路；由上述复位信号生成电路使放电电路与负载电路的驱动电压电平相对应地可靠地接通(ON)、断开(OFF)。

例如，在绝缘基板面上具有包含电压电平转换器的电路，上述电压电平转换器包括以多晶硅为半导体层的作为开关元件的MISTFT，输入脉冲的输入端子经由第一电容与第一n型MIS晶体管NMIS1的第一端子和栅极端子、以及第二n型MIS晶体管NMIS2的第一端子连接，上述NMIS1的第二端子与第三n型MIS晶体管NMIS3的栅极端子、第四n型MIS晶体管NMIS4的第一端子和第二电容的一个端子连接，上述NMIS3的第一端子与上述第二电容的另一个端子和第五n型MIS晶体管NMIS5的第一端子连接，形成电压电平转换器的输出端子，上述NMIS3的第二端子连接在高电压电源供给侧，上述NMIS2、上述NMIS4和上述NMIS5的各第二端子连接在低电压电源布线上，上述复位信号生成电路的输出端子与上述NMIS2、上述NMIS4、以及上述NMIS5的各栅极端子连接。

另外，上述复位信号生成电路，其输入端子经由第三电容与该复位信号生成电路的输出端子、一以及第六n型MIS晶体管NMIS6的第一端子和栅极端子连接，上述NMIS6的第二端子与第七n型MIS晶体管NMIS7的第一端子和栅极端子连接，上述NMIS7的第二端子连接在低电压电源布线上。

另外，在本发明涉及的具有电压电平转换器的显示装置的控制方法中，将来自上述显示装置的外部的设定信号存储在设定值转换部，读出后提供给控制信号生成部，上述控制信号生成部基于设定信号生成控制电压电平转换器的初始状态的同极性的输入脉冲和反转脉冲。

这样构成的显示装置所包含的电压电平转换器，在输入脉冲的Low电平和低电压电源的电位不同、且输入脉冲的Hi电平和高电压电源的电位不同时，也能在输入脉冲被施加Hi电平的信号时使上述NMIS2、上述NMIS4和上述NMIS5为截止状态，从而能够抑制贯穿电流，电压电平转换为所要的电位。

根据本发明，能够充分抑制液晶显示装置所具有的电压电平转换器的贯穿电流，实现低功耗化。

另外，在输入信号的Low电平和输出信号的Low电平不同、且输入信号的Hi电平和输出信号的Hi电平不同时，也会因具有能够进行电平转换的电压电平转换器而能降低设置在周边的LSI的输出信号的电压振幅，能够得到周边LSI的低耐压化、低成本化等效果。

另外，根据本发明，能够使由电压电平转换器的输出信号控制的电路不产生误动作，实现稳定的驱动。

附图说明

图1是本发明涉及的液晶显示装置的概略图。

图2是图1所示的电压电平转换器VLC的电路结构图。

图3是图2所示的复位信号生成电路RST的电路结构图。

图4是表示本发明的电压电平转换器VLC的动作的时序图。

图5A、图5B是表示本发明的复位信号生成电路RST的另一电路结构图及其动作的时序图。

图6A、图6B是表示本发明的复位信号生成电路RST的又一电路结构图及其动作的时序图。

图7是本发明的电压电平转换器VLC的另一电路结构图。

图8A、图8B是表示图7所示的电压电平转换器VLC的动作的时序图和表示电位的电压波形图。

图9是本发明的电压电平转换器VLC的又一电路结构图。

图10是表示图9所示的电压电平转换器VLC的动作的时序图。

图11是本发明涉及的液晶显示装置的一部分概略图。

图12A、图12B是表示图11的电压电平转换器VLC的动作的时序图。

图13是表示图11的电压电平转换器VLC的动作的时序图。

图14是本发明的电压电平转换电路VLC的又一电路结构图。

图15是本发明的复位信号生成电路RST的又一电路结构图。

图16是表示图14的电压电平转换器VLC的动作的时序图。

图17是本发明的电压电平转换器VLC的其它电路结构图。

图18是表示图17所示的电压电平转换器VLC的动作的时序图。

图19是表示本发明涉及的电压电平转换换器VLC和外围电路的概略图。

图20是图19的HZ BUF的电路结构图。

图21是表示图19的电压电平转换器VLC的动作的时序图。

具体实施方式

实施例1

图1是表示本发明的液晶显示装置的整体的概略结构图，具有隔着液晶彼此相对配置的一对透明绝缘基板(例如玻璃基板)中的一个透明绝缘基板SUB。该透明绝缘基板SUB的液晶侧的面的除了周边之外的中央部为显示区域AR。

在该显示区域AR中，形成有在图1中沿x方向延伸、在y方向并设的多条栅极信号线GL、以及沿y方向延伸、在x方向并设的多条漏极信号线DL。

在此，相邻的两条栅极信号线GL和相邻的两条漏极信号线DL围成的各区域构成像素区域，在该像素区域具有薄膜晶体管TFT和像素电极PX，通过提供来自一条栅极信号线GL的扫描信号使上述薄膜晶体管TFT动作，经由该TFT向上述像素电极PX提供来自一条漏极信号线DL的图像信号。

即、例如在图1中从上向下依次对各栅极信号线GL提供扫描信号(电压)，该扫描信号使TFT导通。并依照该时序从各漏极信号线DL提供图像信号(电压)，经由导通状态的TFT施加给像素电极PX。

这些像素电极PX，例如与对置电极COM之间产生电场，该电场控制液晶LC的光透射率，上述对置电极COM形成在与透明绝缘基板SUB相对设置的另一透明绝缘基板的液晶侧的面上。

以下说明这些显示区域AR的外围电路的概略。各栅极信号线GL经由电压电平转换器VLC与例如由移位寄存器等构成的扫描电路4连接，由该扫描电路4依次向各栅极信号线GL提供扫描信号。

另一方面，漏极信号线DL通过图像信号分配用开关ASW、BSW和CSW与图像信号线DSL连接。

各图像信号分配用开关，例如由MIS晶体管构成，各栅极端子上连接有开关控制信号线AL、BL和CL，第一端子上连接有漏极信号线DL，第二端子上连接有图像信号线DSL。

该图像信号线DSL与图像信号生成部3连接，开关控制信号线AL、BL和CL分别经由电压电平转换器VLC与控制信号生成部2连接。

以下，根据从外部输入的显示信号(包括显示数据和同步信号)的流动说明图1所示的液晶显示装置的各部动作。

来自外部的显示信号输入到I/F部1，从该I/F部1向控制信号生成部2输出基于同步信号的时序信号，并且向图像信号生成部3依次输出显示数据。

控制信号生成部2基于时序信号向控制信号线CNTL输出扫描电路4的控制信号(例如时钟信号或开始信号等)。扫描电路4，通过该控制信号向栅极信号线GL依次输出扫描信号。

另一方面，控制信号生成部2经由电压电平转换器VLC向开关控制信号线AL、BL和CL输出选择信号，使得在扫描电路4向任意的栅极信号线GL输出TFT变成导通状态的扫描信号的期间，图像信号分配用开关ASW、BSW和CSW被分时依次选择，变成导通状态。

此时，图像信号生成部3依次输出图像信号，该图像信号与经由被分时选择的图像信号分配用开关ASW、BSW和CSW与图像信号生成部3连接的漏极信号线DL相对应。

如上所述，在需要电压电平转换的位置设置有电压电平转换器VLC。即、在控制信号生成部2和图像信号分配用开关ASW、BSW和CSW之间设置有电压电平转换器VLC。另外，在扫描电路4与栅极信号线GL之间设置有电压电平转换器VLC。

在此，形成于透明绝缘基板SUB的表面的显示部AR及其周边的各电路(在图1中，为扫描电路4、图像信号分配用开关ASW、BSW和CSW、以及电压电平转换器VLC)，由薄膜晶体管(MISTFT)、像素电极和信号线等形成，上述薄膜晶体管是层叠利用基于光刻技术的选择刻蚀形成为预定图形的导电层、半导体层和绝缘层等而形成的。而且，此时的半导体层由例如多晶硅(p-Si)形成。

在图1中，I/F部1、控制信号生成部2和图像信号生成部3未形成在透明绝缘基板SUB的面上，但是，这些电路也可以像扫描电路4等那样形成在透明绝缘基板SUB的面上，电路结构并不限于图1。

另外，该电压电平转换器VLC的设置位置，并不限于图1所示的位置，也可以应用于需要电平转换的部分、或其它部分。

以下用图2、图3和图4说明图1所示的电压电平转换器VLC的实施例。

图2是表示电压电平转换器VLC的一个实施例的电路图，输入脉冲VIN的输入端子连接在电容CPA的一个端子上，CPA的另一个端子与作为MISTFT的n型MOS晶体管NMOS1的栅极端子和第一端子(是指源极端子和漏极端子中的一个端子)连接，并且与作为MISTFT的n型MOS晶体管NMOS2的第一端子连接，将连接的布线作为节点N1。

NMOS1的第二端子(是指源极端子和漏极端子中的另一个端子)与作为MISTFT的n型MOS晶体管NMOS3的栅极端子、作为MISTFT的n型MOS晶体管NMOS4的第一端子和电容CB的一个端子连接，将连接的布线作为节点N2。

电容CB的另一个端子与NMOS3的第二端子和作为MISTFT的n型MOS晶体管NMOS5的第一端子连接，将连接的布线作为节点N4。

另外，与输入脉冲VIN反相的输入脉冲/VIN(/VIN的/是横杠的意思，意思是输入脉冲VIN的反转脉冲。)的输入端子与复位信号生成电路RST的输入端子连接，复位信号生成电路RST的输出端子与NMOS2的栅极端子、NMOS4的栅极端子和NMOS5的栅极端子连接，将连接的布线作为节点N3。

NMOS3的第二端子与高电压电源供给布线VAH连接。NMOS4的第二端子和NMOS5的第二端子与低电压电源供给布线VAL连接，另外，NMOS2的第二端子也与VAL连接。VAH和VAL表示布线的名称、布线上的电位。

在图2所示的电压电平转换器中，节点N4成为输出端子，在此，作为电阻电容负载，在输出端子(N4)和地之间串联连接了负载电阻RL和负载电容CL。在此，将负载电阻RL和负载电容CL的连接布线作为节点N5。另外，驱动该电阻电容负载RL、CL的电压电平转换器由充电电路6、放电电路7和复位信号生成电路RST构成。其中，充电电路6包括电容CPA、NMOS1和NMOS3，放电电路7包括NMOS2、NMOS4和NMOS5。

图2中用虚线表示的电容CSA表示存在于电容CPA之外的包括节点N1的布线电容和NMOS1的栅极电容的寄生电容，同样地，用虚线表示的电容CSB表示存在于电容CB之外的包括节点N2的布线电容和NMOS3的栅极电容的寄生电容。

图3是图2所示的复位信号生成电路RST的一个实施例的电路结构图，输入脉冲/VIN的输入端子与电容CPB的一个端子连接。

电容CPB的另一个端子与n型MOS晶体管NMOS6的栅极端子和第一端子连接，连接的布线成为复位信号生成电路RST的输出端子，与图2所示的节点N3连接。

NMOS6的第二端子与n型MOS晶体管NMOS7的栅极端子和第一端子连接，将连接的布线作为节点N6。NMOS7的第二端子与低电压电源供给布线VAL连接。其中，也可以省略该NMOS7。

图中用虚线表示的电容CSC表示存在于电容CPB之外的包括节点N3的布线电容和NMOS2、NMOS4、NMOS5的栅极电容的寄生电容。

接下来，用图4说明上述电压电平转换器VLC的动作。图4表示输入脉冲VIN和/VIN的波形、以及图2所示的各节点(N1、N2、N3、N4)的信号波形。

首先，设输入脉冲VIN和/VIN的最大电位为VDH，最小电位为VDL。假设输入脉冲的最大电压VDH为高电压电源电位VAH的一半，则存在下式(1)的关系。

VDH＝VAH/2  ……(1)

另外，当设输入脉冲VIN和/VIN的振幅电压为ΔVD时，则可以用下式(2)来表示。并且，假设各n型MOS晶体管NMOS1～NMOS6的阈值电压相等，其值为Vth。

ΔVD＝VDH-VDL……(2)

在此，假设阈值电压Vth和其它电位之间存在下式(3)的关系。另外，假设输入脉冲的最小电位VDL大于等于低电压电源电位VAL，在此，假设下式(4)的关系成立。

Vth＝VAH/6＝VDH/3  ……(3)

VDL-VAL＞Vth  ……(4)

式(1)、(3)、(4)的条件用于简单地进行以下的说明，实际上并不限于此。

在图4中，假设在初始状态下，输入脉冲VIN和/VIN、以及图2和图3所示的各节点(N1～N6)的电位为VDL。首先，说明在时刻t1，输入脉冲/VIN的电平从Low电平(以下称为“L”)变化到High电平(以下称为“H”)时的动作。

输入脉冲/VIN在复位信号生成电路RST中通过电容CPB与节点N3进行电容耦合。因此，在节点N3，电位将因输入脉冲/VIN的电压变动ΔVD而发生变动。当假设此时的电位变化量为ΔVN3时，则大致由下式(5)确定。在此，CSC是如上所述在节点N3将CPB作为有效电容时的寄生电容。

ΔVN3＝ΔVD×CPB/(CPB+CSC)  ……(5)

在时刻t1附近，节点N3的电位从VDL上升ΔVN3左右，因此，当假设节点N3与VAL的电位差为V(N3、VAL)时，其大致可以用下式(6)表示。

V(N3、VAL)＝ΔVN3+VDL-VAL  ……(6)

此时，V(N3、VAL)如果大于Vth的2倍，则二极管连接的NMOS6和NMOS7都变成导通状态。此时的电压关系用下式(7)表示。

V(N3、VAL)＝ΔVN3+VDL-VAL＞2×Vth  ……(7)

另外，当根据式(4)、(5)、(7)求此时的ΔVN3的条件时，大致为式(8)的关系。

ΔVN3＞Vth  ……(8)

在满足式(7)的条件的情况下，NMOS6和NMOS7都成为导通状态，节点N3的电位向低电压电源VAL变化。之后，节点N3的电位降低，直到NMOS6和NMOS7被限幅(clipping)。

当设此时的节点N3与VAL的电位差为VN31时，可以用式(9)的关系来表示。

VN31＝2×Vth……(9)

此时，在NMOS2、NMOS4和NMOS5的各栅极端子(节点N3)与第二端子(VAL供给端子)之间被施加大于阈值电压Vth的电压，因此各NMOS变成导通状态。从而与NMOS2、NMOS4、NMOS5的第一端子连接的节点N1、N2和N4的各电位向VAL收敛。

接下来，说明在时刻t2，输入脉冲/VIN从H变化到L、输入脉冲VIN从L变化到H时的动作。

当输入脉冲/VIN从H变化到L时，如上所述，通过CPB进行电容耦合的节点N3，其电位向低电位方向变动ΔVN3。因此，当设此时的节点N3与VAL的电位差为VN32时，根据式(9)可得到式(10)的关系。

VN32＝2×Vth-ΔVN3＜Vth  ……(10)

因此，NMOS6和NMOS7维持截止状态。另外，NMOS2、NMOS4、NMOS5的栅极端子(节点N3)与第二端子(VAL供给端子)的电位差小于阈值电压Vth，因此NMOS2、NMOS4和NMOS5变成截止状态。

另一方面，输入脉冲VIN通过电容CPA与节点N1进行电容耦合。因此，输入脉冲VIN的电压变动ΔVD将引起节点N1的电位产生电位变动。当设该电位变化量为ΔVN1时，大致由下式(11)确定。

ΔVN1＝ΔVD×CPA/(CPA+CSA)  ……(11)

在此，CSA是如上所述在节点N1将CPA作为有效电容时的寄生电容。在时刻t2，/VIN从H变化到L，NMOS2、NMOS4和NMOS5变成截止状态，因此，当VIN从L变化到H时，节点N1的电位将从VAL上升ΔVN1。

节点N2经由NMOS1被充电到低与阈值Vth相当的电位。当设此时的节点N2与VAL的电位差为V(N2、VAL)时，可以用下式(12)表示。

V(N2、VAL)＝ΔVN1-Vth  ……(12)

此时，当V(N2、VAL)大于Vth时，NOMS3也将变成导通状态，因此节点N4的电位也将开始上升。该节点N4与由负载电阻RL、节点N5和负载电容CL构成的负载电路连接，因此，假定节点N4的电位上升迟于节点N2。

另外，在节点N2的电位差V(N2、VAL)满足式(12)的关系，并设NMOS1截止时的V(N2、VAL)为VCB0、此时的节点N4与VAL的电位差为VN40的情况下，式(13)的关系成立。

VCBO＝V(N2、VAL)-VN40

＝ΔVN1-Vth-VN40＞Vth  ……(13)

从式(13)推导ΔVN1的条件，则大致可用下式(14)的关系来表示。

ΔVN1＞2×Vth+VN40  ……(14)

此时，NMOS1即使截止NMOS3也处于导通状态，因此节点N4的电位经由NMOS向VAH上升。

当设之后的节点N4的电位变化量为ΔVN4时，则节点N2的电位为(ΔVN1-Vth)+CB/(CB+CSB)×ΔVN4，节点N4的电位为VN40+ΔVN4，因此节点N2与节点N4的电位差ΔVCB大致可用式(15)来表示。

ΔVCB＝ΔVN1-Vth+ΔVN4×CB/(CB+CSB)-(VN40+ΔVN4)

＝(ΔVN1-Vth-VN40)+ΔVN4×CB/(CB+CSB)-ΔVN4

＝VCBO+ΔVN4×CB/(CB+CSB)-ΔVN4  ……(15)

其中，CSB是在节点N2以CB为有效电容时的寄生电容。在此，只要式(15)满足下面的式(16)的关系式，则NMOS3将变成导通状态，电荷从高电压电源VAH提供给节点N4。

ΔVCB＝VCBO+ΔVN4×CB/(CB+CSB)-ΔVN4＞Vth  ……(16)

因此，为了将节点N4充电至VAH，只要满足下式(17)即可。

VCBO+(VAH-VN40)×CB/(CB+CSB)-(VAH-VN40)＞Vth……(17)

本实施例的电路的本质是该节点N4的电压上升迟于节点N2的电压上升，以及此时与VAL相连的NMOS2、NMOS4和NMOS5变成截止状态。换而言之，需要设定电路常数，尤其是各晶体管的尺寸和耦合电容，使得产生这样的动作。

在上述说明中，以阈值电压Vth为总是恒定的电压进行了说明，但是，在因衬底效应等而造成不能忽略阈值电压相对于各电压的变动而产生的变化等情况下，需要使用相应变化的Vth。

接下来，说明在时刻t3输入脉冲VIN从H变化到L、输入脉冲/VIN从L变化到H时的动作。此时，节点N3因耦合电容CPB而发生电位变动，此时的变化量ΔVN3用式(5)表示。

此时的节点N3与VAL的电位差VN31大致用式(9)表示。因此，NMOS2、NMOS4和NMOS5变成导通状态，节点N1、节点N2和节点N4放电至VAL。

在时刻t4之后，反复进行上述动作，由此反复进行电压电平转换。

另外，在本实施例的图3中，二极管连接的NMOS为2个，但是使用1个也可以，而且NMOS的个数也并不限于此。

此时，只要由图3所示的复位信号生成电路RST所包含的二极管限幅的节点N3与VAL的电位差大于图2所示的NMOS2、NMOS4和NMOS5的阈值电压，并且/VIN从H变化到L后的节点N3与VAL的电位差小于NMOS2、NMOS4和NMOS5的阈值电压即可。

在本实施例的图2中，NMOS2的第二端子与VAL连接，但是所连接的电位并不限于VAL，例如也可以是VDL。此时，需要设定各常数，使得在NMOS2和NMOS4都处于导通状态的期间，不会经由NMOS1流过贯穿电流。另外，在不必考虑贯穿电流的情况下，可不限于此。

图5A是图2的电压电平转换器所包含的复位信号生成电路RST的另一个实现方法，示出了其电路结构。在图5A所示的电路结构中，与图3所示的复位信号生成电路RST相同的部分以相同的标记表示，省略其说明。

图5A所示的复位信号生成电路RST与图3所示的复位信号生成电路RST相比，追加了n型MOS晶体管NMOS8。节点N3与NMOS8的第一端子连接，另一方面，VAL与第二端子和栅极端子连接。在该NMOS8的第二端子和栅极端子上再追加连接n型MOS晶体管也可以。也可以不追加，而省略NMOS7。

用图5B说明图5A所示的复位信号生成电路RST所生成的节点N3的电压波形。

从时刻t1到时刻t2的动作与图3所示的复位信号生成电路RST大致相同，节点N3的电位被二极管连接的NMOS6和NMOS7以VN31的电位差限幅。

此时，二极管连接的NMOS8处于被逆偏置的状态，因此只流过截止电流，因而，节点N3与VAL的电位差大致为VN31。

在时刻t2，/VIN从H变化到L，通过电容CPB进行电容耦合的节点N3产生电位变动，变动由式(5)表示的ΔVN3。

此时，在满足下式(18)的情况下，二极管连接的NMOS8变成导通状态，节点N3向VAL上升，直到被NMOS8限幅。

ΔVN3-2×Vth＞Vth  ……(18)

设被限幅时的节点N3与VAL的电位差为VN33，则可用下式(19)表示。

VN33＝-Vth……(19)

另外，在不满足式(18)的情况下，NMOS8变成截止状态，因此，动作与图3相同。如上所述，通过对节点N3施加低于VAL的电位，或者施加小于等于阈值电压Vth的电压，NMOS2、NMOS4和NMOS5变成截止状态。

另外，二极管连接的NMOS6和NMOS7变成逆偏置状态，因此变成截止状态。因而，即使使用图5A所示的复位信号生成电路RST也能与使用图3时一样地实现图2所示的电压电平转换器。

另外，与图3一样，在图5A中，二极管连接的NMOS的数量并没有被限定。例如，在NMOS8上追加n型MOS晶体管NMOS9(未图示)时，可以使NMOS9的第一端子与NMOS8的第二端子和栅极端子连接，使NMOS9的第二端子和栅极端子与VAL连接。另外，也可以采用去除图5A所示的NMOS7，使NMOS6的节点N6与VAL连接的结构。

此时，可以设计成采用这样的常数：在从/VIN由L变化到H到节点N3被限幅为止的、NMOS2、NMOS4和NMOS5为导通状态的期间，节点N1、N2和N4放电到VAL。

图6A是图2的电压电平转换器所包含的复位信号生成电路RST的又一个实现方法，示出了其电路结构。在图6A所示的电路结构中，与图3所示的复位信号生成电路RST相同的部分用相同的标记表示，省略其说明。

在图6A所示的复位信号生成电路RST中，节点N3经由高电阻RHZ连接到VAL。图6B表示使用图6A所示的复位信号生成电路RST时的节点N3的电压波形。在此，设节点N3的初始状态下的电位为VAL。

在时刻t1，当/VIN从L变化到H时，通过电容CPB进行电容耦合的节点N3向高电位侧变化由式(5)表示的ΔVN3。

之后，节点N3依照由高电阻RHZ、电容CPB和CSC决定的时间常数向VAL变化。

之后，在时刻t2，/VIN从H变化到L，因此向低电位侧变化ΔVN3。

反复进行该动作，由此节点N3的电压波形变成以VAL为大致直流电位(中心电位)的交流波形。

在此，设计各常数，使得在/VIN从L变化到H时，在节点N3的电位成为比NMOS2、NMOS4和NMOS5的阈值电压Vth高的电位的期间，节点N1、节点N2和节点N4被充分地放电到VAL，由此能够得到与图3所示的复位信号生成电路RST同样的效果。

在此，在/VIN从H变化到L时，NMOS2、NMOS4和NMOS5必须处于截止状态，这通过上述的说明可以明确。

实施例2

以下，对用于实现图1所示的液晶显示装置的电压电平转换器VLC的本发明的实施例2进行说明。

图7示出了本实施例的电压电平转换器VLC的电路结构。该电压电平转换器VLC是将2个在实施例1中所说明的图2所示的电压电平转换器连接起来而构成的电路。

图7所示的电压电平转换器的第一级转换器与图2所示的实施例1的电压电平转换电路的结构相同，因此省略说明。

在第二级电压电平转换器中，未设置与第一级电平转换器中的电容CPA相当的电容，作为第一级电压电平转换器的输出信号的节点N4成为第二级电压电平转换器的输入信号，与第一级电平转换器中的NMOS1相当的n型MOS晶体管NMOS1X的第一端子和栅极端子连接。

另外，在第二级电压电平转换器中，与第一级的NMOS2相当的晶体管因为起到与第一级的NMOS5同样的作用，因此未设置。

第一级和第二级的电压电平转换器共享复位信号生成电路RST，因此与第一级的NMOS4相当的n型MOS晶体管NMOS4X、以及与第一级的NMOS5相当的n型MOS晶体管NMOS5X的栅极端子与节点N3连接。

在此，作为第一级的输出端子的节点N4和节点N3通过电容CX进行电容耦合。

NMOS1X的第二端子连接到与第一级的NMOS3相当的n型MOS晶体管NMOS3X的栅极端子、与第一级的电容CB相当的电容CBX的一个端子、以及NMOS4X的第一端子，将该连接的布线作为节点N2X。

NMOS3X的第一端子与电容CBX的另一个端子、NMOS5X的第一端子连接，将该连接的布线作为节点N4X。另外，NMOS4X和NMOS5X的第二端子与低电压电源VAL连接，NMOS3X的第二端子与高电压电源VAH连接。

在此，节点N4X为本实施例中的电压电平转换器的输出端子，负载电阻RL、节点N5和负载电容CL组成的负载电路连接到此。

电容CSX为在节点N2X处以电容CBX为有效电容时的寄生电容。这样，第二级电压电平转换器成为省略了与第一级电压电平转换器中的CPA、NMOS2和复位信号生成电路RST相当的元件的电路结构。

图8A是表示图7所示的电压电平转换器VLC的动作的时序图，图8B是表示节点N2、N4、N2X和N4X的电位变化的波形图。

以下，使用图8A、图8B说明图7所示的电压电平转换器VLC的动作。图7所示的电压电平转换器VLC的第一级，如上所述，与图2所示的电压电平转换器VLC的结构相同，因此其动作如用实施例1的图4所说明的那样。

因此，在时刻t1，/VIN从L变化到H，而使得栅极端子连接在节点N3上的各NMOS(NMOS2、NMOS4、NMOS5、NMOS4X和NMOS5X)变成导通状态，连接在各NMOS的第一端子上的节点N2、N4、N2X和N4X的电位变化为VAL。

之后，在时刻t2，/VIN从H变换到L使得节点N3连接在栅极端子上的各NMOS变成截止状态。

另一方面，在时刻t2，由于VIN从L变化到H，因此如在实施例1中所说明的那样，如果是满足式(17)的条件，则节点N4的电位一直上升到VAH。

在此，在本实施例的电压电平转换器中，节点N4和节点N3通过电容CX进行电容耦合，因此如图8B所示，在时刻t2，节点N3的电位向低电位侧移动时，节点N4的电位受其影响暂时向低电位侧迁移。

在时刻t2a，节点N2与节点N4的电位差变成Vth，NMOS3变成导通状态，节点N4的电位经由NMOS3开始向VAH上升。

之后，在时刻t2b，节点N2与VAL的电位差变成由式(13)所表示的关系，NMOS1变成截止。

当设此时的节点N2与N4的电位差为ΔVCB1时，与式(17)同样，如果满足下式(20)，则节点N4一直上升到VAH。

VCB1+(VAH-VN40)×CB/(CB+CSB)-(VAH-VN40)＞Vth……(20)

在本实施例中，如上所述，节点N4和节点N3通过电容CX进行电容耦合，因此在作为NMOS3的栅极端子的节点N2和作为第一端子的节点N4之间，被施加比实施例1的电压电平转换电路大的电压，由此节点N4上升到VAH的速度变快。

在节点N4的电位的上升速度不成为问题的情况下，也可以省略电容CX。在此，与节点N4的电位的上升速度相关的时间常数大致可以用下式(21)给出。

τ(t)＝RON(t)(NMOS3)×CNMOS3……(21)

在此，CNMOS3是NMOS3的负载电容，RON(t)(NMOS3)表示NMOS3的导通电阻。在此，时间常数τ表示为时间的函数。

这是因为NMOS3的导通电阻，即有效电流值与时间一起变化的缘故。在此，时刻t2处的NMOS3的建立(上升沿)部分的电流Ids可大致由下式(22)给出。

Ids＝A×(ΔVCB1-Vth)×(ΔVCB1-Vth)  ……(22)

在此，A表示由MOS晶体管的构造或尺寸等决定的常数。导通电阻RON与电流Ids呈反比的关系，因此根据式(21)、式(22)可知，ΔVCB1是决定时间常数τ的较大的因子。

即，将ΔVCB1取得越大，RON越小，时间常数τ减小，负载电路的电位上升的速度越快。

在本实施例中，如上所述，将第一级的输出节点N4作为第二级的电压电平转换器的输入信号。因此，如图8B所示，节点N4的电位上升，在时刻t2c，节点N4与节点N2X的电位差大于等于Vth，节点N2X经由二极管连接的NMOS1X开始充电。

之后，在时刻t2d，节点N2X与节点N4X的电位差变得大于等于Vth，NMOS3X变成导通状态，由此节点N4X被充电，向VAH变化。

由于输入信号为第一级电压电平转换器的输出，因此NMOS1X的截止电压为VAH-Vth。在此，由于第二级的节点N4X为本实施例中的输出端子，因此与负载电路连接。因此，初始的电位上升比其它晚。

因此，如图8B所示，当设在时刻t2e，  NMOS1X截止时的节点N2X与节点N4X的电位差为ΔVCB2时，可容易地设定各常数，使得ΔVCB2大于ΔVCB1。

由此，能够降低作为输出级的MOS晶体管的NMOS3X的导通电阻，提高输出端子N4X的电位上升速度，而且能将电压电平转换电路应用于频率更高的信号。

另外，实施例2中的复位信号生成电路RST与实施例1一样，可以使用图3、图5A和图6A所示的任意一个电路。

实施例3

以下，对用于实现图1所示的液晶显示装置的电压电平转换器VLC的本发明的实施例3进行说明。图9示出了本实施例的电压电平转换器VLC的电路结构。

图9所示的电压电平转换器VLC包括：由两级构成的电压电平转换块(电路结构与图7大致相同)，其用于改善电压电平转换电路的输出电位的上升速度；以及一级结构的转换部VLCR(电路结构与图2大致相同)，用于改善输出电位的下降速度，生成降低电压电平转换块的输出级电路中与低电位电源VAL连接的MOS晶体管的导通电阻所需要的高振幅栅极电压。

接下来说明各元件的连接结构。在图9所示的电压电平转换器中，由两级构成的电压电平转换块，结构与图7所示的电压电平转换器相同，因此相同的部分使用相同的标记，在此省略说明。

由一级构成的转换部VLCR的结构，与图2所示的电压电平转换器VLC相同。因此，转换部VLCR的各元件的标记是在与图2的电路图相当的元件的标记上添加了(′)而构成的。

关于转换部VLCR的输入信号，输入信号/VIN连接到与电容CPA′连接的端子，输入信号VIN连接到与复位信号生成电路RST′连接的端子。

作为转换部VLCR的输出端子的节点N4′与输出级的NMOS5X的栅极端子连接。电容CX的一个端子与作为VLCR的输出端子的节点N4′连接，另一个端子与节点N4连接。

在本实施例的电压电平转换器中，设置有n型MOS晶体管NMOSR，其第一端子与节点N4′连接，第二端子与低电位电源VAL连接，节点N2与栅极端子连接。

使用图10所示的时序图说明由以上所说明的结构构成的电压电平转换器的动作。在图9所示的电压电平转换器中，关于两级结构的电压电平转换块的动作，如在图7中所说明的那样。

在时刻t1，输入信号/VIN从L变换到H，节点N3的电位以NMOS2、NMOS4、NMOS5和NMOS4X变成导通状态的电位被限幅，因此节点N1、N2、N4和N2X的电位向VAL变化。

另外，在转换部VLCR中，输入信号/VIN与电容CPA′连接，因此节点N1′的电位向高电位侧变动ΔVN1′左右。与转换部VLCR的复位信号生成电路RST′的输入端子连接的输入信号VIN不发生变化，因此不会产生大的电位变动。

在此，假定作为复位信号生成电路RST′的输出端子的节点N3′的初始状态的电位为VDL，如果满足式(4)的关系，则节点N3′的电位将以NMOS2′、NMOS4′和NMOS5′变成导通状态的电位VN31′被限幅。

由此而产生了电位变动的节点N1′、除此之外的N2′和N4′的电位也向VAL下降。

节点N4′的电位从初始电压VDL向VAL变化后，NMOS5X变成截止状态，虽然初始时处于导通状态。在该NMOS5X为导通状态的期间，放电直到节点N4X的电位达到VAL，由此，如图10所示，电压电平转换器的输出变成VAL。

接下来，在时刻t2，VIN从L变化到H，在VLCR中，作为复位信号生成电路RST′的输出端子的节点N3′的电位被限幅为NMOS2′、NMOS4′和NMOS5′变成导通状态的电位，因此与各NMOS连接的节点N1′、N2′和N4′的电位向VAL收敛。

这样，节点N4′为栅极电压的NMOS5X变成截止状态，VAL和节点N4X被大致电切断。

另外，/VIN从H变化到L时，节点N3的电位因复位信号生成电路RST而向低电位侧变化，NMOS2、NMOS4、NMOS5和NMOS4X分别变成截止状态。

由此，两级结构的电压电平转换块进行与图7所示的电路大致同样的动作，使作为输出端子的节点N4X的电位上升到VAH。

接下来，在时刻t3，VIN从H向L变化，/VIN从L向H变化，节点N3的电位以RST而以NMOS2、NMOS4、NMOS5和NMOS4X变成导通状态的电位被限幅，因此两级结构的电压电平转换块中的节点N1、N2、N4和N2X向VAL迁移。

作为VLCR的输出端子的节点N4′的电位，如实施例1的说明那样，上升到VAH。因此，NMOS5X被施加作为节点N4′的电位的VAH，使得NMOS5的导通电阻降低，加速负载电路的电位的下降速度成为可能。由此，即使对于更高速的输入信号，也能进行电压电平转换。

在时刻t4，/VIN从H变化到L，VIN从L变化到H，由此作为本实施例中的电压电平转换电路的输出端子的节点N4X的电位上升到VAH，作为VLCR的输出端子的节点N4′的电位下降到VAL。

此时，电容CX如实施例2所说明的那样，起到提高施加给NMOS3的电压的作用。

在此，节点N4开始上升后，电容CX的电容耦合的影响给节点N4′的电位下降带来影响，但是在本实施例中，NMOSR辅助节点N4′的电位下降，因此没有问题。

在节点N4的电位的上升速度和节点N4′的下降速度等不成为问题的情况下，也可以省略电容CX和NMOSR。

实施例3中的复位信号生成电路RST和RST′与实施例1一样，也可以使用图3、图5A和图6A所示的任意一个电路。

在以上所说明的实施例1到实施例3中，以构成电压电平转换器的电路的薄膜晶体管TFT全部为n型进行了说明。但是，不言而喻，其导电型为p型也可以。这是因为通过使电压的高低反过来，可作为电压电平转换器起作用，并且获得同样的效果。

另外，在以上的实施例中，采用了构成各电压电平转换器的晶体管的栅极绝缘膜由例如SiO₂等构成的晶体管。但是，不言而喻，这些晶体管也可以是栅极绝缘膜由例如SiN等绝缘膜构成的MIS晶体管。

实施例4

接下来，说明本发明的实施例4。这是关于上述的电压电平转换器的控制方法的实施例。以下，使用图11到图13说明上述实施例1到实施例3中的电压电平转换器VLC的控制方法。

图11是示出了本发明涉及的液晶显示装置的一部分的图，关于与实施例1的图1相同的部分，使用相同的标记。

图11所示的液晶显示装置中，设定值存储部5是存储从外部(控制显示装置的系统等)输入的设定信号的部分。

该设定信号包括用于设定到电压电平转换器VLC的初始动作稳定地进行为止所需要的稳定化期间，控制信号生成部2从设定值存储部5接受与稳定化期间相关的设定值，根据它输出对电压电平转换器VLC的输入脉冲VIN和它的反转脉冲/VIN。

图12A、图12B是表示从图11所示的控制信号生成部2向电压电平转换器VLC输入的输入信号(VIN和/VIN)、此时的来自复位信号生成电路RST的输出信号(节点N3的电位)和电压电平转换器VLC的输出信号(节点N4的电位)的时序图。

图12A是在实施例1和实施例2中所说明的电压电平转换器VLC(图2和图7)中，在使用图3所示的复位信号生成电路RST的情况下，用于使电压电平转换器VLC的初始动作稳定的时序图。

在图12A中，在启动时刻t0，使VIN和/VIN为复位电平的电位(在此例如为VDL)。这是为了在电压电平转换器VLC的动作开始时，使与节点N3连接的nNMOS晶体管为截止状态。

之后，在时刻t1，使/VIN从VDL变化到VDH，使VIN和/VIN为反相的关系。在此，作为复位信号生成电路RST的输出的节点N3的电位因电容耦合而暂时上升，经由二极管连接的nNMOS晶体管向VAL迁移，并以VN31的电位被限幅。

在此期间，由节点N3的电位控制的nMOS晶体管变成导通状态，因此VLC的输出电压被设置为VAL。

在接下来的时刻t2，开始电压电平转换器VLC的动作，/VIN变成VDL，由此，作为复位信号生成电路RST的输出电压的节点N3的电位变化为VN32，能够使与节点N3连接的nMOS晶体管截止。这样，VIN变化到VDH，能使VLC的输出电平转换为VAH。

以上，为了使电压电平转换器VLC的初始动作稳定，到时刻t2为止，复位信号生成电路RST的输出大致收敛于VN31，或者至少/VIN从VDH向VDL变化，由此节点N3的电位需要到达与作为复位信号生成电路RST的输出的节点N3连接的nMOS晶体管从导通状态变成截止状态这样的电位。

因此，在本实施例中，预先将实现稳定的初始动作所需的期间t2存储在设定值存储部2中，通过根据该设定值从控制信号生成部输出控制信号，能够实现没有误动作的稳定的动作。

在本实施例中，对复位信号生成电路RST为图3的情况进行了说明，但是，在图5A所示的电路中，通过进行同样的控制，也能实现没有误动作的稳定的电路动作。

图12B是在实施例1和实施例2所述的电压电平转换器VLC(图2和图7)中，使用图6A所示的复位信号生成电路RST时的时序图。

此时，在时刻t2的状态下，作为复位信号生成电路RST的输出的节点N3的电位，因为至少/VIN从VDH向VDL变化，因此需要达到以下这样的电位：与作为复位信号生成电路RST的输出的节点N3连接的nMOS晶体管从导通状态变成截止状态。

这样，在使用图6A的复位信号生成电路RST的情况下，通过设定t2也能实现稳定的初始动作。

图13是在实施例3所述的电压电平转换器VLC(图9)中，在使用了图3所示的复位信号生成电路RST的情况下，用于使电压电平转换器VLC的初始动作稳定的时序图。

在图1 3中，在启动时刻t0，使VIN和/VIN为复位电平的电位(在此，例如为VDL)。

之后，在时刻t1，使/VIN从VDL变化到VDH，使VIN从VDL变化到VDH。这是为了在VIN和/VIN变化到VDL时，使与作为复位信号生成电路RST和RST′的输出的节点N3和N3′连接的nMOS晶体管为截止状态。在此，当VIN和/VIN变化到VDH时，节点N3和N3′的电位因电容耦合而暂时上升，经由复位信号生成电路RST内的二极管连接的nMOS晶体管向VAL迁移，以VN31和VN31′的电位被限幅。

接着，在时刻ta，为了使VIN和/VIN的信号为反相信号，使/VIN变化为VDL。此时，电压电平转换器VLC的复位状态成为VAL。相反，在要使电压电平转换器VLC的复位状态为VAH的情况下，在时刻ta的定时，使VIN变化为VDL。

在接下来的时刻tb，使VIN向VDL变化，使/VIN向VDH变化，由此能够将电压电平转换器VLC的输出信号复位到VAL，能够从时刻t2起开始稳定的电压电平转换器VLC的动作。作为复位信号生成电路RST，能够进行与使用图5A和图6A时一样的控制。

以上，以液晶显示装置为中心对本发明进行了说明，但是，除了液晶显示装置之外，也可以应用于有机EL显示装置、电子发射型显示装置等、以及由电荷移动度高于非晶硅的多晶硅或接近单晶硅的硅形成了外围电路的薄膜晶体管或二极管等元件的所有显示装置。

实施例5

以下，对用于实现图1所示的液晶显示装置的电压电平转换器VLC的本发明的实施例5进行说明。

图14是说明本实施例的电压电平转换器VLC的电路结构的图。在图14所示的电路结构中，输入脉冲VIN的输入端子与作为MISTFT的n型MOS晶体管NMOS6的栅极端子和第一端子(是指源极端子和漏极端子中的一个端子)连接。输入脉冲VINS的输入端子与电容CA的一个端子连接。电容CA的另一个端子与NMOS6的第二端子(是指源极端子和漏极端子中的另一个端子)、作为MISTFT的n型MOS晶体管NMOS1的栅极端子和第一端子、以及作为MISTFT的n型MOS晶体管NMOS2的第一端子连接，将该连接的布线作为节点N1。

NMOS1的第二端子与电容CB的一个端子、作为MISTFT的n型MOS晶体管NMOS3的栅极端子、作为MISTFT的n型MOS晶体管NMOS4的第一端子连接，将该连接的布线作为节点N2。电容CB的另一个端子与NMOS3的第一端子和作为MISTFT的n型MOS晶体管NMOS5的第一端子连接，将该连接的布线作为节点N4。

复位信号生成电路RST的两个输入端子连接有与输入脉冲VIN反相的输入脉冲/VIN的输入端子、以及输入脉冲VIN的输入端子，该复位信号生成电路RST的输出端子与NMOS2的栅极端子和NMOS4的栅极端子、以及NMOS5的栅极端子连接，将该连接的布线作为节点N3。

NMOS3的第二端子与高电压电源供给布线VAH连接。NMOS2的第二端子和NMOS4的第二端子、以及NMOS5的第二端子与低电压电源供给布线VAL连接。

在图14所示的电压电平转换器中，节点N4成为输出端子，在此，作为电阻电容负载，在输出端子(N4)与地之间串联连接有负载电阻RL和负载电容CL。在此，将负载电阻RL和负载电容CL的连接布线作为节点N5。

虽然未图示，但是图14的电压电平转换器VLC由充电电路(由NMOS1、NMOS3、NMOS6、电容CA以及电容CB组成)、放电电路(由NMOS2、NMOS4以及NMOS5组成)、以及复位信号生成电路RST构成。

图中用虚线表示的电容CSA表示包含存在于电容CA之外的节点N1的布线电容等寄生电容，同样由虚线表示的电容CSB表示包含存在于电容CB之外的节点N2的布线电容等的寄生电容。

图15是图14所示的复位信号生成电路RST的一个实施例，输入信号/VIN的输入端子与电容CRA的一个端子连接，输入信号VIN的输入端子与电容CRB的一个端子连接。电容CRA的另一个端子与作为MISTFT的n型MOS晶体管NMOSA的栅极端子、作为MISTFT的n型MOS晶体管NMOSB的第一端子连接，该连接的布线成为复位信号生成电路RST的输出端子，与电压电平转换器VLC的节点N3连接。电容CRB的另一个端子与NMOSB的栅极端子和NMOSA的第一端子连接，将该连接的布线作为节点N6。NMOSA的第二端子和NMOSB的第二端子与低电压电源供给布线VAL连接。由虚线表示的电容CSC表示包含存在于电容CRA之外的节点N3的布线电容等的寄生电容，同样地由虚线表示的电容CSD表示包含存在于CRB之外的节点N6的布线电容等的寄生电容。

接下来用图16说明上述的电压电平转换器VLC的动作。图16示出了输入信号VIN、VINS和/VIN的波形，以及图14所示的各节点(N1、N2、N3、N4和N6)的信号波形。在以下的说明中，假定本发明的实施例1所述的式(1)到式(4)的关系成立。另外，假定输入信号VINS的最大电位和最小电位与其它的输入信号VIN和/VIN相等。并且假定作为MISTFT的n型MOS晶体管的阈值电压Vth相等。

在图16中，假定在初始状态下输入信号和各节点的电位为VDL，首先，说明在时刻t1输入信号/VIN从L变化到H时的动作。输入信号/VIN在复位信号生成电路RST之中，通过电容CRA与节点N3进行电容耦合。因此，在节点N3，电位因/VIN的电压变动ΔVD而变动。设此时的变化量为ΔVA，则大致由下式(23)确定。

ΔVA＝ΔVD×CRA/(CRA+CSC)  ……(23)

此时，节点N3的电位大于等于VDL，因此根据式(4)的关系，对NMOSA的栅极端子施加大于等于阈值电压Vth的电压。这样，NMOSA变成导通状态，将节点N6放电至VAL。当节点N6被放电，成为电位VAL时，NMOSB成为截止状态，因此节点N3的电位被保持。因此，从时刻t1到下一时刻t2，复位信号生成电路RST的输出电压(节点N3)大于等于VDL，因此作为放电电路的NMOS2、NMOS4和NMOS5变成导通状态，节点N1、N2和N4被放电至VAL。此时，在输入信号VIN与VAL之间经由NMOS6和NMOS2流过电流，但是，在VDL与VAL的电位差小的情况下，电流值也变小，因此对功耗的影响小。设此处的NMOS2的电压下降量为ΔVR，则节点N1收敛于比VAL高ΔVR的电位。此时，NMOS2为导通状态，因此NMOS2的导通电阻小，从而ΔVR也变小。

接下来，对在时刻t2输入信号VIN从L变化为H、输入信号/VIN从H变化为L时的动作进行说明。

输入信号VIN在复位信号生成电路RST之中，通过CRB与节点N6进行电容耦合。因此，在节点N6，电位因VIN的电压变动ΔVD而变动。设此时的变化量为ΔVB，则大致由下式(24)确定。

ΔVB＝ΔVD×CRB/(CRB+CSD)  ……(24)

因此，节点N6的电位变成比VAL高ΔVB的电位。此时，如果ΔVB大于NMOS的阈值电压Vth，则NMOSB变成导通状态。这样，在此，电容CRB和电容CRA需要设定成ΔVB和ΔVA大于n型MOS晶体管的阈值电压。节点N3，在时刻t2因输入信号/VIN的变动而向低电位变动ΔVA，并且，通过成为导通状态的NMOSB放电至VAL。当节点N3放电至VAL时，NMOSA变成截止状态，因此，节点N6的电位能将NMOSB保持在导通状态。由此，在时刻t2以后，复位信号生成电路RST的输出信号(N3)变成VAL，因此放电电路变成截止状态，能够进行充电电路的动作。

首先，在时刻t2当VIN变成H时，电容CA通过二极管连接的NMOS6向着VDH充电，结果，节点N1的电位到时刻t2为止达到N1A。在此，N1A的电位被NMOS6限幅，因此最高也就是VDH-Vth。

接下来，对在时刻t2a输入脉冲VINS从L变化为H时的动作进行说明。输入脉冲VINS通过电容CA与节点N1进行电容耦合。因此，在节点N1，电位因VINS的电压变动ΔVD而上升。设此时的变化量为ΔVCA，则大致由下式(25)确定。

ΔVCA＝ΔVD×CA/(CA+CSA)  ……(25)

因此，节点N1的电位变成N1A+ΔVCA。此时，设定时刻t1与t2的间隔、以及电容CA和NMOS6的设计值，使得N1A+ΔVCA成为高于VDH的电位，由此与实施例1的情况相比，能加大节点N与N4的电位差。节点N1之后的充电电路的结构与实施例1相同，因此省略之后的动作说明。但是，通过在充电电路动作时，加大节点N2与N4的电位差，也可具有实施例2中所说明的减小NMOS3的导通电阻的效果，能够使电压电平转换器高速地动作。

本实施例的复位信号生成电路RST示出了使用输入信号VIN和输入信号/VIN两个信号的图15的电路，但是，使用像实施例1的图3、图5和图6那样从输入信号/VIN生成的复位信号生成电路RST也能得到同样的效果。

图17是说明实施例5的电压电平转换器VLC的又一个电路结构的图。图17所示的电压电平转换器的结构，与上述图14的电压电平转换器相比，追加了作为MISTFT的n型MOS晶体管NMOS7、电容CB以及输入信号VINSA。在图17所示的电路结构中，输入信号VIN的输入端子与NMOS6的栅极端子和第一端子连接。输入信号VINS的输入端子与电容CA的一个端子连接。电容CA的另一个端子与NMOS6的第二端子、以及NMOS7的栅极端子和第一端子连接，将该连接的布线作为节点N1。输入信号VINSA的输入端子与电容CB的一个端子连接。电容CB的另一个端子与NMOS7的第二端子、NMOS1的栅极端子和第一端子、以及NMOS2的第一端子连接，将该连接的布线作为节点NS。另外，关于作为这之外的结构要素的NMOS1到NMOS5、电容CB、电阻电容负载、以及复位信号生成电路RST，与图14结构相同，因此省略说明。而且，图17中的电压电平转换电路VLC的复位信号生成电路RST示出了图15所示的电路，但是如上所述，并不限于此。

接下来，是用图18说明图17所示的电压电平转换器VLC的动作。图18示出了输入信号VIN、VINS、VINSA和/VIN的波形，以及图17所示的各节点(N1、N2、N3、N4、N6以及NS)的信号波形。在以下的说明中，假定本发明的实施例1中所述的式(1)到式(4)的关系成立。而且假定输入信号VINSA的最大电位和最小电位与其它的输入信号VIN等相等。另外，假定作为MISTFT的n型MOS晶体管的阈值电压Vth相等。

在图18中，假定在初始状态下输入信号和各节点的电位为VDL，首先，说明在时刻t1，输入信号/VIN从L变化到H时的动作。当输入信号/VIN从L变化到H时，如上所述，节点N3的电位上升，NMOSA变成导通状态，因此节点N6放电到VAL。当节点N6放电而变成电位VAL时，NMOSB变成截止状态，因此节点N3的电位保持为大于等于VDL，从时刻t1到接下来的时刻t2，作为放电电路的NMOS2、NMOS4以及NMOS5成为导通状态，节点NS、N2和N4放电至VAL。此时，在输入信号VIN与VAL之间经由NMOS6、NMOS7和NMOS2流过电流，但是，在VDL与VAL的电位差较小的情况下，电流值也变小，因此对功耗的影响也小。另外，由于与上述的图14的电压电平转换器相比，在输入信号VIN与VAL之间增加了一级二极管连接的NMOS晶体管，因此能进一步减小流经该路经的电流。

接下来，对在时刻t2输入信号VIN从L变化到H、输入信号/VIN从H变化到L时的动作进行说明。输入信号VIN从L变化到H时，节点N6的电位成为比VAL高ΔVB的电位，因此NMOSB变成导通状态。结果，节点N3经由NMOSB放电至VAL，NMOSA变成截止状态，节点N6的电位能将NMOSB保持为导通状态。在此，电容CRB和电容CRA需要设定为ΔVB和ΔVA大于n型MOS晶体管的阈值电压。由此，在时刻t2之后，放电电路变成截止状态，能够进行充电路的动作。

在充电电路的动作中，在时刻t2，VIN变成H时，电容CA经由二极管连接的NMOS6向VDH充电，结果，节点N1的电位到时刻t2a为止达到N1A。在此，N1A的电位被NMOS6限幅，因此最高也就VDH-Vth。

接下来，对在时刻t2a输入信号VINS从L变化到H时的动作进行说明。输入信号VINS通过电容CA与节点N1进行电容耦合。因此，在节点N1，电位因VINS的电压变动ΔVD而上升。此时的电压变化量ΔVCA由电容CA和存在于电容CA之外的节点N1的寄生电容大致确定。这样，在时刻t2a之后，节点N1的电位变成N1A+ΔVCA。假定节点NS经由二极管连接的NMOS7向着作为节点N1的电位的N1A+ΔVCA充电，到时刻t2b达到NSA。在此，NSA的电位被NMOS7限幅，因此最高也就是N1A+ΔVCA-Vth。

接下来，对在时刻t2b输入信号VINSA从L变化到H时的动作进行说明。输入信号VINSA通过电容CB与节点NS进行电容耦合。因此，在节点NS，电位因VINSA的电压变动ΔVD而上升。此时的变化量ΔVCB由电容CB和存在于电容CB之外的节点NS的寄生电容大致确定。这样，在时刻t2b之后，节电NS的电位成为NSA+ΔVCB。

此时，通过设定时刻t2、t2a和t2b的间隔、以及电容CA、电容CB、NMOS6和NMOS7的设计值，使得NSA+ΔVCB成为高于VDH的电位，与实施例1的情况相比，能加大节点N2与节点N4的电位差。节点NS之后的充电电路的结构与实施例1相同，因此省略之后的动作说明，但是，通过在充电电路动作时，加大节点N2与节点N4的电位差，也可具有实施例2中所说明的减小NMOS3的导通电阻的效果，能够使电压电平转换器高速地动作。

实施例6

实施例6对在图14和图17所示的实施例5的电压电平转换器VLC中，抑制在放电电路处于导通状态时，在输入端子VIN与VAL之间经由二极管连接的NMOS晶体管和NMOS2流过的电流的电路方式进行记述。

图19是表示实施例6的电压电平转换换器VLC和控制信号生成部2的电路图。在图19中，电压电平转换器VLC示出了在实施例5中所说明的图14的结构。其中，复位信号生成电路RST采用只能由输入信号/VIN使之动作的图3、图5和图6等的电路结构。控制信号生成部2生成控制电压电平转换器VLC所需的输入信号VIN、VINS和/VIN。在此，输入信号VINS和/VIN如实施例1到实施例5所述，是最大电位为VDH、最小电位为VDL的信号。在控制信号生成部2的内部，为了提高输入信号VINS和/VIN的驱动能力，是从缓冲器BUF输出的，在图19中，作为一个例子，示出了由CMOS构成的反相器。输入信号VINS的反相信号VINS、输入信号/VIN的反相信号/VIN输入到反相器。

另一方面，输入信号VIN，在实施例1到实施例5的说明中，在输出最小电位VDL的定时(时刻)，变成HiZ状态，即输入信号VIN的端子与电源VDH被电断开的状态，只在输出最大电位VDH的定时与电源VDH电连接，是输出相同电位(VDH)的信号。图20示出了象这样只在Hi电平期间输出最大电位VDH、在Low电平期间变成HiZ状态的缓冲器HZ_BUF的一个电路例子。

VIN是在VIN为Hi电平期间成为Low电平(例如VDL)，在Low电平(HiZ)期间成为Hi电平(例如VDH)的信号。HZ_BUF由PMOS晶体管构成，栅极端子与

VIN连接，第一端子与VDH连接，第二端子作为输出端子与电压电平转换器的VIN连接。由此，在

VIN为Hi电平时，PMOS变成截止状态，因此VIN成为HiZ状态，在VIN为Low电平时，PMOS变成导通状态，因此在VIN上输出VDH。

接着，用图21说明图19所示的电路结构。图21是输入信号VIN、VINS和/VIN的信号波形，以及图19所示的节点N1、N2和N4的电压波形。

首先，对在时刻t1输入信号/VIN从L变化到H时的动作进行说明。当输入信号/VIN变成H时，电压电平转换器的放电电路变成导通状态，因此电压电平转换器VLC的节点N1、N2和N4放电到VAL。此时，VIN为HiZ状态，因此在输入信号VIN与VAL之间经由二极管连接的NMOS6和NMOS2流过的电流被抑制。另外，此时的节点N1的电位ΔVR由HZ_BUF所包含的PMOS的阻抗、以及NMOS6和NMOS2的阻抗大致决定，但是由于PMOS的阻抗较大，因此能够抑制得非常小。

接下来，在时刻t2，当/VIN从H变化到L时，放电电路变成截止状态，因此电压电平转换器的充电电路可以动作。此时，VIN从HiZ状态向VDH供给变化，因此节点N1经由NMOS6被提供电压。关于之后的动作，与实施例5一样，因此省略说明。

如上所述，使构成充电电路的二极管连接的NMOS的输入信号VIN，在Hi电平为VDH，在Low电平为HiZ状态，由此能够抑制放电电路动作时的VIN与VAL间的恒定电流，并且，与实施例5一样，能够起到作为电压电平转换器的作用。

在图19中，作为电压电平转换器示出了图14的结构，但是在使用图17所示的电压电平转换器时，通过对输入信号VIN使用HZ_BUF能够得到同样的效果。

Claims (12)

1.一种显示装置，在绝缘基板面上具有包含电压电平转换器的电路，其特征在于：

上述电压电平转换器

包括以多晶硅为半导体层的多个开关元件和多个电容，

输入脉冲的输入端子与第一电容的第一端子连接，

上述第一电容的第二端子与第一开关元件的第一端子和栅极端子、以及第二开关元件的第一端子连接，

上述第一开关元件的第二端子与第三开关元件的栅极端子、第二电容的第一端子、以及第四开关元件的第一端子连接，

上述第三开关元件的第一端子连接在高电压电源供给侧，

与上述输入脉冲反相的脉冲的输入端子与复位信号生成电路的输入端子连接，

上述复位信号生成电路的输出端子与上述第二开关元件、上述第四开关元件、以及第五开关元件的各栅极端子连接，

上述第二开关元件、上述第四开关元件、以及上述第五开关元件的各第二端子连接在低电压电源供给侧，

上述第三开关元件的第二端子与上述第二电容的第二端子和上述第五开关元件的第一端子连接，

上述复位信号生成电路，按照与上述输入脉冲反相的脉冲控制上述第二开关元件、上述第四开关元件、以及上述第五开关元件的导通状态和断开状态。

2.根据权利要求1所述的显示装置，其特征在于：

上述复位信号生成电路的输入端子与第n电容的第一端子连接，

上述第n电容的第二端子与上述复位信号生成电路的输出端子连接，

上述第n电容的第二端子与第r开关元件的第一端子和栅极端子连接，

上述第r开关元件的第二端子连接在上述低电压电源供给侧。

3.根据权利要求1所述的显示装置，其特征在于：

上述复位信号生成电路的输入端子与第n电容的第一端子连接，

上述第n电容的第二端子与上述复位信号生成电路的输出端子连接，

而且，上述第n电容的第二端子与第r开关元件的第一端子和栅极端子连接，

上述第r开关元件的第二端子连接在上述低电压电源供给侧，

而且，上述第n电容的第二端子与第s开关元件的第一端子连接，

上述第s开关元件的第二端子和栅极端子连接在上述低电压电源供给侧。

4.根据权利要求2所述的显示装置，其特征在于：

一个以上的开关元件与上述第r开关元件串联连接，

在一个以上的开关元件与上述第r开关元件串联连接时，其第一级的开关元件的第一端子和栅极端子与上述第n电容的第二端子连接，第二端子与下一级的开关元件的第一端子和栅极端子连接，最后一级的开关元件的第二端子连接在上述低电压电源供给侧。

5.根据权利要求3所述的显示装置，其特征在于：

一个以上的开关元件与上述第r开关元件和上述第s开关元件的任一个串联连接，

在一个以上的开关元件与上述第r开关元件串联连接时，其第一级的开关元件的第一端子和栅极端子与上述第n电容的第二端子连接，第二端子与下一级的开关元件的第一端子和栅极端子连接，最后一级的开关元件的第二端子连接在上述低电压电源供给侧，

在一个以上的开关元件与上述第s开关元件串联连接时，其第一级的开关元件的第一端子与上述第n电容的第二端子连接，栅极端子和第二端子与下一级的开关元件的第一端子连接，最后一级的开关元件的第二端子和栅极端子连接在上述低电压电源供给侧。

6.根据权利要求1所述的显示装置，其特征在于：

上述复位信号生成电路的输入端子与第n电容的第一端子连接，

上述第n电容的第二端子与上述复位信号生成电路的输出端子连接，

上述第n电容的第二端子与电阻元件的第一端子连接，

上述电阻元件的第二端子连接在上述低电压电源供给侧。

7.一种显示装置，在绝缘基板面上具有包含电压电平转换器的电路，其特征在于：

上述电压电平转换器

包括以多晶硅为半导体层的多个开关元件和多个电容，

输入脉冲的输入端子与第一电容的第一端子连接，

上述第一电容的第二端子与第一开关元件的第一端子和栅极端子、以及第二开关元件的第一端子连接，

上述第一开关元件的第二端子与第三开关元件的栅极端子、第二电容的第一端子、以及第四开关元件的第一端子连接，

上述第三开关元件的第二端子与上述第二电容的第二端子、第五开关元件的第一端子、第三电容的第一端子、以及第六开关元件的第一端子和栅极端子连接，

上述第六开关元件的第二端子与第七开关元件的栅极端子、第八开关元件的第一端子、以及第四电容的第一端子连接，

上述第三开关元件和上述第七开关元件的各第一端子连接在高电压电源供给侧，

与上述输入脉冲反相的脉冲的输入端子与复位信号生成电路的输入端子连接，

上述复位信号生成电路的输出端子与上述第二开关元件、上述第四开关元件、上述第五开关元件、上述第八开关元件和第九开关元件的各栅极端子、以及上述第三电容的第二端子连接，

上述第二开关元件、上述第四开关元件、上述第五开关元件、上述第八开关元件、以及上述第九开关元件的各第二端子连接在低电压电源供给侧，

上述第七开关元件的第二端子与上述第四电容的第二端子和上述第九开关元件的第一端子连接，

上述复位信号生成电路，按照与上述输入脉冲反相的脉冲控制上述第二开关元件、上述第四开关元件、上述第五开关元件、上述第八开关元件、以及上述第九开关元件的导通状态和断开状态。

8.一种显示装置，在绝缘基板面上具有包含电压电平转换器的电路，其特征在于：

上述电压电平转换器

包括以多晶硅为半导体层的多个开关元件和多个电容，

输入脉冲的输入端子与第一电容的第一端子连接，

上述第一电容的第二端子与第一开关元件的第一端子和栅极端子、以及第二开关元件的第一端子连接，

上述第一开关元件的第二端子与第三开关元件的栅极端子、第二电容的第一端子、以及第四开关元件的第一端子连接，

上述第三开关元件的第二端子与上述第二电容的第二端子、第五开关元件的第一端子、第三电容的第一端子、以及第六开关元件的第一端子和栅极端子连接，

上述第六开关元件的第二端子与第七开关元件的栅极端子、第八开关元件的第一端子、以及第四电容的第一端子连接，

上述第三开关元件和上述第七开关元件的各第一端子连接在高电压电源供给侧，

与上述输入脉冲反相的脉冲的输入端子与第一复位信号生成电路的输入端子连接，

上述第一复位信号生成电路的输出端子与上述第二开关元件、上述第四开关元件、上述第五开关元件和上述第八开关元件的各栅极端子连接，

上述第二开关元件、上述第四开关元件、上述第五开关元件、以及上述第八开关元件的各第二端子连接在低电压电源供给侧，

与上述输入脉冲反相的脉冲的输入端子与第五电容的第一端子连接，

上述第五电容的第二端子与第十开关元件的第一端子和栅极端子、以及第十一开关元件的第一端子连接，

上述第十开关元件的第二端子与第十二开关元件的栅极端子、第六电容的第一端子、以及第十三开关元件的第一端子连接，

上述第十二开关元件的第一端子连接在上述高电压电源供给侧，

上述输入脉冲的输入端子与第二复位信号生成电路的输入端子连接，

上述第二复位信号生成电路的输出端子与上述第十一开关元件、上述第十三开关元件、以及第十四开关元件的各栅极端子连接，

上述第十一开关元件、上述第十三开关元件、以及上述第十四开关元件的各第二端子连接在上述低电压电源供给侧，

上述第十二开关元件的第二端子与上述第六电容的第二端子、上述第十四开关元件的第一端子、上述第三电容的第二端子、以及第九开关元件的栅极端子连接，

上述第九开关元件的第二端子连接在上述低电压电源供给侧，

上述第七开关元件的第二端子与上述第四电容的第二端子和上述第九开关元件的第一端子连接，

上述第一复位信号生成电路，按照与上述输入脉冲反相的脉冲控制上述第二开关元件、上述第四开关元件、上述第五开关元件、以及上述第八开关元件的导通状态和断开状态，

上述第二复位信号生成电路，按照上述输入脉冲控制上述第十一开关元件、上述第十三开关元件、以及上述第十四开关元件的导通状态和断开状态。

9.根据权利要求8所述的显示装置，其特征在于：

上述电压电平转换器

其第十五开关元件的栅极端子与上述第二电容的第一端子连接，

上述第十五开关元件的第一端子与上述第六电容的第二端子连接，

上述第十五开关元件的第二端子连接在上述低电压电源供给侧。

10.一种显示装置，在绝缘基板面上具有包含电压电平转换器的电路，其特征在于：

上述电压电平转换器

包括以多晶硅为半导体层的多个开关元件和多个电容，

第一输入脉冲的输入端子与第一开关元件的第一端子和栅极端子连接，

第二输入脉冲的输入端子与第一电容的第一端子连接，

上述第一电容的第二端子与上述第一开关元件的第二端子、第二开关元件的第一端子和栅极端子、以及第三开关元件的第一端子连接，

上述第二开关元件的第二端子与第四开关元件的栅极端子、第二电容的第一端子、以及第五开关元件的第一端子连接，

上述第四开关元件的第一端子连接在高电压电源供给侧，

与上述第一输入脉冲反相的第三输入脉冲的输入端子和上述第一输入脉冲的输入端子，与复位信号生成电路的输入端子连接，

上述复位信号生成电路的输出端子与上述第三开关元件的栅极端子、上述第五开关元件的栅极端子、以及第六开关元件的栅极端子连接，

上述第三开关元件的第二端子、上述第五开关元件的第二端子、以及上述第六开关元件的第二端子连接在低电压电源供给侧，

上述第四开关元件的第二端子与上述第二电容的第二端子和上述第六开关元件的第一端子连接，

上述复位信号生成电路，按照与上述第一输入脉冲和上述第三输入脉冲控制上述第三开关元件、上述第五开关元件、以及上述第六开关元件的导通状态和断开状态。

11.根据权利要求10所述的显示装置，其特征在于：

上述复位信号生成电路

输入到该复位信号生成电路的输入端子的上述第三输入脉冲与第一电容的第一端子连接，

输入到上述复位信号生成电路的输入端子的上述第一输入脉冲与第二电容的第一端子连接，

上述第二电容的第二端子与第二开关元件的栅极端子和第一开关元件的第一端子连接，

上述第一开关元件的第二端子和上述第二开关元件的第二端子连接在低电压电源供给侧，

上述第一电容的第二端子与上述第一开关元件的栅极端子和上述第二开关元件的第一端子连接，形成上述复位信号生成电路的输出端子。

12.一种显示装置的控制方法，用于控制权利要求10所述的显示装置，其特征在于：

输入到上述电压电平转换器的上述第一输入脉冲，在该电压电平转换器输出高电压信号的期间提供预定电压，

在该电压电平转换器输出低电压信号的期间，成为从提供上述预定电压的电压源电断开的状态。

Images